基于USB的LVDS数据传输 毕业设计

1 引言

1.1 课题研究背景

如今，高速处理器、多媒体、虚拟现实以及网络技术所需传送的数据量越来越大，速度越来越快。目前存在的点对点物理层接口如RS-422，RS-485，SCSI以及其它数据传输标准，由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任此任务。因此,采用新的I/O接口技术来解决数据传输这一瓶颈问显得日益突出，LVDS这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。

LVDS (Low Voltage Differential Signaling)即低压差分信号是适应高速数据传输和低功耗的一种通用点对点物理接口技术。它使用一种低摆幅差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速度传输，其低摆幅和低电流驱动输出实现了低噪声和低功耗。

本次设计拟将设备接入通用PC以方便控制和数据验证。然而与PC机连接的接口有多种，如串口，并口，USB接口等，鉴于如下原因本设计采用USB接口：USB 具有传输速度快（USB1.1是12Mbps，USB2.0是480Mbps, USB3.0是5 Gbps），使用方便，支持热插拔，连接灵活，独立供电等优点，可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘、MP3机、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSL Modem、Cable Modem等，几乎所有的外部设备。USB接口可用于连接多达127个外设，如鼠标、调制解调器和键盘等。USB自从1996年推出后，已成功替代串口和并口，并成为当今个人电脑和大量智能设备的必配的接口之一。

1.2 课题相关技术的发展与现状

1995年11月，以美国国家半导体公司为主推出了ANSFTIAjEIA一644标准1996年3月，IEEE公布了IEEE1596.3标准。这两个标准注重于对LVDS接口的特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等没有明确。LVDS可采用CMoS、GaAs或其他技术实现，其供电电压可以从+5到+3.3v，甚至更低;其传输介质可以是PCB连线，也可以是特制的电缆。推荐的最高数据传输速率是655MbPs，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923GbPs。

近年来，现代高性能微处理器的速度已经突破了IGHz，芯片间的传输速率也达到儿百兆赫兹，在cMOs电路系统中进行600MbPs以上的信号传输已经不可避免。在众多用于高速数据传输的接口电平形式中，只有LvDS能够实现高速度、低功耗、低噪声以及低成本的结合而无需折衷。因此，国际上对LVDS及其相关产品的研究开发十分活跃，各大公司均推出了LVDS信号的ASICFO接口单元产品系列，如国家半导体公司的DS90、Ds92系列速度达到600MbPs，德州仪器公司的SN65LVDS和SN75LVDs系列速度达到400Mbps~600Mbps. FARADAY公司的IJVDST80HgOA和FXLVI’X08ollAOA系列速度达到600Mbps左右，富士通公司的CE61、CE71系列的速度也达到了300MHz~400MHz。这些产品在高性能计算机、电讯、通讯、显示及消费电子等领域得到广泛的应用。LVDS高速[/O接口单元是高性能计算机和通讯电子设备中重要的构件，直接影响到系统性能。但是，国外把这些研究成果都作为核心机密。为了掌握高性能计算机中的这项重要技术，我们必须研究开发具有自主知识产权的LvDS1/0接口单元。LVDS高速FO接口单元包括LVDS驱动器、LVDS接收器和LVDS 偏置单元。

1.3 本课题的研究意义

目前存在的点对点物理层接口如RS-422，RS-485，SCSI 以及其它数据传输标准由于其在速度、噪声/EMI、功耗、成本等方面所固有的不足。本次研究的LVDS 和USB总线组成的高速数据传输装置拟在克服传统接口的不足，实现高速稳定的数据传输，并通过USB接口器件与计算机友好链接，通过计算机对数据进行时时控制与检测。因此本次研究具有很重要的应用意义。

1.4 设计要求及工作内容

设计要求：利用FPGA来控制LVDS接口芯片来发送、接收数据，然后通过USB 总线将数据传输给计算机进行验证。

本次设计的主要工作内容如下：

（1）查阅相关资料提出设计方案；

（2）利用制图软件绘制硬件原理图和PCB版图；

（3）编写相应的FPGA程序；

（4）焊接电路板调试程序；

（5）翻译一篇与本设计相关的英文资料。

2 系统总体设计方案及关键技术

2.1 系统总体设计方案

2.1.1 系统硬件框图 TX

RX

图2-1 VDS 和USB 总线组成的高速数据传输系统框图

2.1.2 系统组成及各模块功能

整个系统包含这样几个模块：电源模块，USB 模块，主控制器模块，串行数传输模块。电源模块为整个系统提供工作电源；USB 模块实现PC 机与高速传输装置的数据交换；主控制器模块控制外围电路有序工作，实现数据的中转，协调数据的传输；串行数据传输模块包括串化器 DS92LV1023和解串器DS92LV1224，串化器 DS92LV1023将10位并行数据转换为差分串行数据，解串器DS92LV1224将差分串行数据转换为10位并行数据。

2.1.3 系统功能的实现原理

本系统将实现自己发送递增数自己接收然后送到PC 机验证的功能。系统的主控芯片是FPGA ，它将产生一组0到8f 的递增数发送给串化器 DS92LV1023。解串器DS92LV1224将总线上的差分串行数据转换成并行数据传给FPGA 。FPGA 将接收到的并行数据送到内部FIFO 缓存。PC 机上的上位机软件通过USB 接口读取FPGA 内部FIFO 中缓存的数据，然后验证接收到的数据是否为0到8f 的递增数。

2.2 系统设计的关键技术

（1）LVDS 串行传输

LVDS 信号的传输是依靠串行器和解串器成对出现相互搭配来完成的，串行器

PC 机 U S B 模块 主控 制器

FPGA DS92LV1023 DS92LV1224

CLC001 CLC014 直流电源模块