触发器自测练习与习题
第五章 触发器习题
第五章 触发器5.1习题类型1．给定触发器输入信号的波形，求对应的输出波形2. 触发器的应用。
包括触发器存储功能的应用，触发器分频/计数功能的应用。
5.2 习题1.逻辑电路如图题1所示，已知CP 和A 的波形，画出触发器Q 0、Q 1端的波形，设触发器的初始状态为0。
图题12.逻辑电路如图题2所示，已知CP 和A 的波形，画出触发器Q 0、Q 1端的波形，设触发器的初始状态为0。
图题23.设主从JK 触发器的初始状态为0，CP 、J 、K 信号如图题3所示，试画出触发器Q 端的波形。
4．维持—阻塞D 触发器的初始状态为0，CP 、D 信号如图题4所示，试画出触发器Q 端的波形。
CP J K5.一个触发器的特性方程为nn Q Y X Q ⊕⊕=+1，试用下列两种触发器实现这种触发器的功能。
（1）JK 触发器； （2）D 触发器。
1Q Q CPAAQ CP A图题3CPD图题45.3 习题答案1. Q 0、Q 1端的波形见图解1。
CP A Q Q 1A CP Q1Q 0图解1 图解22. Q 0、Q 1端的波形见图解2。
3. Q 端的波形见图解3。
J K CP Q图解3 图解4 4. Q 端的波形见图解4。
5. 解：（1）JK 触发器：将JK 触发器的J 、K 端相并，再由输入端T 加以控制，则可以构成T 触发器，其特性方程为：nn Q T Q ⊕=+1。
若要实现特性方程为n n Q Y X Q⊕⊕=+1的功能，只要使：Y X T ⊕=,对应的逻辑电路见图解5（a ）。
XYQQ（a ） （b ）图解5（2）D 触发器:先将D 触发器转变成T 触发器，其特性方程为：n n Q T Q⊕=+1。
若要实现特性方程n n Q Y X Q ⊕⊕=+1的功能，只要使：Y X T ⊕=,对应的逻辑电路见图解5（b ）。
CP D Q。
《触发器》练习题
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。
3、在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
４、同步RS触发器状态的改变与________________信号同步。
５、主从触发器是一种能防止_______________现象的实用触发器。
６、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力，触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示，当A=1时，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1，其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1，RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中，触发脉冲消失后，其输出状态__________。
第5章触发器题(含答案)
第五章触发器5.1 画出如题图5.1所示的基本RS触发器输出端、Q Q的电压波形图。
S和R的电压波形如图5.1(b)所示。
题图5.1解：波形如图：5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。
试画出、Q Q的波形图。
设触发器的初态Q=0。
题图5.2解：波形如图：5.3 题图5.3所示为一个防抖动输出开关电路。
当拨动开关K时，由于开关接通瞬间发生振颤，R和S的波形如图中所示，请画出和Q Q端的对应波形。
题图5.3解：波形如图：5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。
初态Q Q=0。
题图5.4解：波形如图：5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的波形。
题图5.5解：波形如图：5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用器件都是CD4013）。
S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。
题图5.6解：波形如图：5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。
1Q 2Q题图5.7解：波形如图：5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端的对应波形，设初态Q = 0。
S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。
题图5.8解：波形如图：5.9 如题图5.9所示，利用CMOS 边沿触发器和同或门组成的脉冲分频器。
试分析它在一系列CLK脉冲作用下的、和Y 的波形（初始状态1Q 2Q 120Q Q ==）。
题图5.9解：波形如图：5.10 设题图5.10中各个触发器的初始状态皆为Q = 0，试画出每个触发器Q 端波形。
题图5.10解：波形如图：5.11 题图5.11示出了一个单稳态电路和它的工作波形，试分析其工作原理（初态Q=0）。
触发器复习题及答案
触发器复习题及答案班级： 姓名： 学号：4.1 分析图题4.1所示RS 触发器的功能，并根据输入波形画出Q 和Q 的波形。
4.2 边沿触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
QQR S“1”(a )(b )(c )1234CP“0”4.3 维持阻塞D 触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设触发器的初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
(e)4.4 下降沿触发的JK 触发器输入波形如图题4.4所示，设触发器初态为0，画出相应输出波形。
DQ aDCPQ bDQ cDQ CP“0”(a )(b )(c )(d )CP JK“1”“0”“0”4.5 边沿触发器电路如图题4.5所示，设初状态均为0， 试根据CP 波形画出Q 1、Q 2的波形。
4.6 边沿触发器电路如图题4.6所示，设初状态均为0，试根据CP 和D 的波形画出Q 1、 Q 2的波形。
2CP“0”2CPD “0”4.7 边沿T 触发器电路如图题4.7所示，设初状态为0，试根据CP 波形画出Q 1、Q 2的波形。
Q Q 1234CP“0”习题答案4.1 输出波形如图题K4.1所示。
图题K 4.14.2 输出波形如图题K4.2所示。
图题K 4.24.3 输出波形如图题K4.3所示。
图题K 4.34.4 输出波形如图题K4.4所示。
CPJKQ图题K 4.44.5 输出波形如图题K4.5所示。
CPQ1Q2图题K 4.5 4.6 输出波形如图题K4.6所示。
图题K4.64.7 输出波形如图题K4.7所示。
图题K4.7。
触发器习题集答案
第五章触发器5.1 基本要求1.掌握触发器的基本概念，了解各类触发器的结构和工作原理。
2.熟练掌握各种不同结构的触发器的触发特点，并能够熟练画出工作波形。
3.熟练掌握各类触发器的逻辑功能（功能表、特性方程、状态转换图、驱动表）。
4.熟悉各类触发器间的功能转换。
5.2自测题一、填空题1．触发器有个稳态，存储8位二进制信息要个触发器。
Q,，定义触发器的1状态为，0状态为，2．触发器有两个互补的输出端Q可见触发器的状态指的是端的状态。
3．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。
4．在一个CLK脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象。
二、选择题1.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N2．在下列触发器中，有约束条件的是。
A.主从JK触发器B.主从D 触发器C.同步RS触发器D.边沿D 触发器3．一个触发器可记录一位二进制代码，它有个稳态。
A.0B.1C.2D.3E.44．存储8位二进制信息要个触发器。
A.2B.3C.4D.85．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T= 。
A.0B.1C.QD. Q6．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T= 。
A.0B.1C.QD. Q7．对于D触发器，欲使Q n+1=Q n，应使输入D= 。
A.0B.1C.QD. Q8．对于JK触发器，若J=K，则可完成触发器的逻辑功能。
A.RSB.DC.TD.Tˊ9．欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A.J=K=0B.J=Q,K=1C.J=0 ,K=QD.J=Q,K=0E.J=0,K= Q10．下列触发器中，克服了空翻现象的有。
A.边沿D触发器B.主从RS触发器C.同步RS 触发器D.主从JK 触发器11．描述触发器的逻辑功能的方法有 。
触发器自测练习与习题
第5章触发器RS 触发)。
(a) 置位 2. 与非门构成的基本(a) 保持 3•或非门构成的基本(a) Q=0, Q =1 (c) Q=1, Q =14•与非门构成的基本(a) Q=0,Q =1(c) Q=1 , Q =1 (b) 复位 RS 触发器的输入 (b) 复位RS 触发器的输入S=1,(b) Q=1, Q =0(d ) Q=0, Q =0 RS 触发器的输入S=0,(b) Q=1, Q =0 (d ) Q=0, Q =0 RS 触发器的约束条件是(b) S+R=1(d) SR=1 曰 (e )状态不确定R=0时，其输出状态为( (e )状态不确定 )有效。
(b) 高电平(c) S R=0 (d ) SR=19. RS 触发器74LS279中有两个触发器具有两个S 输入端，它们的逻辑关系是()。
(a )或(b )与(c )与非(d )异或10•触发器的输出状态是指( )。
(a ) Q(b ) Q答案：1. c自测练习1.或非门构成的基本 (RS 触发器的输入 S=1、R=0,当输入S 变为0时，触发器的输出将会5.基本RS 触发器74LS279的输入信号是(a )低电平6•触发器引入时钟脉冲的目的是((a )改变输出状态b )改变输出状态的时刻受时钟脉冲的控制。
7•与非门构成的基本(a ) S+R=0 (c ) SR=0 &钟控RS 触发器的约束条件疋( (a ) S+R=0 ( b ) S+R=1(c )不变S=1, R=1,当输入S 变为0时，触发器输出将会((c )置位R=1时，其输出状态为(4.e 5 .A 6 7 .b8.c910. aD 触发器自测练习1要使电平触发 D 触发器置1必须使D= ( )、CP=()。
2.要使边沿触发 D 触发器直接置1，只要使 5=()、F D =( )即可。
3•对于电平触发的 D 触发器或D 锁存器，()情况下Q 输出总是等于 D 输入。
触发器练习
触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。
SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。
（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。
数字电路触发器试卷练习题
2016学年德清职业中专《数字电路》第二次月考试卷第一学期（适用15计网3+2）: 姓名得分：班级：一、填空题：（30分）1.触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。
2.按结构形式的不同，RS触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。
3. 按逻辑功能划分，触发器可以分为________触发器、___________触发器、__________触发器和________触发器四种类型。
4.钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。
5.钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。
6.各种时钟控触发器中不需具备时钟条件的输入信号是________和_______。
二、选择题：（20分）1.能够存储 0、1 二进制信息的器件是（）门门 C.触发器 D.译码器2.触发器是一种（）Ｃ.双稳态电路Ｄ.ＢＡ．单稳态电路 .无稳态电路三稳态电路3.用与非门构成的基本RS触发器处于置 1 状态时，其输入信号应为（）S、R S?10RS?11RS?00R?S01R A. C.D. Ｂ.4.用与非门构成的基本RS触发器，当输入信号 = 0、= 1SR时，其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中，输入信号直接控制输出状态的是（）A．基本RS触发器 B. 钟控RS触发器触发器D维持阻塞 D. 触发器JK主从C.具有直接复位端6.和置位端的触发器，当触发器处于受SR dd( )脉冲控制的情况下工作时，这两端所加的信号为CPA.D.RS?S?101101RS?00RS?R C. B. dddddddd RS触发器中，不允许的输入是（输入信号高电平有效的）7.=00 =01C.RS=10 =118.下列触发器中，具有置0、置1、保持、翻转功能的是( )A. RS触发器B. D触发器触发器 D. T触发器9.时钟触发器产生空翻现象的原因是因为采用了（）A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时，JK触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、画图题：（40分）1.如图，设Q初始状态为0，画出Q的波形(5分)_Q1DCP QC1Q2.如图，设Q初始状态为0，画出Q的波形（5分）Q1J_C1CPQ1K Q3.如图，设Q初始状态为0，画出Q的波形(10分)A11D B C1CP CPABQ如SR、CP4.在虚线区域内画出RS主从触发器电路，设其输入信号、分）20的波形图。
触发器练习题
触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。
（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。
（7）触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9.触发器的反转条件由触发器输入和时钟脉冲决定。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11.译码器和比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。
14.实现相同逻辑功能的逻辑电路可以不同。
15.解码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。
由同一CP控制的每个触发器的计数器称为异步计数器（）27。
每个触发器具有不同信号源的计数器称为同步计数器（）28。
一个触发器可以存储两个二进制数（）29和D。
触发器只有时钟脉冲上升沿的有效变化。
触发器题优秀文档
4．一个基本RS触发器在正常工作时，
答案：BCE
13．欲使D触发器按 Qn1 Qn
工作，应使输入D= 。
A.0 B.1 C.Q D.Q
答案：D
14．下列触发器中，克服了 空翻现象的有 。
A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器
答案：ABD 15．下列触发器中，没有 约束条件的是 。
A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器
答案：Q＝1、Q ＝0，Q＝0、Q ＝1，Q
4．一个基本RS触发器在正常工作时， 不允许输入R=S=1的信号，因此它的 约束条件是 。
答案：RS=0
5．在一个CP脉冲作用下，引起触发 器两次或多次翻转的现象称为触发器 的 ，触发方式为 式或 式的 触发器不会出现这种现象。
答案：空翻 主从式 边沿式
答案：D
16．描述触发器的逻辑功能的 方法有 。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图
答案：ABCD
17．为实现将JK触发器转换 为D触发器，应使 。
A.J=D,K= D B. K=D,J= D
C.J=K=D D.J=K= D
答案：A
18.边沿式D触发器是一种 稳态电路。 A.无 B.单 C.双 D.多
答案：C
二、判断题（正确打√，错误的打×）
触发器的特性方程
触发器练习题
1
S
SD
& d
R
CP 1
S
•9
同步RS 触发器的功能表
CP R S Q Q
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
逻
辑Q
Q
符 RD R C S SD 号
简化的功能表
§13.1.2#43;1 Qn 1
1
0
0
1
1 不确定
Qn+1 为新状态， Qn 为原状态
学完本章应掌握以下问题：
1. 触发器的输出随输入如何变化？
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
2. 触发器的输出在何时变化？
上升沿触发还是下降沿触发？ 3. 触发器的初始状态如何设定？
RD KC J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
•1
# •20
第十三章 触发器 课后习题
•21
13-1 对于基本RS 触发器，若输入波形如下，试分别画出原
态为0 和原态为1 对应时刻的Q 端和Q 端波形 SD
t RD
t
原态为0 原态为1
Q0
1 Q
1 Q
Q0
•22
13-2 试分析图示逻辑电路的功能，说明它是什么类型的触发
器，画出它的逻辑符号。
功能表
RD
CP
S R
Q
Q
#
•24
13-5 在下图所示输入信号激励下，试分别画出TTL主从型 和CMOS边沿型JK 触发器Q 端的波形，（触发器原态为 0）
CP J K
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
触发器试题——精选推荐
一、选择题（每题2分，共10题）1: 一位十六进制数可以用（ ）位二进制数来表示。
A. 1B. 2C. 4D. 16 2: 逻辑函数B A F ⊕= 和 G=A ⊙B 满足关系（ ）相等。
A. G F = B. G F =' C. G F = D. G F =3. 三态门输出高阻状态时， 是不正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动4：要用n 位二进制数为N 个对象编码，必须满足（ ）。
A N = 2n B N ≥ 2n C N ≤ 2n D N = n5：串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A 超前，逐位 B 逐位，超前 C 逐位，逐位 D 超前，超前6：存在一次变化问题的触发器是( )。
A RS 触发器B D 触发器C 主从JK 触发器D 边沿JK 触发器7．同步计数器和异步计数器比较，同步计数器的显著优点是( )。
工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制8．下列逻辑电路中为时序逻辑电路的是( )。
A.变量译码器B.加法器C.数码寄存器D.数据选择器9. N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A.N -1 B.N C.N +1 D.2N10：想选一个中等速度，价格低廉的A/D 转换器，下面符合条件的是（ ）。
A 逐次逼近型 B 双积分型C 并联比较型D 不能确定二、填空题（每题1分，共10题）1: 若用二进制代码对48个字符进行编码，则至少需要 （ ）位二进制数。
2：己知逻辑函数AC C B A Y +=，约束条件为C B =0，则卡诺图中有（ ）个最小项，有（ ）个无关项。
3．TTL 与非门的关门电平为0.8V ，开门电平为2V ，当其输入低电平为0.4V ，高电平为3.2V 时，其输入低电平噪声容限U NL = ( ) ；输入高电平噪声容限为U NH = ( ) 。
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
第十二章 触发器习题及答案
第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态，存储8位二进制信息要______个触发器。
2、 一个基本RS 触发器在正常工作时，它的约束条件是R + S =1，则它不允许输入S =____且R =____的信号。
3、 触发发有两个互补的输出端Q 、Q ，定义触发器的1状态为Q=___________，0状态为_________可见，触发器的状态指的是______端的状态。
4、 一个基本RS 触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是___________。
5、 在一个CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的__________ ，触发方式为__________式或_____________的触发器不会出现这种现象。
6、 触发器是一种由门电路构成并具有两个稳定状态的电路，两个稳定状态分别用来表示和寄存二进制数码______和______。
7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。
8、按电路结构不同，可分为______触发器，________触发器，________触发器，________触发器等。
9、描述触发器功能的方法有：__________、____________、__________、______________和________________。
10、电路在没有外加信息触发时保持某一状态不变，而这种状态叫____________。
11、防止空翻的触发器结构有_________________________。
12、触发器的基本性质有_____________________________________________。
13、从结构上看，时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。
14、比结构上看主从结构的触发器是由主触发器和___________组成。
触发器练习(答案)
触发器练习(答案).txt单身很痛苦，单身久了更痛苦，前几天我看见一头母猪，都觉得它眉清目秀的什么叫残忍？是男人，我就打断他三条腿；是公狗，我就打断它五条腿！触发器1.编写一个触发器实现如下功能：对修改职工薪金的操作进行合法性检查：a) 修改后的薪金要大于修改前的薪金b) 工资增量不能超过原工资的10%c) 目前没有单位的职工不能涨工资--update emp set sal = 1000 where empno = 7369;create or replace trigger tr1after update of sal on empfor each rowbeginif :new.sal <= :old.sal thenraise_application_error(-20001,'修改后的薪金要大于修改前的薪金');elsif :new.sal > :old.sal * 1.1 thenraise_application_error(-20002,'工资增量不能超过原工资的10%');elsif :old.deptno is null thenraise_application_error(-20003,'没有单位的职工不能涨工资'); end if;end;2. 在emp表上编写一个触发器，实现如下功能：当插入或删除的职工记录属于10号部门时，记录下操作时间,语句的种类(插入/删除), 和涉及的员工号--建立日志表create table logtable(serial number primary key, --序号dmltime date, --时间dmltype varchar2(20), --DML种类empno number --员工号);--建立序列(用于产生logtable的序号)create sequence seq1;--建立触发器create or replace trigger tr2after insert or delete on empfor each rowwhen (new.deptno = 10 or old.deptno = 10) --插入或删除的职工记录属于10号部门时触发--when的条件成立的时候触发--对新值和旧值引用的时候不要用:beginif inserting then --插入insert into logtable values (seq1.nextval,sysdate,'insert语句',:new.empno);elsif deleting then --删除insert into logtable values (seq1.nextval,sysdate,'delete语句',:old.empno);end if;--updating 修改end;。
触发器练习题
10、 RS触发器中，不允许的输入是 A RS = 00 RS = 10
× ×
B D
RS = 01 RS = 11
× √
C
分析提示
RS 触发器的约束条件为 RS = 0 即为必须满足的输入条件，即2个输入中至少有一个为0。
第
5
页
数字电子技术
第 4 章 触发器
单项选择题 )。
14、 RS触发器当输入 S = R 时，具备时钟条件后次态Q n+1为 (
A C
Q n+1 = S
Q n+1 = 0
√ ×
B D
Q n+1 = R Q n+1 = 1
× ×
SR
分析提示
由RS触发器的特性方程 当
Q n 1 S RQ n RS 0 (约束条件)
n 1 n S R 时， Q S SQ S
第
6
页
数字电子技术
第 4 章 触发器
数字电子技术自测练习
触发器
单项选择题 填空题
第
1
页
数字电子技术
第 4 章 触发器
单项选择题
3、用与非门构成的基本RS触发器处于置 1 状态时，其输入信号
R、S 应为 A
C
(
)。
R S 00
× √
B D
R S 01 R S 11
× ×
R S 10
分析提示
_
Q & & Q
0 输入有效； R 为置 0 输入端 ，R 0、 S 1 时，使
（约束条件）。该特征方程反映了在CP作用下，钟控RS触发器次态Q n+1
3关于某触发器的练习题
[4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
解：
[4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、 的电压波形，输出入端SD，RD的电压波形如图中所示。
图P4.2
解：
[4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P
该电路为同步RS触发器
[4.4]图P4.4所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接触瞬间发生振颤， 和 的电压波形如图中所示，试画出Q、 端对应的电压波形。
图P4.4
[解]
[4.5]在图P4.5电路中，若CP、S、R的电压波形如图中所示，试画出Q和 端与之对应的电压波形。假定触发器的初始状态为Q=0。
图P4.15
[解]见图A4.15
图A4.15
[4.16]在图P4.16电路中，已知输入信号 的电压波形如图所示，试画出与之对应的输出电压 的波形。触发器为维持阻塞结构，初始状态为Q=0。（提示：应考虑触发器和异或门的传输延迟时间。）
图P4.16
[解]见图A4.16
图A4.16
[4.17]在图P4.17的主从JK触发电路中，CP和A的电压波形如图中所示，试画出Q端对应的电压波形。设触发器的初始状态为Q= 0。
图P4.22
[解]
波形见图A4.22。
图A4.22
[4.23]试画出图P4.23电路在图中所示CP、 信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。
图P4.23
[解]
波形见图A4.23。
第五章触发器练习题
第五章触发器一、填空题1、触发器具有个稳定状态，它可存储位二进制信息。
若要存储8位二进制信息时，需要个触发器。
2、触发器有两个互补输出端Q 和Q ，当0,1Q Q ==时，触发器处于状态；当1,0Q Q ==时，触发器处于状态；可见，触发器的状态是指端的状态。
3、同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为。
4、D 触发器的次态由时钟脉冲CP 上升沿到达时刻D 的状态决定，所以它是。
5、边沿JK 触发器的次态由时钟脉冲CP 下降沿到达时刻输入信号决定。
6、在基本RS 触发器暗中，输入端D R 或D R 能使触发器处于状态，输入端D S 或D S 能使触发器处于状态。
7、同步RS 触发器状态的改变是与信号同步的。
8、同步D 触发器的特性方程为。
9、在CP 脉冲和输入信号作用下，JK 触发器能够具有、、和的逻辑功能。
10、在CP 脉冲有效期间，D 触发器的次态方程1n Q+=,JK 触发器的次态方程1n Q +=。
11、对于JK 触发器，当CP 脉冲有效期间，若0J K ==时，触发器状态；若J K =时，触发器或；若1J K ==时，触发器状态。
12、对于JK 触发器，若J K =，则可完成触发器的逻辑功能。
13、对于JK 触发器，若J K =，则可完成触发器的逻辑功能。
14、将D 触发器的D 端与Q 端直接相连时，D 触发器可转换成触发器。
15、触发器具有稳定状态，其输出状态由触发器的和状态决定。
16、基本RS 触发器有、、三种可使用的功能，对于由与非门组成的基本RS 触发器，在1,0==D D R S 时，触发器；在1,1==D D R S 时，触发器；在0,1==D D R S 时，触发器；不允许时0,0==D D R S 存在，排除这种情况出现的约束条件是。
17、触发器的特性方程是用以表示与、之间关系的方程式。
18、边沿JK 触发器具有、、、功能，其特性方程为。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章
触发器
RS触发
自测练习
1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
（a）置位（b）复位（c）不变
2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
（a）保持（b）复位（c）置位
3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0
（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定
4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0
（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定
5．基本RS触发器74LS279的输入信号是（）有效。
（a）低电平（b）高电平
6．触发器引入时钟脉冲的目的是（）。
（a）改变输出状态
（b）改变输出状态的时刻受时钟脉冲的控制。
7．与非门构成的基本RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1
（c）SR=0 （d）SR=1
8．钟控RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1
（c）SR=0 （d）SR=1
9．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。
（a）或（b）与（c）与非（d）异或
10．触发器的输出状态是指（）。
（a） Q （b）Q
答案：1．c 2．c 3．e
4．e 5．A 6．b
7．b 8．c 9．b
10．a
D触发器
自测练习
1．要使电平触发D触发器置1，必须使D=（）、CP=（）。
2．要使边沿触发D触发器直接置1，只要使S D＝（）、R D＝（）即可。
3．对于电平触发的D触发器或D锁存器，（）情况下Q输出总是等于D输入。
4．对于边沿触发的D触发器，下面（）是正确的。
（a）输出状态的改变发生在时钟脉冲的边沿
（b）要进入的状态取决于D输入
（c）输出跟随每一个时钟脉冲的输入
（d）（a）（b）和（c）
5．“空翻”是指（）。
（a）在脉冲信号CP=1时，输出的状态随输入信号的多次翻转
（b）输出的状态取决于输入信号
（c）输出的状态取决于时钟和控制输入信号
（d）总是使输出改变状态
6．对于74LS74，D输入端的数据在时钟脉冲的（）（上升，下降）边沿被传输到（）（,
Q Q）。
7．要用边沿触发的D触发器构成一个二分频电路，将频率为100Hz的脉冲信号转换为50Hz 的脉冲信号，其电路连接形式为（）。
答案：1．1，1 2．0，1 3．CP=1
4．
．a 6．上升,Q
7．
JK触发器
自测练习
1．主从JK触发器是在（）采样，在（）输出。
2．JK触发器在（）时可以直接置1，在（）时可以直接清0。
3．JK触发器处于翻转时输入信号的条件是（）
（a） J=0，K=0 （b）J=0，K=1
（c） J=1，K=0 （d）J=1，K=1
4．J=K=1时，边沿JK 触发器的时钟输入频率为120Hz 。
Q 输出为（ ）。
（a ） 保持为高电平 （b ）保持为低电平 （c ） 频率为60Hz 波形 （d ）频率为240Hz 波形
5．JK 触发器在CP 作用下，要使Q n+1=Q n
，则输入信号必为（ ）。
（a ） J=K=0 （b ）J= Q n
，K=0
（c ） J= Q n ，K= Q n
（d ）J=0，K=1
6．下列触发器中，没有约束条件的是（ ）。
（a ） 基本RS 触发器 （b ）主从JK 触发器 （c ） 钟控RS 触发器 （d ）边沿D 触发器 7．JK 触发器的四种同步工作模式分别为（ ）。
8．某JK 触发器工作时，输出状态始终保持为1，则可能的原因有（ ）。
（a ）无时钟脉冲输入 （b ）异步置1端始终有效 （c ）J=K=0 （d ）J=1，K=0
9．集成JK 触发器74LS76内含（ ）个触发器，（ ）（有，没有）异步清0端和异步置1端。
时钟脉冲为（ ）（上升沿，下降沿）触发。
10．题10图中，已知时钟脉冲CP 和输入信号J 、K 的波形，则边沿JK 触发器的输出波形（ ）（正确，错误）。
答案：1．上升沿，下降沿 2．S d =0、R d =1，S d =1、R d =0 3．d 4．c 5．a 6．b ，d 7．保持，置1，置0，翻转 8．b,d
9．2，有，下降沿 10．正确
不同类型触发器的相互转换
自测练习
1．为实现D 触发器转换成T 触发器，题1图所示的虚线框内应是（ ）。
（a ）与非门
（b ）异或门 （c ）同或门
题10图 边沿JK 触发器的波形图 CP J K Q 1 0 0 1
1
1 0
0 T
CP Q Q
题1图
（d ）或非门
2．JK 触发器构成T 触发器的逻辑电路为（ ）。
3．JK 触发器构成T ＇触发器的逻辑电路为（ ）。
答案：1．c
2．
．
习题解答
5-1 由与非门组成的基本RS 触发器和输入端S 、R 信号如习题5．1图所示，画出输出端Q 、Q 的波形。
5-2 由或非门组成的触发器和输入端信号如习题5．2图所示，请写出触发器输出Q 的特征方程。
设触发器的初始状态为1，画出输出端Q 的波形。
解：先将B 、C 进行与运算得到BC 信号，再将BC 作为或非门的一个输入端对应于RS 触发器的功能表，即可得到输出Q 的波形
5-3 钟控的RS 触发器如习题5．3图所示，设触发器的初始状态为0，画出输出端Q 的波形。
习题 5．1图
R
S Q
Q
A Q Q
1S C1 1R
Q S CP R
习题 5．2图 T 1
解：钟控RS 触发器的输出Q 应该在CP=1时，根据输入端R 、S 的信号改变状态的。
5-4 边沿D 触发器如习题5．4图所示，确定相关于时钟的Q 输出，并分析其特殊功能。
设触发器的初始状态为0。
解：根据习题图可得D 触发器的特征方程 Q D Q 1n ==+，因此在CP 上升沿到来时，Q 输出端的状态随Q 变化，故有如图波形，可见输出端Q 的波形为输入脉冲CP 的二分频信号。
5-5 已知边沿D 触发器输入端的波形如习题5．5图所示，假设为上升沿触发，画出输出端Q 的波形。
若为下降沿触发，输出端Q 的波形如何设初始状态为0。
解：上升沿触发时，Q 输出波形为（a ），下降沿触发时，Q 输出波形为（b ）。
5-6 已知D 触发器各输入端的波形如习题5．6图所示，试画出Q 和Q 端的波形。
CPS R Q
习题 5．3图
习题 5．4图
Q
CP Q CP
D
（a ）
（b ）
习题 5．5图
解：先将D 1、D 2
进行与运算得到D 1D 2信号，再将
D 1D 2作为D 触发器的D 输入端，对应于D 触发器的功能表，即可得到输出Q 的波形
5-7 已知逻辑电路和输入信号如习题5．7图所示，画出各触发器输出端Q 1、Q 2的波形。
设触发器的初始状态均为0。
解：习题 5．7图中两个D 均为上升沿触发，输入信号D 始终为1，且两个D 触发器的R
d 端为高电平有效。
由于初始状态均为
0，故当CP 1到来时，Q 1首先由0变成1，使得1Q 由1
变成0，当CP 2到来时，Q 2也由0变成1，而此时的Q 2=1又使得Q 1由1变成0并使D2触发器Q 2直接置0，故Q 2的输出始终被钳制为0。
其波形见习题 5．7图中。
5-8 已知JK 信号如习题5．8图中所示，分别画出主从JK 触发器和边沿（下降沿）JK 触发器的输出端Q 的波形。
设触发器的初始状态为0。
解：主从JK 触发器的波形按只能动作一次的特点画出的。
习题 5．7图
CP1 CP2 Q 1 Q 2 CP
J K
（主从）Q
（边沿）Q 习题 5．8图 CP
R d D 1 D 2
D 1D 2 Q
D 1D 2 CP
Q R d 1
习题 5．6图
5-9 边沿JK 触发器电路和输入端信号如习题5．9图所示，画出输出端Q 的波形。
5-10 集成JK 触发器的电路图如习题5．11图所示。
画出输出端Q B 的波形。
设两触发器的初始状态均为0。
解：根据波形图可知，Q A
输出的波形为CP 的二分频信号，Q B 输出的波形为CP 的四分频信号
试用D 触发器和适当的门电路构成JK 触发器和T 触发器。
解：见正文。
S
J 1
J 2 J 3
CP K 1
K 2
K 3
R 习题 5．11图
CP Q A Q B CP
S
R
J 1
J 2
J 3
K 1
K 2
K 3
1J 1K Q
习题 5．9图。