合肥工业大学 数字逻辑实验报告
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
数字逻辑综合设计实验报告
数字逻辑综合设计实验报告本次数字逻辑综合设计实验旨在通过集成数字电路设计的各项技能，实现课程中所学的数字逻辑电路的设计和应用。
本文将从实验流程、实验过程和实验结果三个方面进行详细阐述。
一、实验流程1.确定实验内容和目的。
2.设计电路，包括逻辑门、时序电路和其他数字电路。
3.将电路图转化为器件链路图。
4.验证器件是否可以直接连接，确定器件安装方式。
5.安装器件，焊接电路板。
6.进行测试和调试，确认电路是否可以正常工作。
7.完成实验报告并提交。
二、实验过程1.确定实验内容和目的本次实验的内容是建立一个多功能的数字电路，实现数字电路的常见功能，包括计数器、时序控制器等。
本次实验的目的是通过对数字电路设计的综合应用，提高学生对数字电路设计的实践能力。
2.设计电路在确定实验内容和目的之后，我们需要对电路进行设计。
为了实现功能的复杂性，我们设计了一个包含多个逻辑门、计数器和其他数字电路的复杂电路。
3.将电路图转化为器件链路图在完成电路设计后，我们需要将电路图转化为器件链路图。
我们需要根据电路设计中使用的器件类型和数量来确定器件链路图。
在转化过程中，我们需要考虑器件之间的连接方式、信号传输、电源连接等因素。
4.验证器件是否可以直接连接，确定器件安装方式对于电路板的安装和器件之间的连接问题，我们需要进行仔细的测试和验证。
只有当所有器件都可以无误地连接到电路板上并正常工作时，我们才能确定最佳的器件安装方式。
5.安装器件，焊接电路板完成以上所有的测试和验证后，我们可以开始完成电路板的安装。
在安装过程中，我们需要仔细按照器件链路图和设计图来进行布线和连接。
最后，我们需要进行焊接，确保连接性能和电路板的可靠性。
6.进行测试和调试，确认电路是否可以正常工作完成器件安装和焊接后，我们需要进行测试和调试。
我们需要检查每个部分的性能和功能，以确保电路可以正常工作。
如果我们发现任何错误或问题，我们需要进行进一步的调试和修复。
7.完成实验报告并提交。
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字逻辑实验报告
数字逻辑实验报告一、引言数字逻辑实验是电子信息类专业的一门重要实践课程。
本实验报告旨在记录和总结我在数字逻辑实验中的学习和实践经验，分享我对数字逻辑的理解和应用。
二、实验概述本次数字逻辑实验的主题是设计一个简单的加法器电路。
实验目的是通过实践操作和设计，加深对数字逻辑电路的理解，并掌握逻辑门的使用和联接方式。
三、实验步骤1. 学习并熟悉逻辑门的基本原理和真值表。
2. 根据加法器的要求，确定所需的逻辑门类型和数量。
3. 使用逻辑门芯片进行电路设计和布线。
4. 连接电路连接线，确保电路的正常工作。
5. 使用示波器验证电路的正确性。
6. 总结实验过程中的问题和解决方法。
四、实验结果经过设计和调试，成功实现了一个4位全加器电路。
通过输入不同的二进制数值，成功实现了两个四位数的相加运算，并正确输出结果。
实验结果表明，逻辑门的正确使用和连接方式能够实现复杂的算术运算。
五、实验心得数字逻辑实验是一门非常实用的实践课程。
通过本次实验，我深刻理解了数字逻辑的基本原理和应用方法。
实验中，我了解了逻辑门的分类和功能，并学会了逐级联接逻辑芯片的技巧。
同时，实验还培养了我解决问题的能力和动手操作的实践技能。
在实验过程中，我遇到了一些问题，如逻辑门连接不正确、芯片损坏等。
但通过仔细检查和重新设计，最终找到了解决问题的方法。
这使得我更加珍惜实验中出现的错误和挑战，因为它们实际上是对我们思维和创造力的锻炼和考验。
通过本次实验，我还意识到数字逻辑的应用范围非常广泛。
数字逻辑不仅仅应用于电子电路中，还可以用于计算机设计、数字通信、自动控制等领域。
数字逻辑的深入学习对我们今后的专业发展非常重要。
总之，数字逻辑实验是一门非常有意义和实践性的课程。
通过实验，我不仅加深了对数字逻辑的理解，还培养了动手操作和解决问题的能力。
我相信通过持续的实践和学习，我将进一步提高数字逻辑的应用水平，为未来的专业发展打下坚实基础。
六、结语通过本次数字逻辑实验的学习和实践，我对数字逻辑有了更深的了解和认识。
合肥工业大学 数字逻辑实验报告
2、 实验内容 2 的的接线图、测试步骤（D 触发器验证）
上图是测试 D 触发器的接线图，K1、K2、K3 是电平开关输出，LED0、LED1 是电 平指示灯，AK1 宽单脉冲，1MHz、10MHz 是时钟脉冲。左图为单次脉冲的测试，右图 为连续脉冲的测试。 测试步骤如下： （1） CLR = 0，PR = 1，测得 Q =1 ，Q =0 。 （2） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （3） CLR = 1，PR = 0，测得 Q =0 ，Q =1 。 （4） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （5） CLR = 1，PR = 1，D = 1，CK 接宽单脉冲，按按钮，测得 Q =0 ，Q =1 。 （6） CLR = 1，PR = 1，D = 0，CK 接宽单脉冲，按按钮，测得 Q =1 ，Q =0 。 （7） CLR = 1，PR = 1，D 接 1MHz 脉冲，CK 接 10MHz，在示波器上同时观测 Q、CLK
输 引脚 1 L L H H
入 引脚 2 L H L H
输 L H H L
出
引脚 3
图 1.3 测试 74LS86 逻辑关系接线图 4. 用与非门 74LS00 和异或门 74LS86 设计一个全加器 真值表： A 0 0 0 0 1 1 1 1 函数： S=A⊕B⊕CI 集成电路： CO=AB+(A⊕B)CI B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1
2、74LS74 芯片
CP1、CP2 D1、D2 Q1、Q2、Q1、Q2
时钟输入端 数据输入端 输出端
CLR1、CLR2 直接复位端（低电平有效） PR1、PR2 直接置位端（低电平有效） 3、74LS73 芯片：单独的 J、K、清零(CLR)和时钟(CLK)输入，当时钟进到高电平时， 输入端被赋能，数据被接受，当时钟脉冲处于高电平时，输入端 J、K 的逻辑电平可以允 许改变，并且只要具有最小的建立时间，那么根据真值表，双稳态即可实现，输入数据 只在时钟脉冲的负沿上被传递到输出端。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字逻辑实验报告学生
数字逻辑实验报告姓名：学号：专业：实验一：SSI 组合逻辑电路分析与设计一、实验目的1. 掌握用SSI ( 小规模数字集成电路) 构成的组合逻辑电路的分析与测试方法；2. 掌握组合逻辑电路的设计方法。
二、预习要求1. 熟悉门电路工作原理及相应的逻辑表达式；2. 熟悉数字集成块的引线位置及引线用途；3. 预习组合逻辑电路的分析与设计步骤。
三、实验原理组合逻辑电路是最常见的逻辑电路之一, 其特点是在任一时刻的输出信号仅取决于该时刻的输入信号, 而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计步骤如图1所示。
图1 组合逻辑电路的设计步骤四、实验内容1、设有一个监视交通信号灯工作状态的逻辑电路如表1 表1 交通灯真值表所示，图中用R 、Y 、G 分别表示红、黄、绿三个灯，并规定灯亮时为1,不亮时为0 。
用L表示故障信号,正常工作时L 为0, 发生故障时L 为 1 。
按图2接线，验证理论分析结果, 并记入表1中。
五、仿真数据表2 在线仿真结果图2 电路原理图仿真结果如下图2所示。
六、仿真实验现象分析附：所用芯片引脚图7404引脚图7400引脚图7420引脚图实验二：集成触发器一、实验目的1. 熟悉并验证触发器的逻辑功能及相互转换的方法。
2.掌握集成JK 触发器逻辑功能的测试方法。
3. 复习触发器的基本类型及其逻辑功能。
4. 进一步熟悉用双踪示波器测量多个波形的方法。
二、预习要求1.复习触发器的基本类型及其逻辑功能。
2. 掌握JK触发器的逻辑功能及相互转换的方法。
三、实验原理按触发器的逻辑功能分，有RS触发器，JK触发器，D触发器，T触发器，T‘触发器。
按触发脉冲的触发形式分, 有高电平触发、低电平触发、上升沿触发和下降沿触发以及主从触发器的脉冲触发等。
各种触发器之间的转换：四、实验内容及原理图1. 验证触发器的逻辑功能。
2. 将JK触发器转换成D触发器，并验证功能3. 将两个JK触发器连接起来, 即第二个触发器的J K 端连接在一起, 接到第一个触发器的输出端,输入分别观察和记录CP，1Q，2Q的波形, 理解二分频, 四分频的概念。
数字逻辑电路实验报告
一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。
2. 掌握常用逻辑门电路的原理、功能及实现方法。
3. 学会使用数字逻辑电路实验箱进行实验操作，提高动手能力。
二、实验原理数字逻辑电路是现代电子技术的基础，它由逻辑门电路、触发器、计数器等基本单元组成。
本实验主要涉及以下内容：1. 逻辑门电路：与门、或门、非门、异或门等。
2. 组合逻辑电路：半加器、全加器、译码器、编码器等。
3. 时序逻辑电路：触发器、计数器、寄存器等。
三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验（1）与门、或门、非门、异或门原理实验步骤：1）按实验箱上的逻辑门电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证逻辑门电路的原理。
（2）组合逻辑电路实验步骤：1）按实验箱上的组合逻辑电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证组合逻辑电路的原理。
2. 时序逻辑电路实验（1）触发器实验步骤：1）按实验箱上的触发器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证触发器的原理。
（2）计数器实验步骤：1）按实验箱上的计数器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证计数器的原理。
五、实验结果与分析1. 逻辑门电路实验实验结果：通过实验，我们验证了与门、或门、非门、异或门的原理，观察到了输入信号与输出信号之间的逻辑关系。
2. 组合逻辑电路实验实验结果：通过实验，我们验证了半加器、全加器、译码器、编码器的原理，观察到了输入信号与输出信号之间的逻辑关系。
3. 时序逻辑电路实验实验结果：通过实验，我们验证了触发器、计数器的原理，观察到了输入信号与输出信号之间的时序关系。
数字逻辑实验报告
数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现，加深对数字逻辑电路原理的理解，并通过实际操作提高动手能力和解决问题的能力。
在本次实验中，我们将学习数字逻辑实验的基本原理和方法，掌握数字逻辑实验的设计与调试技巧，提高实验操作的熟练程度。
首先，我们进行了数字逻辑实验的准备工作，包括熟悉实验设备和器材的使用方法，了解实验电路的基本原理和设计要求。
在实验过程中，我们按照实验指导书上的要求，逐步完成了数字逻辑实验电路的设计、搭建和调试。
在实验过程中，我们遇到了一些问题，但通过分析问题的原因并进行逐步排除，最终成功完成了实验。
其次，我们进行了数字逻辑实验电路的测试和验证。
通过使用示波器、逻辑分析仪等测试设备，我们对搭建好的数字逻辑电路进行了测试，验证了实验电路的正确性和稳定性。
在测试过程中，我们发现了一些问题，但通过仔细观察和分析，最终找到了解决问题的方法，并取得了满意的测试结果。
最后，我们总结了本次实验的经验和教训。
通过本次实验，我们深刻理解了数字逻辑电路的原理和实现方法，提高了实验操作的技能和水平，增强了动手能力和解决问题的能力。
在今后的学习和工作中，我们将继续努力，不断提高自己的专业能力和实践能力，为将来的发展打下坚实的基础。
通过本次实验，我们对数字逻辑实验有了更深入的了解，对数字逻辑电路的设计和实现有了更加丰富的经验，相信在今后的学习和工作中，我们能够更加熟练地运用数字逻辑知识，为实际工程问题的解决提供有力的支持。
总之，本次实验不仅增强了我们对数字逻辑实验的理解和掌握，也提高了我们的实验操作能力和解决问题的能力。
希望通过今后的学习和实践，我们能够不断提高自己的专业水平，为将来的发展打下坚实的基础。
数字逻辑实验报告3
数字逻辑实验报告3数字逻辑实验报告3引言数字逻辑实验是计算机科学与技术专业的基础课程之一，通过实验来加深对数字逻辑电路的理解和应用。
本次实验报告将详细介绍我在数字逻辑实验3中的实验过程、结果和分析。
实验目的本次实验的主要目的是设计一个4位二进制加法器电路，实现两个4位二进制数的加法运算，并通过七段数码管显示结果。
实验装置本次实验使用的装置包括：数字逻辑实验箱、示波器、数字逻辑门芯片、七段数码管、开关等。
实验步骤1. 首先，根据设计要求，确定所需的逻辑门芯片种类和数量。
本次实验需要使用AND门、OR门、XOR门、全加器等逻辑门芯片。
2. 根据设计要求，绘制电路图。
将四个4位二进制数的输入引脚连接到开关上，并将七段数码管的显示引脚连接到输出引脚上。
3. 根据电路图，搭建实验电路。
将逻辑门芯片按照电路图的连接方式插入实验箱中，并将开关和七段数码管连接到相应的引脚上。
4. 打开电源，观察七段数码管的显示情况。
如果显示正确，则说明电路连接正确。
5. 输入两个4位二进制数，并将开关切换到加法器模式。
观察七段数码管的显示结果。
实验结果与分析经过实验，我们成功设计并实现了一个4位二进制加法器电路。
输入两个4位二进制数，通过逻辑门芯片的计算和运算，将结果显示在七段数码管上。
实验中，我们发现当两个输入数相加时，如果结果超过了4位二进制数的表示范围，则七段数码管会显示错误的结果。
这是因为我们设计的电路只能处理4位二进制数的加法运算，超出范围的结果无法正确显示。
为了解决这个问题，我们可以进一步扩展电路，增加位数，以处理更大范围的加法运算。
另外，我们还可以进一步优化电路，减少逻辑门芯片的使用数量，提高电路的效率和可靠性。
结论通过本次实验，我们深入学习了数字逻辑电路的设计和实现。
通过搭建4位二进制加法器电路，我们成功实现了两个4位二进制数的加法运算，并通过七段数码管显示了结果。
在实验过程中，我们还发现了电路设计的局限性，并提出了进一步改进的建议。
合肥工业大学离散数学实验报告2
实验二：逻辑运算与闭包运算求解姓名：李亚鸣学号：2014211590班级：计算机科学与技术14-1班实验地点：三号实验楼4号机房实验时间：2015年10月24日1实验目的和要求实验目的：（1）通过补充代码，完成基本逻辑运算的程序，加深对逻辑运算的理解。
（2）通过补充待完善的MFC程序，添加核心warshall算法部分，加强对闭包运算的求解的理解，同时对warshall算法加深理解。
实验要求：(1)在luojiyuns.cpp文件中补充And(), Or(), Not(), Xor(), Single_condition(),Doublbe_condition()以实现基本逻辑运算。
(2)warshallDlg.cpp文件中的CWarshallDlg::OnCalculate() 函数中补充warshall算法(3)在待完善的MFC代码上补充warshall算法的核心部分，并在图形上实现。
2实验环境和工具VisualC++6.03实验结果3.1算法流程图3.2程序核心代码（1）/****************************************************//该函数用于进行逻辑与运算//val_one和val_two分别为参与运算的逻辑值//调用twovalue_Judge函数检测是否符合输入要求，然后进行//逻辑运算并返回运算结果*****************************************************/ int luoji::And(int val_one,int val_two){//int jud;if(twovalue_Judge(val_one,val_two)){return val_one==1&&val_two==1;}else{Output();return 2;}cout<<"\n\n";}/**************************************************** //该函数用于进行逻辑或运算//val_one和val_two分别为要进行计算逻辑值//调用twovalue_Judge函数检测是否符合输入要求，然后进行//逻辑运算并返回运算结果*****************************************************/ int luoji::Or(int val_one,int val_two){//int jud;if(twovalue_Judge(val_one,val_two)){return val_one==1||val_two==1;}else{Output();return 2;}cout<<"\n\n";}/**************************************************** //该函数用于进行逻辑非运算//val_one为要进行计算的逻辑值//调用onevalue_Judge函数检测是否符合输入要求，然后进行//逻辑运算并返回运算结果*****************************************************/ int luoji::Not(int val_one){//int jud;if(onevalue_Judge(val_one)){return val_one==0;}else{Output();return 2;}cout<<"\n\n";}/**************************************************** //该函数用于进行逻辑异或运算//val_one和val_two分别为要进行计算逻辑值//调用twovalue_Judge函数检测是否符合输入要求，然后进行//逻辑运算并返回运算结果*****************************************************/ int luoji::Xor(int val_one,int val_two){//int jud;if(twovalue_Judge(val_one,val_two)){return val_one^val_two;}else{Output();return 2;}cout<<"\n\n";}/**************************************************** //该函数用于进行逻辑单条件运算//val_one和val_two分别为要进行计算逻辑值*****************************************************/ int luoji::Single_condition(int val_one,int val_two){//int jud;if(twovalue_Judge(val_one,val_two)){return val_one==1&&val_two==0;}else{Output();return 2;}cout<<"\n\n";}/****************************************************//该函数用于进行逻辑双条件运算//val_one和val_two分别为要进行计算逻辑值*****************************************************/int luoji::Double_condition(int val_one,int val_two){//int jud;if(twovalue_Judge(val_one,val_two)){return val_one==0&&val_two==0;}else{Output();return 2;}cout<<"\n\n";}（4）// 以下语句段使用warshall方法改变矩阵中的值以帮助求解传递闭包// 需要用到的矩阵的行、列值存储在变量dim中，矩阵中各个位置上的对应// 值存储在two_mat[][]数组中//请在此添加warshall算法代码int j,k;int **temp=new int *[dim]; //定义二维动态数组for(i=0;i<dim;i++)temp[i] = new int[dim];for(k=0;k<dim;k++) //依次取k作为中间点的顶点{for(i=0;i<dim;i++){for(j=0;j<dim;j++){//if(two_mat[k][i]&&(two_mat[k][j]||two_mat[j][i])) two_mat[k][i]=1;temp[i][j]=(two_mat[i][j])||(two_mat[i][k]&two_mat[k][j]);}}for(i=0;i<dim;i++)for(j=0;j<dim;j++)two_mat[i][j]=temp[i][j];}3.3运行结果3.4运行结果分析对基本逻辑运算，用了几个简单的例子进行检测，运行结果都正确对warshall算法也用了一个4X4的矩阵作为例子进行检测，运算结果正确。
华工数字逻辑实验3 组合逻辑设计 报告
实验三组合逻辑的设计一．实验目的掌握一个简单组合逻辑电路的设计过程。
二．实验所用器件和设备1．二输入四与非门74LS00 1片2．二输入四或门74LS32 1片3. 二输入四与门74LS08 1片4．非门74LS04 1 片三．实验内容设计一个电话机信号控制电路。
电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。
如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。
试按照上述轻重缓急设计该信号控制电路。
要求用提供的器件来实现此功能。
其中，逻辑电平开关作为输入信号，电平指示灯作为输出信号。
四．实验步骤和实验提示1．根据题意，列出真值表，写出逻辑表达式并化简。
输入输出I0I1I2L0L1L20 0 0 0 0 01 X X 1 0 00 1 X 0 1 00 0 1 0 0 100L1=I0’I1L2=I0’I1’I2化成全与非门的逻辑表达式：（采用基本门和转换为全与非门两种形式。
）2．画出逻辑设计图。
基本门电路图与非门电路图3．利用所提供的器件，实现此功能电路。
五．实验报告要求：1．详细书写整个实验设计过程。
并分析输出的结果。
2．评价比较两种方案的优劣。
采用基本门设计：输入：K1：I0，K1:I1，K2:I2输出：L0:L0,L4：L1，L8：L2优点：电路功能简洁易懂；缺点：不同器件的时延不同；有时候可能不同类型的芯片；按如图所示电路链接采用全与非门设计：输入：K1：I0，K1:I1，K2:I2输出：L0:L0,L1：L1，L2：L2优点：可以同种器件可能芯片数目；有相同的时延；缺点：电路设计比较麻烦，不够简单明了；按如图所示电路链接。
安工大数字逻辑实验报告
《数字逻辑》实验报告指导老师：陶陶学号：139074083姓名：李瑞贤班级：计133班日期：2015.5.28实验一名称：3-8译码设计一、实验任务设计一个3-8译码器。
二、填写表格A B C LED0 LED1LED2LED3LED4LED5LED6LED70 0 0 亮灭灭灭灭灭灭灭1 0 0 灭灭灭灭亮灭灭灭0 1 0 灭灭亮灭灭灭灭灭1 1 0 灭灭灭灭灭灭亮灭0 0 1 灭亮灭灭灭灭灭灭1 0 1 灭灭灭灭灭亮灭灭0 1 1 灭灭灭亮灭灭灭灭1 1 1 灭灭灭灭灭灭灭亮三、实验原理图：三八译码器由三个输入端编码，输出有八个输出端。
用与门以及非门通过“导线”连接而成。
四、实验步骤：1)打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置项目指向。
2)选择芯片类型本实验选择EPF10K10LC84-3芯片3)编译配置4)时序仿真：由仿真结果可以看出，本实验仿真成功。
五、错误分析：连线时，线条不能连接到器件内部，否则会出现编译错误。
同时，添加激励脉冲时a，b，c分别为2倍的关系。
加错激励信号结果也将不正确。
实验二名称：全加全减器设计一、实验任务设计并实现一个一位全加全减器。
二、实验原理图a，b，c为三个输入端，分别输入0或者1，m为控制端当m=1是全减器，m=0时是全加器，输出端s表示结果，y代表进位或借位。
三、实验步骤：1）打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置项目指向。
2）选择芯片类型本实验选择EPF10K10LC84-3芯片3）编译配置4）时序仿真：由仿真结果可以看出，全加全减器仿真成功。
实验三7段显示译码器的优化实现1.设计电路及说明电路如下：设计：由7段译码器的特性可以做出真值表，由真值表可推出输出项与输入项的逻辑函数表达式（表达式中输入项应尽量少，便于设计电路），由逻辑表达式可以设计电路实现，书中输出项 直接由输入项组合而成，中间过程可由4线-16出译码器代替。
数字逻辑实验报告
数字逻辑实验报告实验介绍数字逻辑是计算机科学不可或缺的基础课程，本次实验我们将学习数字逻辑的基本概念，使用Verilog语言实现逻辑电路，并在数字仿真软件中模拟电路的运行过程。
实验目的•理解数字逻辑电路的基本概念和原理；•掌握Verilog语言的基本语法和编程技巧；•学会使用数字仿真软件模拟数字逻辑电路的运行过程。
实验过程实验一：组合逻辑电路的实现本实验中我们将使用Verilog语言实现一个简单的组合逻辑电路。
组合逻辑电路是由一些基本逻辑门连接而成的电路，这些逻辑门输出状态仅受输入状态影响，不受电路的历史状态影响，因此称为组合逻辑电路。
在本实验中，我们将使用Verilog语言实现一个简单的组合逻辑电路，具体如下：module combinational_logic(input a, b, c, output d, e);assign d = ~(a & b);assign e = ~(c | d);endmodule以上Verilog代码实现了一个简单的组合逻辑电路，在电路中有三个输入端口(a、b、c)和两个输出端口(d、e)。
其中d输出端口为(a & b)的反相值，e输出端口为(c | d)的反相值。
实验二：时序逻辑电路的实现时序逻辑电路是一种与历史状态相关的电路，因此称为时序逻辑电路。
与组合逻辑电路的不同之处，在于时序逻辑电路有一种状态元件，在时钟信号的驱动下更改其状态。
在本实验中，我们将使用Verilog语言实现一个简单的时序逻辑电路，具体如下：module sequential_logic(input clock, reset, input data, output reg q);always @(posedge clock or negedge reset) beginif(!reset) beginq <= 1'b0;endelse beginq <= data;endendendmodule以上Verilog代码实现了一个简单的时序逻辑电路，在电路中有两个输入端口(clock、reset)和一个输出端口(q)。
合肥工业大学计算机组成原理实验报告
实验一存储器实验一、实验目的了解静态随机存取存贮器的工作原理；掌握读写存贮器的方法。
二、实验原理实验仪的存贮器MEM单元选用一片静态存贮器6116（2K×8bit）存放程序和数据。
CE：片选信号线，低电平有效，实验仪已将该管脚接地。
OE：读信号线，低电平有效。
WE：写信号线，低电平有效。
A0..A10: 地址信号线。
I/O0..I/O7:数据信号线。
SRAM6116功能表存贮器挂在CPU的总线上，CPU通过读写控制逻辑，控制MEM 的读写。
实验中的读写控制逻辑如下图：读写控制逻辑M_nI/O用来选择对MEM还是I/O读写，M_nI/O = 1，选择存贮器MEM；M_nI/O = 0，选择I/O 设备。
nRD = 0为读操作；nWR = 0为写操作。
对MEM、I/O的写脉冲宽度与T2一致；读脉冲宽度与T2+T3一致，T2、T3由CON单元提供。
存贮器实验原理图存贮器数据信号线与数据总线DBus相连；地址信号线与地址总线ABus相连，6116的高三位地址A10..A8接地，所以其实际容量为256字节。
数据总线DBus、地址总线ABus、控制总线CBus与扩展区单元相连，扩展区单元的数码管、发光二极管上显示对应的数据。
IN单元通过一片74HC245(三态门)，连接到内部数据总线iDBus上，分时提供地址、数据。
MAR由锁存器（74HC574，锁存写入的地址数据）、三态门（74HC245、控制锁存器中的地址数据是否输出到地址总线上）、8个发光二极管（显示锁存器中的地址数据）组成。
T2、T3由CON单元提供，按一次CON单元的uSTEP键，时序单元发出T1信号；按一次uSTEP 键，时序单元发出T2信号；按一次uSTEP键，时序单元发出T3信号；再按一次uSTEP键，时序单元又发出T1信号，……按一次STEP键，相当于按了三次uSTEP键，依次发出T1、T2、T3信号。
其余信号由开关区单元的拨动开关模拟给出，其中M_nI/O应为高（即对MEM读写操作）电平有效，nRD、nWR、wMAR、nMAROE、IN单元的nCS、nRD都是低电平有效。
电子钟——合肥工业大学数字逻辑课程设计报告
一）设计题目:电子钟二）设计任务和基本要求:1.实验台上的六个数码管显示时、分、秒；2.能使电子钟复位(清零)；3.能启动和停止电子钟运行；4.在电子钟停止运行状态下，能够修改时、分、秒的值；5.具有报时功能，整点时喇叭鸣叫。
三）所用主要器件和设备:1、TDS 系列数字电路实验系统2、ISP 系统可编程器件以及《数字逻辑》课程实验所用部分中、小规模集成电路等3、PC 计算机4、ISP1032E 可编程逻辑器件以及数据选择器、触发器、移位寄存器、计数器及基本门电路等5、在Windows 平台上运行的ispLEVER 编程软件四）设计思想:数字钟电路的基本结构由两个 60 进制计数器和一个24 进制计数器组成，分别对秒、分、小时进行计时，当计时到23 时59 分59 秒时，再来一个计数脉冲，则计数器清零，重新开始计时。
当数字钟处于计时状态时，秒计数器的进位输出信号作为分钟计数器的计数信号，分钟计数器的进位输出信号又作为小时计数器的计数信号时、分、秒的计时结果通过6 个数码管来动态显示。
数字钟除了能够正常计时外，还应能够对时间进行调整。
因此，通过模式选择信号MOD1、MOD2 控制数字钟的工作状态，即控制数字钟，使其分别工作于正常计时，调整分、时和设定分、时5 个状态。
当数字钟处于计时状态时，3 个计数器允许计数，且秒、分、时计数器的计数时钟信号分别为CLK,秒的进位, 分的进位;当数字钟处于调整时间状态时，被调的分或时会一秒一秒地增加；当数字钟处于定时状态时，可以设定小时和分；当计时到所设定的时刻时，会响闹钟五）设计步骤及程序:pause是暂停键，当暂停时set1与set2分别控制调节为时还是为分或是为秒。
exam提供一个模拟上升沿，hh，hl，mh，ml，sh，sl分别控制小时高位，低位，分钟高位，分钟低位，秒高位，低位。
thh，thl，tmh，tml，tsh，tsl分别表示时分秒变化的中间变量。
数字逻辑电路实验报告
数字逻辑电路实验报告一、实验目的：1、理解数字逻辑电路的基本原理以及电路特性。
2、掌握典型数字逻辑电路的设计、仿真和实验方法。
3、学会使用数字集成电路芯片进行数字逻辑电路的设计。
二、实验器材：1、数字分析仪。
2、数字万用表。
3、示波器。
三、实验原理：本次实验中采用的逻辑芯片为AND、OR、NOT和NAND四种基本逻辑电路。
这四种逻辑电路都是非反相型（即输出高电平被认为是逻辑 1），并具有以下逻辑公式：AND：Q=A·BOR：Q=A+BNOT：Q=~A，或Q=barA其中, A,B是输入端口的输入信号;Q是输出端口的输出信号。
四、实验内容：使用AND逻辑电路芯片设计两位二进制加法电路。
五、实验结果：按照逻辑公式，将两位二进制加法器的逻辑设计图画出如下所示。
然后，在电路实验平台上将电路连接好。
然后，我们检查了电路接线的正确性，并使用数字分析仪和数字万用表来测试电路的正确性和响应时间。
结果显示：当两个输入信号分别为 1、1 时，输出端口的信号为 10，符合二进制的加法规则。
当其中一个输入信号为 1，另一个输入信号为0时，输出端口的信号为 1，仍符合二进制的加法规则。
结果显示：计数器电路可以正常工作，它可以将输入的连续的脉冲信号转换为二进制计数器输出的信号。
六、实验分析：通过实验，我们进一步深入了解了数字逻辑电路的基本原理和工作特性，以及数字逻辑电路设计、仿真和实验的方法。
在实验中，我们学会了使用基本的数字逻辑电路芯片，如AND、OR、NOT和NAND等，设计了包括二进制加法器、计数器电路、反相器和取反器等四种典型的数字逻辑电路。
在实验中，我们通过使用数字分析仪、数字万用表以及示波器等工具对电路进行了测试和验证，得出了正确的结果。
同时，我们也进一步增强了对数字逻辑电路设计和测试方面的技能和知识。
数字逻辑实验一(计算机)
《数字逻辑》实验报告
实验序号：1 实验项目名称：各种门功能的熟悉
计科1001
学号姓名专业、班
实验地点文波实验室指导教师时间2011.3
一、实验目的及要求
1、目的
熟悉各种门的功能，包括与门、非门、或门、与非、或非等等。
掌握各种门的真值表。
2、要求：
使用门来验证其真值表。
二、实验设备（环境）及要求
1、数字逻辑实验箱一套。
2、连结导线若干。
三、实验内容与步骤
使用实验室提供的芯片来验证各种门的功能，使用了与门，或门，非门，与非，或非，异或等等，每个芯片各使用了两个输入0和1，使用了不同的组合。
四、实验结果
与门：输入：00 01 10 11
输出：0 0 0 1
或门：输入：00 01 10 11
输出：0 1 1 1
非门：输入：0 1
输出：1 0与非：输入：00 01 10 11
输出：1 1 1 0
或非：输入：00 01 10 11
输出：1 0 0 0
五、分析讨论
需要看准指导书上写的芯片引脚的编号，而不能想当然的认为哪些是输入，哪些是输出。
六、教师评语：能按时完成实验报告，实验步骤清晰，分析合理，结论正确
签名：朱平
日期：2011年6月成绩
见成绩表。
数字逻辑实验报告
数字逻辑实验报告实验一 3-8译码器设计一、实验目的1.通过一个简单的 3-8 译码器的设计, 让学生掌握用原理图描述组合逻辑电路的设计方法。
2.掌握组合逻辑电路的软件仿真方法。
二.填写表格（亮或暗）（2）三. EDA平台下用原理图输入法设计组合电路的步骤。
（3）(1)在QuartusⅡ主界面下选择File->New命令, 然后选择Other File选项卡, 从中选择Vector Waveform File,建立一个空的波形编辑器窗口, 将此波形文件保存, 并勾选add file current project。
（4）在Name区域的对话框中单击Node Finder按钮。
（5）进行选择和设置, 完成节点添加。
（6）选择Edit->End Time命令, 将其设置为1.0us。
使用波形编辑器工具条编辑输入节点A,B,C的波形。
为节点A,B,C分别赋予周期为200ns,400ns,800ns的时钟波形, 初始电平为“0”。
然后通过View->Fit in Window显示输入波形全貌。
执行Tools->Simulator Tool命令, 进行设置, 单击Start进行仿真。
观察仿真结果, 检查是否与设计相符合。
四. 在仿真过程中, 为何设置A, B,C分别为周期为200ns,400ns,800ns的时钟信号？答: 将其周期设置成一定比例, 在仿真结果中便于观察与比较波形。
五.时序仿真波形中, 输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？答: 不是同步变化的。
输出波形中存在的毛刺是组合逻辑电路中的冒险现象, 主要是由于门电路的延迟时间产生的。
请总结实验中出现的问题, 你是如何解决的？答: （1）问题: 在为译码器的元件的管脚上添加连线时, 由于连接的线较多, 出现了线连接出错, 导致电路编译出错。
解决: 根据编译的提示找出了连接出错的地方, 然后重新连接再编译。
数字逻辑实验报告1doc
54H 与74H,54S 与74S 和54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中，只要器件型号的后几位数码一样，那么它们的逻辑功能、外形尺寸、引脚排列就完全相同。
实验二 触发器J-K
一、 实验目的
1.熟悉并把握J-K触发器的组成，工作原理和功能测试方式。 2学会正确实验触发器集成芯片。 3.了解不同逻辑功能
二、 实验器材
器件：
74LS112J-K触发器 1片
三、 实验内容
负边沿J-K触发器功能测试
J-K负边沿触发器74LS112芯片的逻辑符号如下图。
自拟实验步骤，测试其功能，并将结果填入表3.3中。假设令J=K=1时，CP端加持续脉冲，观看输出端转变情形。
1
3
Y
2
3、利用与非门组成其他逻辑门电路 ⑴组成非门电路
将74LS00中任意一个与非门组成如以下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观看指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。
非门电路连接图 非门真值表
⑵组成与门电路
将74LS00中任意两个与非门组成如以下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观看指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。
1.熟悉门电路逻辑功能
2.熟悉数字逻辑学习机及的利用
二． 实验器材
器件：
74LS00 二输入端四与非门 1片 74LS04 非门1片
三． 实验内容
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、74LS194 芯片：当清除端（CLEAR）为低电平时，输出端（QA－QD）均为低电 平。当工作方式控制端（S0、S1）均为高电平时，在时钟（CLOCK）上升沿作用下，并 行数据（A－D）被送入相应的输出端 QA－QD。此时串行数据（DSR、DSL）被禁 止。当 S0 为高电平、S1 为低电平时，在 CLOCK 上升沿作用下进行右移操作，数据由 DSR 送入。当 S0 为低电平、S1 为高电平时，在 CLOCK 上升沿作用下进行操作，数据 由 DSR 送入。当 S0 和 S1 均为低电平时，CLOCK 被禁止。对于 54（74）194，只有 当 CLOCK 为高电平时 S0 和 S1 才可改变。
CLOCK CLEAR A－D DSL DSR S0、S1 QA－QD
时钟输入端 清除端（低电平有效） 并行数据输入端 左移串行数据输入端 右移串行数据输入端 工作方式控制端 输出端
四、
实验内容
1、 设计基本 RS 触发器并验证其功能。 2、 验证 D 触发器功能。 3、 验证 JK 触发器功能。 4、 验证双向移位寄存器 74LS194 的逻辑功能。
输 引脚 1 L L H H
入 引脚 2 L H L H
输 L H H L
出
引脚 3
图 1.3 测试 74LS86 逻辑关系接线图 4. 用与非门 74LS00 和异或门 74LS86 设计一个全加器 真值表： A 0 0 0 0 1 1 1 1 函数： S=A⊕B⊕CI 集成电路： CO=AB+(A⊕B)CI B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1
A、B 选择输入端 1C0～1C3、2C0～2C3 数据输入端 1G、2G 选通输入端（低电平有效） 1Y、2Y 数据输出端 5、74LS139 ：当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的 输出端以低电平译出。 若将选通端（G1）作为数据输入端时，139 还可作数据分配器。
二、
实验所用器件和仪表
1片 1片 1片 1片 2片
1．二输入四与非门 74LS00 2．二输入四或非门 74LS28 3．二输入四异或门 74LS86 4．双 4 选 1 数据选择器 74LS153 5．双 2-4 线译码器 74LS139 6．万用表 7．示波器 8．实验箱
三、
实验内容
1． 测试二输入四与非门 74LS00 一个与非门的输入和输出之间的逻辑关系。 2． 测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系。 3． 测试二输入四异或门 74LS86 一个异或门的输入和输出之间的逻辑关系。 4． 掌握全加器的实现方法。用与非门 74LS00 和异或门 74LS86 设计一个全加器。 5． 测试 74LS153 中一个 4 选 1 数据选择器的逻辑功能。 6． 测试 74LS139 中一个 2-4 译码器的逻辑功能。 7． 用 2-4 线译码器 74LS139 和与非门 74LS00 实现逻辑函数。
数字逻辑实验报告
姓 学 班
名: 号： 级：
指导老师： 实验时间：
实验一
基本逻辑门、数据选择器、译码器、全加器实验
一、
实验目的
1．掌握 TTL 与非门、与或非门和异或门输入与输出之间的逻辑关系。 2．熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法。 3．熟悉数据选择器的逻辑功能。 4．熟悉译码器的工作原理和使用方法。 5．设计应用译码器的电路，进一步加深对它的理解。 6．学习用中规模集成电路的设计方法。
的波形，观测到 Q 的波形只在 CLK 上升沿才发生变化。 输 PR L H H H H CLR H L H H H 入 CLK X X L D X X H L X 输 Q H L H L Q 出 Q L H L H Q
3、 实验内容 3 的的接线图、测试步骤（JK 触发器验证） 每个芯片的电源和地端要连接。输入来源于开关，输出送到 LED 灯上，观察在不 同的输入时 LED 灯的亮灭情况。AK1 是实验箱下方的手动单脉冲输入端，选用宽脉 冲连接，每次用手按一下黑色按钮后松开，就输入一个单脉冲到电路中
A、 译码地址输入端 G1、G2 选通端（低电平有效） Y0～Y3 译码输出端（低电平有效）
B
五、
实验步骤
1．测试 74LS00 逻辑关系接线图及测试结果（与非门） 输 引脚 1 L L H H 图 1.1 测试 74LS00 逻辑关系接线图 表 1.1 入 引脚 2 L H L H 输 H H H L 出
7.74LS139 和 74LS00 实现逻辑函数 F AB AB 。 输入来源于开关，输出送到 LED 灯上，观察在不同的输入时，灯的亮灭情况）
A 0 0 1 1 图 4.3 74LS139 实现逻辑函数的接线图
B 0 1 0 1 实验状态记录
F 0 1 1 0
六、
实验总结
通过此次实验，验证了 TTL 与非门、与或非门和异或门输入与输出之间的逻辑 关系。了解了在 TTL 中、小规模集成电路的外型、管脚和使用方法。进一步熟悉数 据选择器的逻辑功能、译码器的工作原理和使用方法。在设计全加器电路的过程中， 使自己对全加器电路的工作原理有了更深的理解和掌握。但是在实验过程中对一些
引脚 3
74LS00 真值表
2.测试 74LS28 逻辑关系接线图及测试结果（或非门） 输 引脚 2 L L H H 图 1.2 测试 74LS28 逻辑关系接线图 表 1.2 入 引脚 3 L H L H 74LS28 真值表 输 H L L L 出
引脚 1
3．测试 74LS86 逻辑关系接线图及测试结果（异或门）
2、 实验内容 2 的的接线图、测试步骤（D 触发器验证）
上图是测试 D 触发器的接线图，K1、K2、K3 是电平开关输出，LED0、LED1 是电 平指示灯，AK1 宽单脉冲，1MHz、10MHz 是时钟脉冲。左图为单次脉冲的测试，右图 为连续脉冲的测试。 测试步骤如下： （1） CLR = 0，PR = 1，测得 Q =1 ，Q =0 。 （2） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （3） CLR = 1，PR = 0，测得 Q =0 ，Q =1 。 （4） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （5） CLR = 1，PR = 1，D = 1，CK 接宽单脉冲，按按钮，测得 Q =0 ，Q =1 。 （6） CLR = 1，PR = 1，D = 0，CK 接宽单脉冲，按按钮，测得 Q =1 ，Q =0 。 （7） CLR = 1，PR = 1，D 接 1MHz 脉冲，CK 接 10MHz，在示波器上同时观测 Q、CLK
2、74LS74 芯片
CP1、CP2 D1、D2 Q1、Q2、Q1、Q2
时钟输入端 数据输入端 输出端
CLR1、CLR2 直接复位端（低电平有效） PR1、PR2 直接置位端（低电平有效） 3、74LS73 芯片：单独的 J、K、清零(CLR)和时钟(CLK)输入，当时钟进到高电平时， 输入端被赋能，数据被接受，当时钟脉冲处于高电平时，输入端 J、K 的逻辑电平可以允 许改变，并且只要具有最小的建立时间，那么根据真值表，双稳态即可实现，输入数据 只在时钟脉冲的负沿上被传递到输出端。
五、
实验接线图和测试步骤
1、 实验内容 1 的接线图和测试步骤（基本 RS 触发器验证） 右图是基本 RS 触发器接线图。图中， K1 、K2 是 电平开关输出，LED0、LED1 是电平指示灯。基本 SR 触发器的测试步骤及结果如下： （1）R = 0，S = 1，测得 Q =1 ，Q =0 。 （2）R = 1，S = 1，测得 Q =1 ，Q =0 。 （3）R = 1，S = 0，测得 Q =0 ，Q =1 。 （4）R = 1，S = 1，测得 Q =0 ，Q =1 。 （5）R = 0，S = 0，测得 Q =1 ，Q =1 。 根据触发器的定义，Q 和 Q 应互补，因此 R = 0，S = 0 是非法状态。SR 触发器真值表如下： 输 入 R 0 0 1 1 S 0 1 0 1 Q 1 1 0 Q 输 出 Q 1 0 1 Q
图 4.1 74LS153 实验接线图
表 4.1 74LS153 真值表
6.4LS139 实验接线图和 74LS139 真值表（2-4 译码器）
图 4.2 74LS139 实验接线图 表 4.2 74LS139 真值表 4 个译码输出引脚 Y0─Y3 接电平指示灯。改变引脚 G、B、A 的电平，产生 8 种组合。 观测并记录指示灯的显示状态。
四、
实验原理
1、74LS00 芯片：74LS00 芯片中包含 4 个二与非门
2、74LS28 芯片：74LS00 芯片中包含 4 个二或非门
3、74LS86 芯片：74LS86 含有 4 个异或门
A1~A4 B1~B4 输入端 Y1~Y4 输出端 4、74LS153 芯片：里数据选择端（AB）为两组共用，按二进制译码，以供两组从各自的 4 个数据（1C0――1C3，2C0――2C3）中分别选取 1 个所需的数据。只有在两组各自的选 通端（1G、2G）为低电平时才可选择数据。
L H H H
输入
输出
功能
ห้องสมุดไป่ตู้CR
L H H H H H H
M1 × H L L H H L
M0 × H H H L L L
CP × ↑ ↑ ↑ ↑ ↑ ×
二、
实验所用器件和仪表
1、 与非门 74LS00 1片 2、 双 D 触发器 74LS74 1片 3、 双 JK 触发器 74LS73 1片 4、 四位双向通用移位寄存器 74LS194 1 片 5、 万用表 6、 示波器 7、 实验箱
三、
实验原理
1、74LS00 芯片：74LS00 含有四个与非门
芯片的引脚不是很熟悉导致了一些小小的失误。