嵌入式的8位CISC模型机设计报告
CMOS数字集成电路设计_八位加法器实验报告
CMOS数字集成电路设计课程设计报告学院：******专业：******班级：******姓名：Wang Ke qin指导老师：******学号：******日期：2012-5-30目录一、设计要求..............................................错误!未定义书签。
二、设计思路..............................................错误!未定义书签。
三、电路设计与验证........................................错误!未定义书签。
(一) 1位全加器的电路设计与验证........................错误!未定义书签。
1) 原理图设计......................................错误!未定义书签。
2) 生成符号图......................................错误!未定义书签。
3) 建立测试激励源..................................错误!未定义书签。
4) 测试电路........................................错误!未定义书签。
5) 波形仿真........................................错误!未定义书签。
(二) 4位全加器的电路设计与验证........................错误!未定义书签。
1) 原理图设计......................................错误!未定义书签。
2) 生成符号图......................................错误!未定义书签。
3) 建立测试激励源..................................错误!未定义书签。
嵌入式--8位CPU报告
课程报告设计课题: 8位CISC计算机设计报告指导教师: 李国刚目录1．设计的任务与要求 (1)2、基本的功能模块 (2)2.1运算部件 (2)2.2寄存器组 (2)2.3指令寄存器 (3)2.4程序计数器 (3)2.5地址寄存器 (3)2.6标志寄存器 (3)2.7时序系统 (3)3.指令格式 (5)4、系统原理总图及其实现过程 (8)5.经验体会 (13)参考文献 (13)附录 (14)一、设计的任务和要求：1、此次设计8位CISC计算机，目的就是要深入学习计算机各类典型指令的执行流程，掌握微程序的设计方法，学会编写二进制微指令代码表。
理解基本模型计算机的功能、组成知识，并在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机。
设计和方案的选择2、设计原理本实验中，计算机数据通路的控制将由微过程控制来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期，全部由微指令组成的序列来完成，即一条机器指令对应一个微程序；图1 模型机CPU的数据通路框图该8位模型机CPU的数据通路框图，主要由运算器ALU、控制器。
存储器和输入/输出装置组成，他们通过内部的数据总线相互连接起来。
二、基本的功能模块1、运算部件运算部件的任务是对操作数进行加工处理。
主要由三部分组成：(1) 输入逻辑。
(2) 算术/逻辑运算部件ALU。
(3) 输出逻辑。
2 寄存器组计算机工作时，CPU 需要处理大量的控制信息和数据信息。
例如对指令信息进行译码，以便产生相应控制命令对操作数进行算术或逻辑运算加工，并且根据运算结果决定后续操作等。
因此，在CPU 中需要设置若干寄存器，暂时存放这些信息。
在模型CPU中，寄存器组由R0、R1、R2所组成。
3、指令寄存器指令寄存器（IR）用来存放当前正在执行的指令，它的输出包括操作码信息、地址信息等，是产生微命令的主要逻辑依据。
4、程序计数器程序计数器（PC）也称指令指针，用来指示指令在存储器中的存放位置。
设计一台嵌入式CISC模型计算机
编号：计算机组成原理课程设计说明书题目：设计一台嵌入式CISC模型计算机系别：专业：学生姓名：学号：指导教师：2013年 4 月09 日目录1 课程设计的题目及内容 (1)1.1 课程设计的题目 (1)1.2 课程设计完成的内容 (1)2 总体设计 (2)2.1 CISC模型机数据通路框图 (2)2.2 操作控制器的逻辑结构框图 (2)2.3 模型机的指令系统和所有指令的指令格式 (3)2.4 所有机器指令的微程序流程图 (5)3 汇编语言及机器语言源程序 (8)3.1 汇编语言源程序 (8)3.2 机器语言源程序 (8)4 机器语言源程序的功能仿真波形图及结果分析 (9)5 故障现象与故障分析 (12)6 体会 (13)7 软件清单 (14)7.1 算术逻辑运算单元ALU (14)7.2 状态条件寄存器单元 (16)7.3 通用寄存器单元 (16)7.4 1:2分配器单元 (17)7.5 3选1数据选择单元 (18)7.5.1 3选1数据选择器MUX3_1 (18)7.5.2 3选1数据选择器MUX3_2 (19)7.6 4选1数据选择器单元 (19)7.6.1 4选1数据选择器MUX4_1 (19)7.6.1 4选1数据选择器MUX4_2 (20)7.7 程序计数器单元 (21)7.8 地址寄存器单元 (23)7.9 ROM存储器单元 (23)7.10 RAM存储器单元 (24)7.11 指令寄存器单元 (25)7.12 指令转换器单元 (26)7.13 时序产生器单元 (27)7.14 微程序控制器单元 (28)1 课程设计的题目及内容1.1 课程设计的题目设计一台嵌入式CISC模型计算机（采用定长CPU周期、联合控制方式），并运行能完成一定功能的机器语言程序进行验证，机器语言源程序功能如下：要求连续输入5个有符号整数（用8位二进制补码表示，十六进制数输入）求所有负数的平方和并输出显示。
说明：①5个有符号数从外部输入；②一定要使用符号位（比如说SF），并且要使用负的时候转移（JS）或不为负的时候转移（比如说JNS）指令。
组成原理8位模型机的设计
计算机组成原理课程设计报告题目8位模型计算机的设计姓名学号班号指导老师成绩目录191. 课程设计目的(1)、计算机组成原理课程设计的主要任务是让学生通过动脑和动手解决计算机设计中的实际问题。
综合运用所学计算机组成原理知识，在掌握部件单元电路实验的基础上，进一步将其组成系统构造一台基本的模型计算机，掌握整机概念，并设计机器指令系统，编写程序，在所设计的模型计算机上调试运行。
(2)、通过一台模型机的设计过程，明确计算机的控制原理与控制过程，巩固和灵活应用所学的理论知识，掌握计算机组成的一般设计方法，提高学生设计能力和实践操作技能，为从事计算机研制与设计打下基础。
2. 开发工具选择以TEC-CA教学实验系统为平台，采用硬件描述语言 VHDL为设计工具，应用QUARTUSⅡ环境进行大规模集成电路的功能设计仿真。
3. 方案选择实习的内容为八位模型计算机的设计，为单总线，微程序控制方式，设置两种寻址方式：直接寻址（“0”）和寄存器寻址（“1”）。
微程序控制方式由微指令译码产生。
微程序中一条机器指令往往分成几步执行，将每一步操作所需的若干为命令以代码编写在一条微指令中，若干条微指令组成一段微程序，对应一条机器指令。
然后根据系统的需要，事先编制各段微程序，将它存入控制存储器（CM）中。
微程序执行过程：（1）从控存中逐条取出“取指令操作”，执行取指令公共操作。
（2）根据指令的操作码，经过微地址形成部件，得到这条指令的入口地址，并送入微地址寄存器中。
（3）从控存中逐条的取出对应的微指令并执行。
（4）执行完一条机器指令对应的微程序后又回到取指微程序的入口地址，继续第（1）步，以完成取下一条机器指令的公共操作。
微程序控制基本框图：图1 微程序控制基本框4. 指令系统设计所要设计的微程序控制器是由七条指令来完成的，即：sta, add, sub, and1, jmp, shl, nop。
实现功能分别如下：sta 指令实现存操作；add 指令实现加法操作；sub 指令实现减法操作；and1指令实现与操作；jmp 指令实现无条件跳转操作；shl 指令实现逻辑左移操作；nop 指令实现空操作。
8位模型计算机的设计
BUS←RAM，DR1←BUS
OUT←DR1
(5)JMP 指令
无条件转移指令 JMP，以紧跟在操作码后的字节的内容作为转移地址。将该
二. 指令系统结构及其功能确定 ..................... 5 1.模型及指令系统 ................................ 5 2.模型机的微指令 ................................ 6 3.微程序设计方法 ................................ 7
AR←PC, PC←PC ;以 AR 的内容作为去操作数的地址 BUS←RAM，AR←BUS ;AR 指向存放操作数的 ARM 单元 BUS←RAM，DR2←BUS ;RAM 中的数据通过 BUS 送 DR2
将 R0 中的数据送 DR1，即 DR1←R0
在 ALU 中进行加法运算，运算结果送 R0，即 R0←（DR1）+（DR2）
(3)STA 指令 向 RAM 写数据操作的 STA 指令已紧跟在操作码后的字节作为存放操作数的地
址，将 R0 中的数据存入该地址单元。首先将紧跟在操作码后的字节的内容送地 址寄存器 AR：
AR←PC，PC←PC+1 ；以 PC 的内容作为存数据的地址 BUS←RAM，AR←BUS ；AR 指向存放操作数的 RAM 单元 然后将 R0 的内容写入该地址的 RAM 单元中： BUS←R0，RAM←BUS (4)OUT 指令 输出指令 OUT，以紧跟在操作码后的字节作为读出数据的地址，将该单元的 内容通过 DR1 输出到 OUT 端口。首先将紧跟在操作码后的字节的内容送给地址 寄存器 AR： AR←PC，PC←PC+1 ；以 PC 的内容作为取数据的地址 BUS←RAM，AR←BUS ；AR 指向存放操作数的 RAM 单元 然后将 RAM 单元的内容读出到 DR1，并送往输出端口 OUT：
基于VHDL语言的设计8位CISC微处理器实例
基于 Ｖ Ｄ Ｈ Ｌ语 言 的设计 ８ ＣＳ 位 ＩＣ微 处 理 器 实例
戴 迎 琚
（ 汀 万里 学 院 ，宁 波 浙 ３５０ １ １０）
摘 要 ： 以 ８位 的 ＣＳ ＩＣ微 控 制 器 为 例 ， 明采 用 硬 件 描 述 语 言 （ Ｄ ） 行 数 字 系 统 设 计 的方 法 ．首 先 采 用 典 型 的 说 Ｈ Ｌ进 模 块化 设 计 的思 想 把 整 个 系 统 分 解 成数 据 处 理 通 道 和 控 制 通 道 ．数 据 处 理通 道 主 要 负 责 数 据 处 理 等 ， 含 所 有 内 包
前， 这两种 技术各具 优势 并渐 渐地相 互借鉴 和融合 ． 关 于 ＲＳ ＩＣ微 处 理 器的设 计 已见诸许 多文 献 ． 本 文 叙述 的是如何 利 用 Ｖ Ｄ Ｈ Ｌ语 言设 计 ８ ＣＳ 位 ＩＣ处理
器 ． 先采用 典 型 的模 块 化设 ｍ 思想把 整个 系统 分解 成 数据 处理 通 道 和控 制通 道 ．对 于数据 处 理通 道主 首
部分的设计与实现． 这种架构会增加 Ｃ Ｕ结构 的复杂性和对 Ｃ Ｕ工艺的要求， Ｐ Ｐ 但对于编译器的开发十分有 利． ＩＣ ＲＳ 架构要求软件来指定各个操作步骤 ， 必须经过编译程序 的处理 ， 才能发挥它的效率． 上述 的乘法指 令 在 ＲＳ ＩＣ架 构可 能要 被 分解 成 多条 指令 ．ＲＳ ＩＣ技 术 的 复杂 性 在 于 软件 ， 于 编译 程 序 的 编写 与 优化 ．目 在
Get清风8位模型机课程设计
8位模型机课程设计xxxxx课程设计报告学院机电信息学院课程课程设计专业计算机科学与技术班级 xxxxx 姓名 xxxxxxx x 学号 xxxxxxxxxx 指导教师 xxxxxx 日期 201x年x月x日目录 0 (1) (4)3.1 运算器 (4)3.2 存储器 (7)3.3 微控制器 (11)3.4 根本模型机设计与实现 (16)4. 总结 (25)参考文献 (26)8位模型机的设计与仿真1.概述在掌握部件单元电路设计与仿真的根底上，进一步将其组成系统构造一台8位模型机。
字长是8位纯整型，包含根本的五大件：运算器、存储器、控制器、I/O设备。
它的结构框图如以下列图1-1所示.图1-1 模型机结构框图这根本的五大件通过数据总线连接，实现数据的处理和控制。
部件实验过程中，各部件单元的控制信号是人为模拟产生的，而综合实验将能在微程序控制下自动产生各部件单元控制信号，实现特定指令的功能。
这里，计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。
2.总体设计模型机主要由运算器、控制器、存储器、数据总线、输入输出和时序产生器组成，模型机的结构图如图2-1所示。
图2-1 模型机结构图在图2-1中T1、T2、T3和T4等控制信号都是由时序产生器生产，时序产生器由时序电路实现如图2-2所示，时序产生器一个周期中产生四个脉冲信号T1~T4，这四个脉冲信号用于控制组件的执行顺序，组件在这些信号的控制下有序的执行，一个周期中完成一条微指令的执行。
图2-2 时序产生器模型机的工作过程可以归纳如下：（1）控制器把PC中的指令地址送往地址存放器AR,并发出读命令。
存储器按给定的地址读出指令，经由存储器数据存放器MDR送往控制器，保存在指令存放器IR中。
（2）指令译码器ID对指令存放器IR中的指令进行译码，分析指令的操作性质，并由控制电路向存储器、运算器等有关部件发出指令所需要的微命令。
嵌入式CISC模型计算机,计算机组成原理课设报告
编号：计算机组成原理课程设计说明书题目：设计一台嵌入式CISC模型计算机学院：计算机科学与工程学院专业：计算机科学与技术学生姓名：学号：指导教师：陈智勇2013年4月11日目录1 课程设计的题目 (1)2 CISC模型机数据通路框图 (1)3 操作控制器的逻辑框图 (3)4 模型机的指令系统和所有指令的指令格式 (3)4.1 总的指令格式及说明 (3)4.2 具体指令格式及功能表 (4)5 设计时序产生器电路 (5)6 机器指令的微程序流程图 (5)7 操作控制器单元的设计 (7)7.1 微指令格式设计 (7)7.2 微指令中各位的功能设计 (7)7.3 微指令表 (8)8 汇编语言源程序 (10)9 机器语言源程序 (10)10 CISC模型机的顶层电路图 (11)10.1 顶层电路图 (11)10.2 微程序控制器crom (13)10.3 微地址寄存器aa (13)11 关键元器件实现部分代码 (14)11.1 ADDR（地址转移逻辑电路） (14)11.2 ALU（算术逻辑运算单元） (14)11.3 TIME_COUNTER（时序产生器） (17)11.4 PC（程序计数器） (17)12 仿真波形图及其分析 (18)13 故障现象和故障分析 (19)14 心得体会 (22)1课程设计的题目采用定长CPU周期、联合控制方式，并运行能完成一定功能的机器语言源程序进行验证，机器语言源程序功能如下：●连续输入5个有符号整数（8位二进制补码表示，用十六进制数输入），求所有负数的平方和并输出显示。
说明：①5个有符号数从外部输入；②一定要使用符号标志位（比如说SF），并且要使用为负的时候转移（比如JS）或不为负的时候转移（比如JNS）指令；③采用三数据总线结构的运算器，采用RAM，先将输入数据依次存放在RAM 的某一连续的存储区域内，再依次读出判断是否为负数，若为负数再求其平方和。
2CISC模型机数据通路框图模型机的总体设计内容包括确定各种部件的设置以及它们之间的数据通路结构。
嵌入式的8位CISC模型机设计报告
韶关学院课程设计说明书（论文）课程设计题目：嵌入式的8位CISC模型机设计学生姓名：学号：院系：计算机科学学院专业班级：指导教师姓名及职称：起止时间：2011 年10 月——2011 年11 月课程设计评分：目录一、实验目的二、设计题目及要求三、设计方案：1.模型机的总体设计2. 微程序控制器的组成原理框图3. 模型机机器指令格式和指令系统4. 时序产生器的设计原理及时序波形图5. 微程序流程图6. 微程序控制器单元7. 汇编语言源程序8. 机器语言的源程序四、设计的过程与步骤五.模型机系统顶层电路图六．模型机的时序仿真波形图七．设计总结八．参考文献韶关学院课程设计任务书学生姓名专业班级09科学与技术2班学号指导教师姓名及职称设计地点信息418设计题目嵌入式的8位CISC本课程设计课题任务的内容和要求：设计一台嵌入式的8位CISC模型计算机，并运行能完成一定功能的机器语言程序进行验证，程序功能可以是以下两个之一：✧求出1到任意一个整数N之间的所有奇数之和并输出显示，和为单字长。
说明：N从开关输入，和从数码管输出，然后输出显示停止。
对本课程设计工作任务及工作量的要求：课程设计完成工作任务内容如下：（1）完成系统的总体设计，画出模型机数据通路框图。
（2）设计微程序控制器（CISC模型计算机）的逻辑结构图。
（3）设计机器指令格式和指令系统。
（4）设计时序产生器电路。
（5）设计所有机器指令的微程序流程图（CISC模型计算机）（6）设计操作控制单元。
●设计的是CISC模型计算机，设计微指令格式（建议采用全水平型微指令），并根据微程序流程图和微指令格式设计微指令代码表。
根据微程序控制器的逻辑结构框图、微指令格式和微指令代码设计微程序控制器，包括地址转移逻辑电路、微地址寄存器、微命令寄存器和控制存储器。
（7）设计模型机的所有单元电路，并用VHDL语言（也可使用GDF文件——图形描述文件）对模型机中的各个部件进行编程，并使之成为一个的整体，即形成顶层电路或顶层文件。
嵌入式CISC模型机设计
嵌入式 CISC 模型机设计目录1：课程设计题目 ............................................................................................................................. 1 2：嵌入式 CISC 模型机数据通路框图...........................................................................................1 3：操作控制器的逻辑框图 ............................................................................................................. 1 4：模型机的指令系统和所有指令的指令格式 ............................................................................. 2 5：所有机器指令的微程序流程图或 CPU 操作流程图.................................................................3 6: 操作控制器单元.........................................................................................................................4 7：嵌入式 CISC 模型计算机的顶层电路图...................................................................................6 8：汇编语言源程序 ......................................................................................................................... 6 9：机器语言源程序 ......................................................................................................................... 7 10：机器语言程序的功能仿真波形图及结果分析 ....................................................................... 8 11：进行时序仿真是芯片的引脚分配 ........................................................................................... 8 12：故障现象和故障分析 ............................................................................................................... 8 13：软件清单，含各个部件的 VHDL 源程序(.VHD)或图形描述文件(.gfd) .............................813.1:ALU 单元..........................................................................................................................8 13.2: 状态条件寄存器单元.................................................................................................11 13.3: 暂存寄存器单元.........................................................................................................12 13.4: 3 选 1 数据选择器......................................................................................................13 13.5：5 选 1 数据选择器......................................................................................................14 13.6: 程序计数器单元.........................................................................................................15 13.7: 地址寄存器单元.........................................................................................................17 13.8: 主存储器单元.............................................................................................................17 13.9: 指令寄存器单元.........................................................................................................18 13.10: 时序产生器单元.......................................................................................................19 13.11: 微程序控制器单元...................................................................................................2013.11.1: 地址转移逻辑电路.......................................................................................21 13.11.2: 微地址寄存器...............................................................................................23 13.11.3: 微地址转换器...............................................................................................25 13.11.4: 控制存储器...................................................................................................26 13.11.5: 微指令寄存器...............................................................................................28 13.11.6: 微地址转换器...............................................................................................30 13.11.7: 指令代码转换器...........................................................................................311 / 32嵌入式 CISC 模型机设计1：课程设计题目设计一台嵌入式 CISC 模型计算机：采用定长 CPU 周期、联合控制方法，并完成一定功 能的机器语言源程序进行验证，机器语言源程序功能如下：输入 5 个有符号整数（8 位二进制补码表示），求所有正数的平方和并输出显示。
8位模型机的设计与实现
结 构和数 据通 路如 图 １所 示． 制 器 是 整个 模 型 机 控
的 中心 ， 由它 来控制 计算 机指 令 的执行 ． 型机执行 模 指 令 的具 体过程 为 ： 先 控 制器 从 指令 寄 存 器 取得 首 指令， 编译 指 令 ， 输 出微 控 制 信 号 ， 制 ＡＬ 的 再 控 Ｕ 运算 ， Ｃ加 １ 并且 从 ＲＡＭ 中取 出数 据 运算 ， 算 Ｐ ， 运
方式后 ， 要掌握 其它类 型 的 寻址 方 式 （ 接寻 址 等） 间 就 比较 容易 了． 由于我 们 设计 模 型 机 的主要 目的 又 是 为 了使 学生掌握 计算机 的工作 原理及 指令在 计算 机 中执行 的流程 ， 而不 是 真 正要 实 现一 台计算 机 产 品 ， 以我们 只在模 型机 中实现这 两种 寻址方式． 所
觉得 计 算 机 组 成 原 理 整 机 实验 不 再 抽 象 难 懂 ． 关 键 词 ：模 型 机 ； 计 与 实 现 ； 设 ＶＨＤＬ 中 图 分 类 号 ：Ｔ ３ ３ Ｐ ０ 文 献 标 识 码 ：Ａ 文 章 编 号 ： １ ７ 一 ｌ ９ （ ０ １０ — ０ ７ —０ ６ １ ｌＸ ２ １ ）１ ０ １ ３
立 即数或 存储 单元 等操 作 数 ， ４位用 于保 存 指令 高 操 作码 ， 模型 机 的指令 格式 如图 ２ 示． 所 模型 机指令
系统 包括 数据 传送 类指 令 、 术逻辑 运算 类指令 、 算 转 移类 指令 、 停机 指令 ４类 指令 ， １ 共 ０条指令 ． 每条 指 令 的助记 符 、 令格 式 、 指 机器码 和指令 功能 如表 １所
存 器读 取 下一 条指令 ， 次循 环． 依
０ 引 言
计算 机组成 原理是 计算 机科 学 专业 的一 门重 要 的专 业基础 课 ， 内容 包 括 计算 机 部 件 和 整 机 的组 成
8位CPU的设计
8位CPU的设计一、设计的任务与要求计算机的核心部件CPU通常包含运算器和控制器两大部分。
组成CPU的基本部件有运算部件，寄存器组，微命令产生部件和时序系统等。
这些部件通过CPU内部的总线连接起来，实现它们之间的信息交换。
1.设计目的（1）．深入理解基本模型计算机的功能、组成知识；（2）．深入学习计算机各类典型指令的执行流程；（3）．学习微程序控制器的设计过程和相关技术，掌握LPM_ROM的配置方法。
（4）．在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机。
（5）．定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念。
掌握微程序的设计方法，学会编写二进制微指令代码表。
（6）．通过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。
2.设计原理在部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本实验将能在微过程控制下自动产生各部件单元控制信号，实现特定的功能。
实验中，计算机数据通路的控制将由微过程控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期，全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。
11该CPU 主要由算术逻辑单元ALU，数据暂存寄存器DR1、DR2，数据寄存器R0～R2，程序计数器PC，地址寄存器AR,程序/数据存储器MEMORAY，指令寄存器IR，微控制器uC，输入单元INPUT 和输出单元OUTPUT 所组成。
图中虚线框内部分包括运算器、控制器、程序存储器、数据存储器和微程序存储器等，实测时，它们都可以在单片FPGA 中实现。
虚线框外部分主要是输入/输出装置，包括键盘、数码管、LCD 显示器等，用于向CPU 输入数据，或CPU 向外输出数据，以及观察CPU 内部工作情况及运算结果。
二、单元电路设计1、运算部件运算部件的任务是对操作数进行加工处理。
主要由三部分组成：(1) 输入逻辑。
八通道嵌入式探伤系统软件设计
八通道嵌入式探伤系统软件设计李晶【摘要】A software solution of 8-channel ultrasonic testing system is presented in this paper.The embedded software system is based on embedded Linux and Qt/Embedded, using hierarchical design and modular design.The study of this paper places emphasis on the key technologies of software system.The 8-channel real-time data transfer from kernel space to user space is realized by Linux asynchronous notification and Qt custom event.The 8-channel real-time audio and shining alarming system is realized by the combination of FPGA and application software.The file system is realized by the file class library of Qt and system calls of Linux, etc.The software system runs well, all performance indexes meet the requirements.Testing results show the design is reasonable and feasible.%介绍了一种八通道超声波探伤系统软件设计方案.嵌入式软件基于嵌入式Linux和Qt/Embedded开发,采用了层次化和模块化的设计思想.重点研究该软件系统实现的若干关键技术:利用Linux异步通知和Qt 的用户事件机制,实现了驱动程序到应用程序八通道实时数据传输;利用FPUA运算与应用软件处理相结合,实现八通道实时声光报警;利用Qt的文件类库和Linux的系统调用,实现探伤文件系统等.系统运行正常,各项指标符合设计要求,性能测试表明该方案合理可行.【期刊名称】《无损检测》【年(卷),期】2011(033)003【总页数】4页(P55-58)【关键词】超声波探伤;八通道系统;软件设计【作者】李晶【作者单位】南京航空航天大学信息科学与技术学院,南京,210016【正文语种】中文【中图分类】TG115.28超声检测是一种重要的无损检测方法,具有检测灵敏度高、穿透力强和方向性好等优点。
ASIC实验报告(8位CPU的设计)
ASIC设计实验报告学院：电子工程学院学号：2014*******姓名：***指导老师：***2014年11月13日一、实验目的：通过对ASIC实验课的学习，应当学会以下几点：1.熟悉Linux操作系统的应用环境，基本命令行的应用，以及对vi编辑器熟练应用。
2.熟练掌握Verilog编程语言，包括基本组合逻辑电路的实现方法，基本时序逻辑电路的实现方法，怎样使用预定义的库文件，利用always块实现组合逻辑电路的方法已经着重了解assign与always 两种组合逻辑电路实现方法之间的区别，深入了解阻塞赋值与非阻塞赋值的概念以及应用的差别，有限状态机（FSM）实现复杂时序逻辑的方法，以及学会在Linux 系统环境当中应用Synopsys工具VCS进行仿真。
3.熟悉电路设计当中的层次化、结构化的设计方法。
4.熟悉CPU当中有哪些模块组成，模块之间的关系，以及其基本的工作原理。
5.学会利用汇编语言设计程序，注意代码规范性要求。
二、实验要求：按照实验指导书上的要求即：CPU各个模块的Verilog语言代码的编写、编译及仿真正确，并在规定的时间内完成。
要求对CPU进行语言级系统仿真结果正确之后，利用该实验当中采用的八个汇编关键字，编写一个能够实现某种功能的小程序。
然后对其中的控制器电路进行综合，并检查Timing 和Power,进行门级仿真。
三、实验内容：设计一个8位RISC_CPU 系统。
（RISC: Reduced Instruction Set Computer）,它是一种八十年代才出现的CPU，与一般的CPU相比，不仅只是简化了指令系统，而且通过简化指令系统使计算机的结构更加简单合理，从而提高了运算速度。
从实现的方法上，它的时序控制信号部件使用了硬布线逻辑，而不是采用微程序控制方式，故产生控制序列的速度要快的多，因为省去了读取微指令的时间。
此CPU所具有的功能有：（1）取指令：当程序已在存储器中时，首先根据程序入口地址取出一条程序，为此要发出指令地址及控制信号。
计算机组成原理课设报告(设计一台嵌入式CISC模型机)
计算机组成原理课程设计(论文)说明书题目：设计一台嵌入式CISC模型机系别：专业：学生姓名：学号：一．CISC 模型机数据通路框图总体设计如下二．操作控制器的逻辑框图外部时钟 复位信号指令寄存器IR三．模型机的指令系统3.1指令系统3.2本模型机中的指令系统中共有10条基本指令，下表列出了每条指令的格式、汇编符号和指令功能。
说明：①对Rs 和Rd 的规定：②模型机规定数据的表示采用定点整数补码表示，单字长为8位，其格式如下：3.3设计时序产生器电路T1、T2、T3、T4与CLR 、Q 之间的关系图四．微程序流程图Q CLR T1 T2 T3 T400五．编写汇编语言源程序由给出的题目（范例）和设计的指令系统编写相应的汇编语言源程序。
算法思想为：采用R0寄存器存放从开关输入的任意一个整数，R1存放准备参加累加运算的奇数，R2存放累加和，用一个循环程序实现如下：MOV R3,0MOV R2,0MOV R1,5L2:IN1 R0Test R0JS L1L3:INC R2CMP R2,R1JB L2L4:OUT1 R3JMP L4L1:CMP R0,R3JB L3MOV1 R0,R3JMP L3六．机器语言源程序根据设计的指令格式，将汇编语言源程序手工转换成机器语言源程序，并将其设计到模型机中的ROM中去。
与3.3.8中汇编语言源程序对应的机器语言源程序如下：助记符地址（十六进制）机器代码功能MOV R3,O 00 0001 0011 0→R3010000 000MOV R2,0 02 0001 0010 0→R203 0000 0000MOV R1,5 04 0001 0001 5→R105 0000 0101L2:IN1 R0 06 0000 0000 (SW) →R0Test R0 07 0111 0000 80H-ACJS L1 08 1000 0000 若SF=1 L1→PC09 0001 0001L3:INC R2 0A 0100 0010 (R2)+1→R2CMP R2,R1 0B 0110 1001 (R2)-(R1)JB L2 0C 1001 0000 L2→PCOD 0000 0110L4:OUT1 R3 0E 0011 1100 (R3)→LEDJMP L4 0F 0101 0000 L4→PC10 0000 1110L1:CMP R0,R3 11 0110 0011 (R0)-(R3)JB L3 12 1001 0000 L3→PC13 0000 1010MOV1 R0,R3 14 0010 0011 R0→R3JMP L3 15 0101 0000 L3→PC16 0000 1010七．机器语言源程序的功能仿真波形图及结果分析；输入数值： 85，05，83，87，89输出结果： 89结果分析：05是正数，判断为负直接跳出，83<85<87<89所以 89最大，与仿真波形图结果相同八．故障现象和故障分析1．问题：为微程序流程图分配首地址时出现错误，导致不能正确译码。
8位CISC计算机设计解读
8位CISC计算机设计班级：09电子信息工程C班学号：091524****姓名：***日期：2012年4月26日一．实验目的1．深入理解基本模型计算机的功能、组成知识； 2．深入学习计算机各类典型指令的执行流程；3．学习微程序控制器的设计过程和相关技术，掌握LPM_ROM 的配置方法。
4．在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机。
5．定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念。
掌握微程序的设计方法，学会编写二进制微指令代码表。
6．通过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。
二．实验原理1．在部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本实验将能在微过程控制下自动产生各部件单元控制信号，实现特定的功能。
实验中，计算机数据通路的控制将由微过程控制器来完成，CPU 从内存中取出一条机器指令到指令执行结束的一个指令周期，全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。
2．指令格式 （1）指令格式采用寄存器直接寻址方式，其格式如下：其中，其中IN 为单字长（8位二进制），其余为双字长指令，XX H 为addr 对应的十六进制地址码。
为了向RAM 中装入程序和数据，检查写入是否正确，并能启动程序执行，还必须设计三个控制台操作微程序。
8位CISC 计算机设计 班级：09电子C 学号：091524**** ***1,存储器读操作（KRD ）：下载实验程序后按总清除按键（CLR ）后，控制台SW A 、SWB 为“0 0”时，可对RAM 连续手动读入操作。
2,存储器写操作（KWE ）：下载实验程序后按总清除按键（CLR ）后，控制台SW A 、SWB 为“0 1”时，可对RAM 连续手动写操作。
3、启动程序（RP ）：下载实验程序后按总清除按键（CLR ）后，控制台SW A 、SWB 为“1 1”时，即可转入到微地址“01”号“取指令”微指令，启动程序运行。
嵌入式8位多通道模数转换器的设计的开题报告
嵌入式8位多通道模数转换器的设计的开题报告1. 前言嵌入式系统正以惊人的速度发展着，而其中最为重要的就是数据采集。
而在数据采集中，由于信号的种类较多，如果单纯使用单路ADC，那么将会面临多路信号并行采集的困难，因此需要设计多路ADC来同时采集多路信号。
2. 项目背景本项目的背景是针对于嵌入式系统设计的一种8位多通道模数转换器。
该模数转换器可以实现多路信号的并行采集，并将多路信号转换为数字信号，方便后续处理。
3. 主要研究内容本项目的主要研究内容包括以下几个方面：（1）研究多通道信号采集技术；（2）研究8位ADC转换器的设计原理和实现方法；（3）研究模拟信号采样和数字信号量化的原理及方法；（4）设计并实现嵌入式8位多通道模数转换器；（5）对设计的模数转换器进行测试、验证和性能优化。
4. 技术路线本项目采用的技术路线如下：（1）模拟信号采样:采用多通道信号开关、运放等模拟电路实现多路信号并行输入，并进行多路信号采样；（2）ADC转换:采用8位ADC芯片实现多路信号的数字化转换；（3）数字信号处理：通过FPGA等数字信号处理器进行数字信号处理，以实现实时处理、存储等功能；（4）模块集成：将模拟电路、数字电路集成在一起，形成一个完整的多通道ADC数据采集系统；（5）测试、验证和优化:通过对设计的系统进行测试、验证和性能优化，保证系统的可靠性和稳定性。
5. 预期成果本项目的预期成果包括：（1）设计并实现一个完整的嵌入式8位多通道模数转换器；（2）实现多路信号的并行采集、数字信号的转化和数字信号的处理；（3）在多种信号采集场合下，对设计的多通道ADC进行测试、验证和性能优化。
基于VHDL语言的设计8位CISC微处理器实例
基于VHDL语言的设计8位CISC微处理器实例
戴迎珺
【期刊名称】《浙江万里学院学报》
【年(卷),期】2008(021)002
【摘要】以8位的ClSC微控制器为例,说明采用硬件描述语言(HDL)进行数字系统设计的方法.首先采用典型的模块化设计的思想把整个系统分解成数据处理通道和控制通道.数据处理通道主要负责数据处理等,包含所有内部寄存器、算术逻辑单元(ALU)、程序及堆栈指针等.控制通道主要负责系统的控制,其主要的核心部件为一个状态机.状态机根据指令的内容执行不同的控制操作,数据通道在控制通道控制下完成指令的操作内容.采用数据处理和控制独立设计的优点是可以根据他们各自的特点进行相应的设计.文中设计的微处理器可单独使用也可做嵌入式系统.
【总页数】6页(P26-31)
【作者】戴迎珺
【作者单位】浙江万里学院,宁波,315100
【正文语种】中文
【中图分类】TP33
【相关文献】
1.基于VHDL语言的嵌入式微处理器的设计 [J], 冀红举;张孟超
2.面向教学的16位CISC微处理器的设计 [J], 于洋;肖铁军;丁伟
3.8位CISC微处理器的设计与实现 [J], 田红丽;闫会强;耿恒山;刘肃
4.VHDL语言设计可综合的微处理器内核 [J], 张楷;汤志忠
5.基于VHDL语言的CISC-CPU系统设计 [J], 王艳萍;吴兵
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
韶关学院课程设计说明书（论文）课程设计题目：嵌入式的8位CISC模型机设计学生姓名：学号：院系：计算机科学学院专业班级：指导教师姓名及职称：起止时间：2011 年10 月——2011 年11 月课程设计评分：目录一、实验目的二、设计题目及要求三、设计方案：1.模型机的总体设计2. 微程序控制器的组成原理框图3. 模型机机器指令格式和指令系统4. 时序产生器的设计原理及时序波形图5. 微程序流程图6. 微程序控制器单元7. 汇编语言源程序8. 机器语言的源程序四、设计的过程与步骤五.模型机系统顶层电路图六．模型机的时序仿真波形图七．设计总结八．参考文献韶关学院课程设计任务书学生姓名专业班级09科学与技术2班学号指导教师姓名及职称设计地点信息418设计题目嵌入式的8位CISC本课程设计课题任务的内容和要求：设计一台嵌入式的8位CISC模型计算机，并运行能完成一定功能的机器语言程序进行验证，程序功能可以是以下两个之一：✧求出1到任意一个整数N之间的所有奇数之和并输出显示，和为单字长。
说明：N从开关输入，和从数码管输出，然后输出显示停止。
对本课程设计工作任务及工作量的要求：课程设计完成工作任务内容如下：（1）完成系统的总体设计，画出模型机数据通路框图。
（2）设计微程序控制器（CISC模型计算机）的逻辑结构图。
（3）设计机器指令格式和指令系统。
（4）设计时序产生器电路。
（5）设计所有机器指令的微程序流程图（CISC模型计算机）（6）设计操作控制单元。
●设计的是CISC模型计算机，设计微指令格式（建议采用全水平型微指令），并根据微程序流程图和微指令格式设计微指令代码表。
根据微程序控制器的逻辑结构框图、微指令格式和微指令代码设计微程序控制器，包括地址转移逻辑电路、微地址寄存器、微命令寄存器和控制存储器。
（7）设计模型机的所有单元电路，并用VHDL语言（也可使用GDF文件——图形描述文件）对模型机中的各个部件进行编程，并使之成为一个的整体，即形成顶层电路或顶层文件。
（8）由给出的题目和设计的指令系统编写相应汇编语言源程序（验证程序）。
（9）根据设计的指令格式，将汇编语言源程序手工转换成机器语言源程序，并将其设计到模型机的ROM中。
（10）使用EDA软件MAX+plusII进行功能仿真，要保证其结果满足题目的要求（其中要利用MAX+plusII提供的波形编辑器，选择合适的输入/输出信号及中间信号进行调试）。
（11）选用给定的FPGA芯片——EP1K30TQC144进行器件编程和时序仿真，并将顶层电路或顶层文件下载到专用的EDA实验平台——GW48 EDA教学实验系统后进行操作演示。
课程设计应完成的图纸：（1）顶层设计的电路原理图；（2）元件（模块）符号图；（3）仿真波形图。
进度安排：时间为18学时，分散在9周进行，每周2学时。
1、第1--4周：EDA技术基础知识教学讲座；2、第5—8周：MAX+PLUS基础实验，确定课程设计题目，进行资料收集和学习、设计方案确定、电路设计、程序设计与计算机仿真；3、第9周：编写课程设计实验报告。
主要参考文献：[1] ]陈智勇等编. 《计算机原理课程设计》. 西安电子科技大学. 2006年6月[2] 潘松黄继业编. 《EDA技术实用教程》（第二版）. 科学出版社 2005年2月[3] 罗克露等编. 《计算机组成原理》. 电子工业出版社 2004年8月[4] 江国强编. 《EDA技术习题与实验》. 电子工业出版社 2005年1月[5] 彭玄璋编《基于EDA技术的组成原理课程设计实验指导书》（自编教材） 2010年3月院系（或教研室）审核意见：审核人签名及系公章：年月日任务下达人（签字）年月日任务接受人（签字）年月日备注：1、本任务书由指导教师填写相关栏目，经系审核同意后，交学生根据要求完成设计任务。
2、本任务书须与学生的课程设计说明书（或论文）一并装订存档。
嵌入式的8位CISC模型机设计一、实验目的：1. 通过课程设计加深对计算机各功能部件的理解；掌握数据信息流和控制信息流的流动和实现过程，建立起整机概念；培养设计、开发和调试计算机的能力。
2. 提高使用EDA工具软件和可编程器件芯片的基本技能。
3. 培养科学研究的独立工作能力，取得工程设计与组装调试的实践和经验。
二、设计题目及要求：设计一台8位的CISC模型机，要求具有以下验证程序所要求的功能：求出1到任意一个整数N之间的所有奇数之和并输出显示，和单字节长。
说明：N从开关输入，和数码管输出，然后输出显示停止。
三、设计方案：1.模型机的总体设计模型机的总体设计的内容包括确定各种部件的设置以及它们之间的数据通路结构。
CISC模型机由CISC微处理器、地址寄存器AR、ROM和RAM存储器等组成。
微处理器由算术逻辑运算单元ALU、状态条件寄存器、累加器AC、数据暂存器DR、通用寄存器R0～R2、程序计数器PC、指令寄存器IR、操作控制器和时序产生器组成。
CISC模型机的操作控制器采用微程序控制器。
根据模型机功能要求，画出如图1所示模型机数据通路框图。
图1 模型机数据通路框图2. 微程序控制器的组成原理框图微程序控制器组成原理框图如图2所示。
它主要由控制器、微指令寄存器和地址转移逻辑电路三大部分组成，其中微指令寄存器分为微地址寄存器和微命令寄存器两部分。
图2 微程序控制器组成原理框图3. 模型机机器指令格式和指令系统CISC模型机的指令系统采用复杂的指令格式、多种指令字长度和多种寻址方式，但指令功能强大，单条指令的执行速度较慢。
为了完成题目所要求的功能，模型机的指令系统共设计了8条不同的功能指令。
指令字长度有单字长（1个字节）和双字长（2个字节）两种；寻址方式有三种，分别是寄存器寻址、直接寻址和立即寻址。
这8条指令是IN1（输入），MOV（将一个数送入寄存器），CMP（比较），JB（小于跳转），ADD（两数相加），INC（自增1），JMP（无条件跳转），OUT1（输出）。
下面分别介绍这些指令的格式：（1）、I/O指令输入（IN1）采用单字节指令，其格式如下：输入（OUT1）采用单字节指令，其格式如下：说明：RS 为源寄存器， RD为目的寄存器。
（2）、转移指令条件转移指令（JB）和无条件转移指令（JMP）采用双字节指令，其格式如下：“addr”中的值就是要转移的地址值。
（3）、比较指令和相加指令比较（CMP）指令和相加指令（ADD）采用单字节指令，其格式如下：（4）、MOV指令MOV指令采用双字节指令，其格式如下：说明：“data”为立即数。
（5）、自增指令自增1指令（INC）指令采用单字节指令，其格式如下：以下是对Rs和Rd的规定：模型机规定数据的表示采用定点整数补码表示，单字长为8位，其格式如下：模型机的指令系统中共有8条基本指令，表1列出每条指令的助记符号、指令格式和功能。
表1 8条机器指令的助记符号、指令格式和功能4. 时序产生器的设计原理及时序波形图CISC微处理器的时钟信号Q和清除信号CLR由外部输入，节拍脉冲信号Ti由时序产生器产生。
图4-14描述了节拍脉冲信号与外部时钟信号、清除信号的时序关系。
由图3可以看出，节拍脉冲信号T1、T2、T3、T4实际上是以Q为时钟输入信号的计数状态经过译码器译码后生成的，因此可写出节拍脉冲信号的逻辑表达式，并用VHDL语言实现之，然后将它创建为一个元件符号，供顶层电路调用。
图3 T1、T2、T3、T4与CLR、Q之间的时序关系图如果系统的时钟控制信号（即工作脉冲P）是在T1、T2、T3或T4的中间产生，且上升沿有效，则它产生方法是：先将Q取反，再和节拍脉冲信号Ti相“与”得到。
如图4所示。
图4 时钟控制信号的形成方法5. 微程序流程图根据模型机的数据通路图（图1）以及所有指令在CISC模型机中的操作过程，画出所有机器指令的微程序流程图，如图5所示。
图中每个框为一个CPU周期（包含T1～T4共4个节拍脉冲周期）对应于一条微指令。
框中上面的十六进制数表示的是当前微指令在控制存储器中的微地址；框中下面的十六进制数表示的是当前微指令的后续微坡地。
在编写微指令时，图中的菱形框从属于它上面的方框。
图5 CISC模型机中所有机器指令的微程序流程图6. 微程序控制器单元（1）、设计微指令格式和微指令代码表CISC模型机系统使用的微指令采用全水平型微指令，字长25位，其中微指令字段17位，P字段2位，后续微地址6位。
其格式如下：微指令格式中的后继微地址从左到右依次为：üA5、üA4、üA3、üA2、üA1、üA0；由微指令格式和微程序流程图编写的微指令代码表如表2所示。
表2 微指令代码表（2）、设计地址转移逻辑电路地址转移逻辑电路是根据微程序流程图5中的菱形部分及多个分支微地址，利用微地址寄存器的异步置“1”端，实现微地址的多路转移。
在图5中进行P(1)(高电平有效)测试时,根据指令的操作码I7～I4强制修改后继微地址的低4位，在P(2)（高电平有效）测试时，根据借位标志FC和零标志FZ进行两路分支，并且都在T4内形成后继微指令的微地址。
由于微地址寄存器中的触发器异步置“1”端低电平有效，与üA4～üA0对应的异步置“1”控制信号SE5～SE1的逻辑表达式为：（üA5的异步置“1”端SE6实际未使用）：7. 汇编语言源程序算法思想为：采用R0寄存器存放从开关输入的任意一个整数，R1存放准备参加累加运算的奇数，R2存放累加的和，用一个循环程序实现如下：功能IN1 R0 从开关输入任意一个整数n→R0MOV R1,1 将立即数1→R1（R1用于存放参与运算的奇数）MOV R2,0 将立即数0→R2 (R2用于存放累加和)L1:CMP R0,R1 将R0的整数n与R1的奇数进行比较,锁存CY和ZI JB L2 小于,则转到L2处执行ADD R1,R2 否则,累加求和,并将R1的内容加2,形成下一个奇数INC R1INC R1JMP L1 无条件跳转到L1处继续执行L2: OUT R2 输出累加和JMP L2 循环显示8. 机器语言的源程序根据设计的指令格式,将汇编语言源程序手工转换成机器语言源程序,并将其设计到模型机的ROM中去。
与汇编语言源程序对应的机器语言源程序如下:助记符地址（十六进制）机器代码功能IN1 R0 00 10000000 （SW）→R0MOV R1,1 01 10010001 1→R102 00000001MOV R2,0 03 10010010 0→R204 00000000L1:CMP R0,R1 05 10100001 （R0）-（R1），锁存CY和ZI JB L2 06 10110000 若小于，则L2→PC07 00001101ADD R1,R2 08 11000110 （R1）+（R2）→R2INC R1 09 11010001 （R1）+1→R1INC R1 0A 11010001 （R1）+1→R1JMP L1 0B 11100000 L1→PC0C 00000101L2: OUT R2 0D 11111000 （R2）→LED JMP L2 0E 11100000 L2→PC0F 00001101四、设计的过程与步骤1、设计各单元电路首先设计出模型机中所有的单元部件，可以使用VHDL语言文件（.vhd）或者电路图形描述文件(.gdf)对模型机中的各个部件进行设计，并使之成为可供系统调用的元件符号。