超大规模集成电路第四次作业2016秋_段成华
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1. Shown below are buffer-chain designs.
(1) Calculate the minimum delay of a chain of inverters for the overall
effective fan-out of 64/1.
Solution ：
由题可知：64=F 根据经验6.3=opt f 为最合适的值，所以6.364===N N F f ，
所以24.3=N ，但是级数必须为整数所以取3=N ，又因为1=γ，所以：
15)641(3,464303=+⨯===p p t t f ，所以时最合适4=f 。
(2) Using HSPICE and TSMC 0.18 um CMOS technology model with
1.8 V power supply, design a circuit simulation scheme to verify them
with their correspondent parameters of N, f, and t p .
Solution:
根据（1）中计算知道三级最合适，所以验证如下：
A ）、一级无负载测本征延时代码如下：
.title buffer-chain 1
.lib 'C:\synopsys\Hspice_D-2010.03-SP1\tsmc018\mm018.l' TT * set
0.18um library
.opt scale=0.1u * set lambda
.options post=2 list
.temp 27
.global vdd
Vdd vdd gnd 1.8
vin vin 0 0.9 pulse 0 1.8 25n 5p 5p 49.99n 100n $频率为10Mhz
Cl vout gnd 0f $Cg1=2.46fF，负载为CL=157.44fF
.subckt inv in out wn=3.5 wp=10 t=7.5
mn out in gnd gnd NCH l=2 w=wn ad='wn*t' pd='wn+2*t' as='wn*t' ps='wn+2*t'
mp out in vdd vdd PCH l=2 w=wp ad='wp*t' pd='wp+2*t' as='wp*t' ps='wp+2*t'
.ends
X1 vin vout inv wn=3.5 wp=10 t=7.5
.op
.tran 5p 5n
.meas tran voutmax max v(vout) from=5p to=5n
.meas tran voutmin min v(vout) from=5p to=5n
$一级
.meas tran tphl1
+trig v(vin)
+val=0.9
+rise=1
+targ v(vout)
+val='0.5*(voutmax-voutmin)+voutmin'
+fall=1
.meas tran tplh1
+trig v(vin)
+val=0.9
+fall=1
+targ v(vout)
+val='0.5*(voutmax-voutmin)+voutmin'
+rise=1
.end
1）一级无负载测得本征延时约为17ps；
2）带上64倍Cg1大小的负载测得延时为750.35ps，是本征延时的44倍
B）、三级带负载测延时代码如下：
.title buffer-chain 3
.lib 'C:\synopsys\Hspice_D-2010.03-SP1\tsmc018\mm018.l' TT * set 0.18um library
.opt scale=0.1u * set lambda
.options post=2 list
.temp 27
.global vdd
.param fan=4
Vdd vdd gnd 1.8
vin vin 0 0.9 pulse 0 1.8 25n 5p 5p 49.99n 100n
Cl vout gnd 0f $Cg1=2.46fF，负载为CL=157.44fF
.subckt inv in out wn=3.5 wp=10 t=7.5
mn out in gnd gnd NCH l=2 w=wn ad='wn*t' pd='wn+2*t' as='wn*t' ps='wn+2*t'
mp out in vdd vdd PCH l=2 w=wp ad='wp*t' pd='wp+2*t' as='wp*t' ps='wp+2*t'
.ends
X1 vin 2 inv wn=3.5 wp=10 t=7.5
X2 2 3 inv wn='fan*3.5' wp='fan*10' t=5
X3 3 vout inv wn='fan*fan*3.5' wp='fan*fan*10' t=5
.op
.tran 50p 500n
.meas tran voutmax max v(vout) from=50p to=500n
.meas tran voutmin min v(vout) from=50p to=500n
$三级