五人表决器
三人表决器、五人表决器的实验报告
三人表决器、五人表决器的实验报告
一 实验目的
1.熟悉Quartus II 软件的基本操作
2.学习使用Verilog HDL 进行设计输入
3.逐步掌握软件输入、编译、仿真的过程 二 实验说明
三人表决器真值表：
输入信号
输出信号
B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
逻辑表达式：U=
b1
b2 voter u
本次实验是要设计一个三人表决器。
该电路应有两个数据输入端口b1,b2,b3，电路的输出端口为voter(u
三实验要求
1、完成三人表决器的Verilog HDL程序代码输入并进行仿真
2、采用结构描述方式和数据流描述方式
3、完成对设计电路的仿真验证
四、实验过程
（1）三人表决器：
程序代码
仿真结果
五人表决器：
程序代码
仿真结果
五、实验体会
通过三人表决器和五人表决器的设计，使我们更加熟悉Quartus 软件进行数字系统设计的步骤，以及运用Verilog HDL进行设计输入，并掌握三人表决器和五人表决器的逻辑功能和设计原理，逐步理解功能仿真和时序仿真波形。
三人表决器和五人表决器大体相似，并没有太大的区别。
5人表决器实验报告
课程设计课程设计名称： EDA课程设计专业班级：电子信息科学与技术学生姓名： *学号： *指导教师： *课程设计时间：2013-2-25～2013-3-8电子信息科学与技术专业课程设计任务书1 设计任务及要求（1）按所布置的题目要求，独立完成全过程；（2）分模块层次化设计；（3）功能模块的底层文件必须用VHDL语言设计，顶层文件可用VHDL语言设计，也可以用原理图设计；（4）对整个系统进行编译、综合、仿真和验证；（5）在CPLD/FPGA实验开发系统试验箱上进行硬件验证。
2设计原理及总体框图表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
本设计就是利用芯片ACEX1K系列的EP1K30TC144-3，拨挡开关模块和LED 模块来实现一个简单的五人表决器的功能。
拨挡开关模块中的键4～键8表示五个人，由5个人来投票，当同意的票数大于或者等于3人时，则认为同意；反之，当否决的票数大于或者等于3人时，则认为不同意。
实验中用5个拨挡开关来表示五个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED（D8）表示，若表决的结果为同意，则D8被点亮，；否则，如果表决的结果为反对，则D8不会被点亮。
同时用七段显示数码管来显示赞成的人数和反对的人数。
程序流程图3 程序设计VHDL程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY bjq ISPORT(input:IN STD_LOGIC_VECTOR(4 DOWNTO 0);y:OUT STD_LOGIC;y1,y2:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END;ARCHITECTURE one OF bjq ISSIGNAL q:STD_LOGIC;SIGNAL q1,q2:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINPROCESS(input)VARIABLE cnt:INTEGER RANGE 0 TO 5;BEGINcnt:=0;FOR i IN 4 DOWNTO 0 LOOPIF input(i)='1' THENcnt:=cnt+1;END IF;END LOOP;CASE cnt ISWHEN 0 => q<='0';q1<="0111111";q2<="1101101";WHEN 1 => q<='0';q1<="0000110";q2<="1100110";WHEN 2 => q<='0';q1<="1011011";q2<="1001111";WHEN 3 => q<='1';q1<="1001111";q2<="1011011";WHEN 4 => q<='1';q1<="1100110";q2<="0000110";WHEN 5 => q<='1';q1<="1101101";q2<="0111111";WHEN OTHERS => q<='Z';q1<="ZZZZZZZ";q2<="ZZZZZZZ";END CASE;y<=q;y1<=q1;y2<=q2;END PROCESS;END;4 编译及仿真程序的编译及仿真5 硬件调试与结果分析本设计就是利用芯片ACEX1K系列的EP1K30TC144-3，管脚分配如下：实验符号对应附录符号引脚号Input0PIO1327Input1PIO1226Input2PIO1123Input3PIO1022Input4PIO921y10PIO4087y11PIO4188y12PIO4289y13PIO4390y14PIO4491y15PIO4592y16PIO4695y PIO2339y20PIO3273y21PIO3378y22PIO3479y23PIO3580y24PIO3681y25PIO3782y26PIO3883底层文件的编译及仿真没有遇到错误，倒是顶层文件的设计，编译，方正遇到了一些错误，不过经过我的细心查找都得到了圆满的解答，最值得引起的注意就是引脚的锁定，要注意锁定引脚的顺序，输入的引脚锁定比较随意，数码管的引脚锁定容不得丁点儿错误，第一次我就误将引脚的顺序逆序锁定了，这样在硬件调试的时候数码管显示的数字就和输入不一样。
proteus五人表决器仿真
proteus五人表决器仿真以Proteus五人表决器仿真为标题，我们来探讨一下Proteus软件在五人表决器仿真中的应用。
Proteus是一款电子电路仿真软件，可以用于设计、仿真和验证电子电路。
在五人表决器中，Proteus的仿真功能可以帮助我们模拟五人的投票过程，以便更好地理解和分析表决器的工作原理。
在五人表决器中，每个人有两种选择，即支持或反对某个提案。
为了实现这个表决过程，我们可以使用Proteus的开关元件来代表每个人的选择。
开关元件有两个状态，可以表示支持或反对。
我们需要设计一个简单的电路来模拟五人的投票过程。
我们可以使用Proteus提供的开关元件和LED灯来完成这个电路设计。
开关元件用于输入每个人的选择，LED灯用于显示表决结果。
接下来，我们需要设置逻辑门来处理五个人的选择。
逻辑门可以根据输入的开关状态来计算表决结果。
在这个例子中，我们可以使用AND门和OR门来实现。
AND门用于计算支持的人数，OR门用于计算反对的人数。
在Proteus中，我们可以选择不同的逻辑门来实现五人表决器。
例如，我们可以使用74LS08芯片作为AND门，使用74LS32芯片作为OR门。
这些芯片在Proteus库中都有提供，我们只需要把它们拖放到电路面板上即可。
完成电路设计后，我们可以对其进行仿真。
在Proteus中，我们可以设置开关元件的状态，并观察LED灯的亮灭情况来判断表决结果。
通过反复调整开关元件的状态，我们可以模拟不同的投票情况，从而得出不同的表决结果。
通过Proteus的仿真功能，我们可以快速、准确地模拟五人表决器的工作过程，从而更好地理解和分析其原理。
同时，Proteus还可以帮助我们分析不同投票结果对最终决策的影响，以及调整不同人的投票选择对表决结果的影响。
Proteus是一款功能强大的电子电路仿真软件，在五人表决器仿真中有着广泛的应用。
通过使用Proteus，我们可以方便地设计、仿真和验证五人表决器的工作原理，从而更好地理解和分析其运行机制。
五人表决器的设计说明
《数字与逻辑电路基础》课程设计——五人表决器的设计姓名：学号：2015学院：自动任课教师：目录................................................................... (2)引言 (3)摘要.............................................. 错误!未定义书签。
实验设计原理...................................... 错误!未定义书签。
实验步骤.......................................... 错误!未定义书签。
真值表 (4)卡诺图 (5)电路图 (7)Multisim仿真截图 (8)电路设计总结 (8)引言：现在火热的综艺节目都会请一些评委为参赛选手进行通过与否进行评判，最后给出通过与否的结果。
而评委进行表决时，都会有不同结果，此时，就需要一个多人表决器，而本次设计是为五人表决结果的输出，解决了对每一位评委结果的分析，直接给出最终通过与否的结果。
摘要：74HC153芯片是两个四选一数选器共用两个地址码，两个四选一输出端分别输出，两个使能端分别控制，且为低电平有效。
由于只有两个地址输入端，则需要构造第三个地址输入端，两四选一数选器分区工作。
实验设计原理分析：先用扩展法将74HC153设计构成三输入八选一数据选择器，再利用降维法实现五变量到三变量，最后加上适当的基础门电路即可实现五人多路表决器。
最后用Multisim进行仿真实验。
实验步骤如下：一.列出5人表决结果真值表。
二．由真值表画出卡诺图。
(E=0)（E=1）三．用降维图法，令x=E后降为四维变量A,B,C,D并且画出卡诺图如下。
四．令x=D降维写成3维卡诺图如下。
五．由上面的卡诺图结果取相应的原件：1.与门，或门，一个74HC153双四选一数据选择器，探针一个，五开关合一的S1（从上至下一次代表E D C B A），高低电平。
课程设计试验报告 5人表决器
武汉纺织大学《数字逻辑》课程设计报告题目：5人表决器院系：数学与计算机学院专业班级：计科094学号：0904681223学生姓名：李勤指导教师：朱勇2011年 6 月2 日一、引言设计一个五人表决器，掌握异步清零以及锁存器的工作机制，掌握QuartusII软件的使用方法以及GW48型SOPC开发平台中的输入输出模式配置方法。
二、系统介绍：主要仪器是PC机、DICE-EH2000 EDA实验开发系统，用到的器件是ACEX1K系列EP1K30TC144-3的芯片。
三、设计任务及设计原理：v_in：表决信号输入端，高电平为赞成，低电平为反对；lock：判决锁存信号，上升沿表决结束，锁存表决输入信号，并计算输出表决信息；clr：清零信号，高电平有效，进入新的一次表决过程；v_over：表决结束信号，高电平有效，清零信号有效后，此信号为低电平。
num_agr：BCD码输出显示表决结果中赞成的人数；num_opp：BCD码输出显示表决结果中反对的人数；v_out：对应显示每个表决信号的状态；led_agr：判决结果为赞成时有效；led_opp：判决结果为反对时有效首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。
在硬件实现中：1.用实验平台的拨动开关实现5人表决的输入信号(v_in)：注：要求使用最右面5个开关。
2. 用实验平台的按键实现清零(clr)和锁存(lock)信号：注：采用模式4的输入方式，要求使用键7实现清零(clr)、键6实现锁存(lock)。
(模式4的I/O设置见附录)3. 用实验平台的数码管实现赞成和反对人数的显示：注：要求使用数码管6显示赞成票数、数码管5显示反对票数。
4. 用实验平台的LED发光阵列实现表决结果和每人的表决信号：注：要求LED1显示判决赞成(led_agr)信号，LED8显示判决反对(led_opp)信号。
LED4、LED5、LED6同时显示判决结束信号。
EDA-实验报告
实验一五人表决器设计一、实验目的1 加深对电路理论概念的理解3 加深计算机辅助分析及设计的概念4 了解及初步掌握对电路进行计算机辅助分析的过程二、实验要求制作一个五人表决器，共五个输入信号，一个输出信号。
若输入信号高电平数目多于低电平数目，则输出为高，否则为低。
三、实验原理根据设计要求可知，输入信号共有2^5=32种可能，然而输出为高则有15种可能。
对于本设计，只需一个模块就能完成任务，并采用列写真值表是最简单易懂的方法。
四、计算机辅助设计设A,B,C,D,E引脚为输入引脚，F为输出引脚。
则原理图如1所示图1.1 五人表决器原理图实验程序清单如下：MODULE VOTEA,B,C,D,E PIN;F PIN ISTYPE 'COM';TRUTH_TABLE([A,B,C,D,E]->[F])[0,0,1,1,1]->[1];[0,1,1,1,0]->[1];[0,1,0,1,1]->[1];[0,1,1,0,1]->[1];[1,0,1,1,1]->[1];[1,1,0,1,1]->[1];[1,1,1,0,1]->[1];[1,1,1,1,0]->[1];[1,1,1,0,0]->[1];[1,1,0,1,0]->[1];[1,1,1,1,1]->[1];[1,1,0,0,1]->[1];[1,0,0,1,1]->[1];[1,0,1,0,1]->[1];[1,0,1,1,0]->[1];END五、实验测试与仿真根据题目要求，可设输入分别为：0，0，0，0，0；1，1，1，1，1；1，0，1，0，0；0，1，0，1，1。
其测试程序如下所示：MODULE fivevoteA,B,C,D,E,F PIN;X=.X.;TEST_VECTORS([A,B,C,D,E]->[F])[0,0,0,0,0]->[X];[1,1,1,1,1]->[X];[1,0,1,0,0]->[X];[0,1,0,1,1]->[X];END测试仿真结果如图1.2所示：图1.2 五人表决器设计仿真图可知，设计基本符合题目要求。
五人人表决器数字电路
Guangxi University of Science andTechnology数字电子技术基础课程设计课程名称：数字电子技术课题名称： 5人表决器姓名：庞兴文学号： 201200402009院系：计算机学院通信工程专业专业班级：通信121指导教师：张雅兰完成日期： 2014年7月10日目录一．设计任务 (3)二．设计要求 (3)三．设计目的 (3)四．设计思路 (4)五．设计过程 (4)六．设计体会 (10)一、设计任务①设计一个五人表决器。
②通过灯亮来代表表决是否通过二、设计要求①学习使用八选一数据选择器芯片74LS151进行控制。
②当有三个或三个以上的人同意则通过，少于三个同意则被否决。
③用红灯表示五人中亮灯的情况，用绿灯亮表示通过。
三、设计目的本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。
培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养技能、追求创新、走向实用用已学过的知识和对数字电子技术的基本理论，基本概念，基本方法和单元电路，逻辑部件的深入认识，而拓宽思路，扩大视野，进一步巩固，扩充所学知识，提高分析问题和解决问题的能力。
（1）熟悉集成电路的引脚及安排。
（2）掌握各芯片的逻辑功能及控制方法。
（3）学习multisim11.0仿真。
（4）学习Altium designer软件四、设计思路（1）设计表决工作电路（2）设计不同开关控制数据选择器（3）设计输出显示电路五、设计过程5.1、方案论证图5.1 五人表决器的结构框图1. 当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。
评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。
2. 对逻辑电位进行数据选择。
3. 对选择后芯片的输出进行显示。
5.2、系统原理五人表决器，只要赞成人数大于或等于三，则表决通过。
proteus五人表决器仿真
Proteus五人表决器仿真1. 简介在现代社会中，民主决策和多数决策已成为一种常见的决策方式。
为了更方便和高效地进行集体决策，设计和开发一种能够模拟多人表决过程的仿真器是非常重要的。
Proteus五人表决器仿真正是为了满足这一需求而开发的一款软件。
2. Proteus五人表决器的原理Proteus五人表决器仿真基于五人表决的原理进行工作。
五人表决是一种常见的决策方式，即在一个团队或组织中，每个成员被赋予一个平等的表决权，根据多数的意见来做出最终的决策。
Proteus五人表决器仿真通过模拟五个虚拟成员的参与和表决过程来实现多人表决。
每位虚拟成员都会被赋予一个随机生成的身份和意见，他们会按照一定的规则进行表决。
通过模拟多次表决和统计每次表决的结果，Proteus五人表决器能够帮助用户更好地理解多人表决的过程和结果。
3. Proteus五人表决器的功能Proteus五人表决器仿真具有以下功能：3.1 设置虚拟成员用户可以根据需要设置虚拟成员的数量和身份。
Proteus五人表决器可以支持更多或更少的虚拟成员，让用户能够更好地模拟实际情况。
3.2 设定表决规则在进行仿真之前，用户可以设定表决规则，例如是否允许弃权、是否允许平局等。
这些规则将影响到最终的决策结果。
3.3 进行多次表决Proteus五人表决器可以进行多次表决，并记录每次表决的结果和统计信息。
用户可以根据需要设置表决次数，这有助于对多人表决过程和结果的分析和理解。
3.4 查看汇总统计Proteus五人表决器可以生成汇总统计信息，包括每位虚拟成员的表决情况和整体的表决结果。
用户可以根据这些统计信息来评估多人表决的效果和影响。
4. Proteus五人表决器的应用场景Proteus五人表决器仿真可以广泛应用于各种集体决策场景，例如：4.1 公司董事会决策在公司董事会会议中，通常需要对某些决策进行表决。
Proteus五人表决器可以帮助董事会成员更好地理解每个决策的支持程度和反对程度，从而做出更明智的决策。
五人表决器的设计
数字电路课程设计报告书课题名称 五人表决器的设计姓 名 学 号院、系、部 物理与电信工程系 专 业 电子信息工程指导教师2008年 07 月06日※※※※※※※※※ ※※ ※※ ※※2006级学生数字电路 课程设计五人表决器的设计1 设计目的（1）熟悉集成电路的引脚安排。
（2）掌握各芯片的逻辑功能及使用方法。
（3）了解面包板结构及其接线方法。
（4）了解五人表决器的组成及工作原理。
（5）熟悉五人表决器的设计与制作。
（6）熟悉 EWB 软件的运用，用该软件仿真结果。
2 设计思路（1）设计表决器工作电路。
（2）设计输入电路。
（3）设计清零电路。
（4）设计输出显示电路。
3 设计过程3.1方案论证数字表决器总体方框图如图1所示。
图1 五人表决器框图1．表决时，评委根据自己意愿投票，选择按键，即输入逻辑电位。
2．对逻辑电位进行译码。
3．对译码后芯片的输出再进行逻辑运算。
4．将运算结果通过指示灯输出，显示表决结果。
3.2电路设计五人表决器电路如图2所示。
图2 工作原理接线图该电路完成三个功能：一是通过清零端由主持人控制电路工作状态，明确表决器是否在工作；二是通过输入电路输入各评委的投票结果；三是通过输出电路输出并显示投票结果。
工作过程：由主持人控制的开关S打到低电平时，通过与门，输出全部为低电平，则所有灯泡都熄灭，不显示任何投票结果，表决器处于不工作状态。
当主持人宣布投票开始后，各评委开始投票。
根据电路输入端可知，输入为高电平有效，若评委同意该选手晋级，则调拨开关，使之打到高电平，输入就为高电平；若评委不同意该选手晋级，则调拨开关，使之打到低电平，输入就为低电平。
而该表决器工作电路是通过用74HC139 2-4线译码器与74HC138 3-8线译码器发生其功能的，输入各评委的投票结果，使之成为有效二进制数，再通过芯片作用输出，且输出为低电平有效。
但是灯泡是在高电平时才亮，故输出端用与非门输出，使之输出最终为高电平，使灯泡能亮，显示投票结果。
数电课程设计_五人表决器设计
数电部分五人表决器设计一、设计任务与要求1•设计一个五人表决器，通过红绿两种不同颜色的灯来代表表决是否通过，并用数码管显示出同意的人数。
2•使用74HC138译码器芯片进行控制，按照少数服从多数的原则，多数人同意则通过，少数人同意则被否决。
用绿灯亮表通过，红灯亮表示否决。
3•学会根据已学知识设计具有某一特定功能的电路，学会基本电路的组装与调试。
二、方案设计与论证当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。
评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。
对逻辑电位进行译码，对译码后芯片的输出进行显示。
对于五人表决器，首先设五人分别为ABC D E，设丫为表决的结果。
其中有三人或三人以上同意（同意用“ 1”表示，不同意用“ 0”表示）则绿灯亮（绿灯用“ 1”表示），红灯亮（红灯用“ 0”表示）。
五人表决器真值表如果绿灯亮了，则表示表决通过，若红灯亮了，表示不通过。
三、单元电路设计与参数计算芯片74HC138是典型的集成译码器。
它是3线-8线译码器，该译码器有3位二进制输入A B C,它们共有8种状态的组合，即可译出八个输出信号，输出为低电平有效此外，还设置了3个使能端G1G2A G2B为电路的扩展提供了方便。
74HC138集成译码器功能表输入输出G G>A 非G B非C B AY0非Y i非Y2非Y3非Y4非丫 5非Y,非丫7非* H * * * * H H H H H H H H * * H * * * H H H H H H H H L * * * * * H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L15141312^97 0 12 3 4 5 6 7 YYYYYYYY 7 ABC G7—74HC138外围引脚分布图芯片74HC139是双2线-4线译码器，它的输出也是低电平有效，符号匡内部的输 入、输出变量表示其内部的逻辑关系。
五人表决器
五人表决器引言在许多决策过程中，需要有一个有效的方式来进行投票和表决。
五人表决器是一个简单、直接的方式，可以帮助团队或委员会在决策过程中达成一致。
本文将介绍五人表决器的原理、使用方法以及优缺点。
原理五人表决器基于简单多数原则进行决策。
所谓简单多数就是指当投票结果中超过半数的人支持某个选项时，该选项被采纳。
具体而言，对于五人表决器来说，当有五个人同时进行表决时，如果有三个或以上的人支持某个选项，则该选项被视为胜出。
使用方法在使用五人表决器时，需要以下步骤：1.确定表决的议题或选项：首先需要明确需要做出决策的议题或选项。
2.组织五人团队：确定五个参与表决的成员，并向他们介绍表决器的原理和使用方法。
3.进行投票：组织好五人团队后，进行投票。
每个团队成员可以在选项上做出选择，支持或反对。
4.计票：将所有成员的选票进行计票，统计各个选项的得票数。
5.判断结果：根据得票数判断是否有选项获得简单多数的支持，并确定最终的结果。
6.宣布结果：将最终结果向所有团队成员宣布，并确保每个成员都了解和接受该决策结果。
优点使用五人表决器有以下几个优点：•简单直接：五人表决器的原理简单明了，易于理解和使用。
•高效快捷：由于只需要进行简单的数数和判断，整个表决过程可以在较短时间内完成。
•公平公正：五人表决器确保了每个成员的投票权利，每个成员的意见都能得到平等对待。
•反映多数意愿：五人表决器采用简单多数原则，能够反映多数人的意愿，避免了个别意见对整个决策结果产生过大影响的问题。
缺点然而，五人表决器也存在一些潜在的缺点：•忽略少数意见：五人表决器主要考虑多数意见，容易忽略少数人的意见和需求。
•不考虑权重差异：五人表决器假设每个人的权重和决策能力是相等的，忽略了不同人的专业能力和经验对决策的影响。
•无法解决平局：当投票结果出现平局时，五人表决器无法很好地处理该情况，可能需要采取其他方式来解决。
结论五人表决器是一个简单、直接的投票和表决方式，适用于小团队或委员会在做出决策时使用。
EDA五人表决器
实验七：五人表决器的设计实验姓名：学号：同组成员：一．实验目的：熟悉QII软件使用；练习数字电路的完整设计过程。
二．实验要求：五人表决器，即五人参与表决，超过半数投赞成票(三人或三人以上按1)，表决通过是；否则不通过。
三．实验步骤：简要记录实验步骤即可。
1、列出真值表2、创建新设计项目3、创建HDL源文件4、仿真5、管脚锁定6、下载7、电路功能验证四．实验结果：1. 写出设计过程（真值表、简化结果）2. 实验结果（包括RTL电路图和波形仿真结果）3. 程序代码5人表决器真值表library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity biao isport(a:in std_logic_vector(4 downto 0);Q: out std_logic);end biao;architecture arch of biao isbeginprocess(a)begincase a iswhen "00000"=> Q <= '0';when "00001"=> Q <= '0';when "00010"=> Q <= '0'; when "00011"=> Q <= '0'; when "00100"=> Q <= '0'; when "00101"=> Q <= '0'; when "00110"=> Q <= '0'; when "00111"=> Q <= '1'; when "01000"=> Q <= '0'; when "01001"=> Q <= '0'; when "01010"=> Q <= '0'; when "01011"=> Q <= '1'; when "01100"=> Q <= '0'; when "01101"=> Q <= '1'; when "01110"=> Q <= '1'; when "01111"=> Q <= '1'; when "10000"=> Q <= '0'; when "10001"=> Q <= '0'; when "10010"=> Q <= '0'; when "10011"=> Q <= '1'; when "10100"=> Q <= '0'; when "10101"=> Q <= '1';when "10110"=> Q <= '1';when "10111"=> Q <= '1';when "11000"=> Q <= '0';when "11001"=> Q <= '1';when "11010"=> Q <= '1';when "11011"=> Q <= '1';when "11100"=> Q <= '1';when "11101"=> Q <= '1';when "11110"=> Q <= '1';when "11111"=> Q <= '1';end case;end process;end arch;五、实验心得记录实验过程中碰到的问题，最终的解决办法；或者是本次实验给你带来的收获；或者是对实验课程的意见和建议。
单片机课程设计报告(五人表决器)
目录一、方案设计 (2)二、硬件电路设计 (2)三、软件设计说明 (6)四、程序清单 (7)五、制作调试说明 (12)六、操作使用说明 (13)七、总结 (13)单片机课程设计一、方案设计1、设计题目：5人表决器2、设计要求：1）、可供5—7个人进行表决，每个人有一个“同意”和一个“反对”按键，故一个人需要两个按键，表决时两个键先按下的一个有效，同时按下则表示无效，每次表决每个按键只能是第一次按下的有效，多按无效，用单片机设计表决器是硬件电路与软件设计相结合的一种设计，因此在硬件电路只能实现按键的按下与释放，不能智能的实现检测按键被按下几次，则可用软件设计来实现其功能。
2）会议主持人可利用按键控制表决的开始与结束，点亮黄灯用于显示表决开始，熄灭黄灯表示结束，并将表决结果用红灯与绿灯显示。
当不相等时，“同意”多于“反对”点亮绿灯，“同意”少于“反对”点亮红灯。
3）在实现上述功能的基础上增加“同意”数和“反对”数的显示。
二、硬件电路设计1、硬件设计思路：此次设计的题目是5人表决器，分析得设计的硬件电路选用P1口与P2口作为同意与反对按键的输入端。
又表决的开始与结束是由主持人来控制的，因此需要两个按键来表示表决的开始与结束，因此可采用外部中断0与外部中断1来控制表决的开始于结束。
故设计总共需要按键12个。
设计要求中需要四盏灯，分变为一个黄灯，一个绿灯和二个红灯，三盏灯用于输出显示，因此也可以征用单片机的I/O口，由于P1口与P2口作为同意与反对按键的输入端且P0口当做输出端口时可以不用接上拉电阻，因此可将三个显示灯接在P0口用于显示表决的结果。
还有一盏红灯用来做电源指示灯。
2、元器件参数确定：设计要求中需要三盏灯(黄灯，绿灯和红灯)用于输出显示，选用P0口的3个端口与显示灯相连接用于输出，由于输出端口输出的高电平一般为5V，而发光二极管允许的最大电流为5mA，因此需要用到限流电阻，发光二极管可降2V的电压，则限流电阻上的压降为3V,那么限流电阻的最小阻值为R=3V/5mA=600欧姆，由于输出的高电平不是5V，故用510欧姆的限流电阻。
五人多数表决器
广西大学行健文理学院 FPGA课程设计题目：五人多数表决器学部：电气信息学部专业：电子科学与技术班级：2012级1班学号：**********学生姓名：***指导老师：***二〇一五年一月摘要在电子设计与制造技术的发展中，核心就是电子设计自动化（EDA，Electronic Design Automation）技术。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
本次设计实验就是基于EDA技术和EP1C6Q240C8芯片(FPGA)，及其外围电路，实现了五人多数表决器的设计。
设计模块主要包括：控制单元、计数单元、显示单元。
从而实现了用人数多于或等于3来判决是否通过，从而达到设计要求。
关键词：EDA、VHDL、显示单元、控制单元目录设计要求 (1)前言 (1)1方案论证 (1)1.1方案一 (1)1.2方案二 (2)1.3方案对比与选择 (3)2基本功能模块设计与说明 (3)2.1十秒倒计时模块说明 (3)2.2数码管机二极管显示模块说明 (3)2.3电路原理图 (4)3 软件设计 (4)4 管脚说明 (5)5仿真现象 (6)6实验结论 (9)7实验总结 (10)致谢 (11)参考文献 (12)附录 (13)五人多数表决器设计要求1五人多数表决逻辑：多数通过；2 在主持人控制下，10秒内表决有效；3采用数码管显示表决10秒倒计时；4表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式：通过，不通过；5 设主持人控制键，复位键：控制键：启动表决；复位键：系统复位。
前言本课程设计是一个基于EDA技术的五人多数表决器，通过时间的限制，主持人的控制，共同决定通过与不通过。
单片机实习五人多数表决器
51单片机课程设计学院：电子与信息工程学院班级：测控09-2姓名：xxx学号：xxx指导教师：程万胜五人多数表决器一、设计的要求及目的本课程设计是一个基于单片机系统实验箱，以STC10F04单片机为核心控制元件的五人多数表决器，通过时间的限制结合数码管、、发光二极管等器件构成一个简易的五人表决器。
利用了单片机的延时电路、按键复位电路、时钟电路、定时中断等电路，当时间超过规定，以后的投票都视为无效。
从而实现表决功能。
具体要求如下：1. 五人多数表决逻辑：多数通过；2. 在主持人控制下，10秒内表决有效；3. 采用数码管显示表决10秒倒计时；4. 表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式： 亮--通过，不亮--不通过；5. 系统设置复位按钮，按动后，重新开始表决。
二、电路组成及各部分选定方案（1）软件设计流程图大于小于开始 系统初始化 开始按键的检测 循环检测表决同意按键 等待中断 中断程序 调用延时程序 判断选择人数是否大于3 灯亮 灯不亮亮 中断返回结束（2）电路原理图三.电路工作原理简述及器件说明五个人分别控制一个按钮，同意者按下按钮，判断同意人数是否大于或等于三人。
如满足以上要求，显示灯亮；反之，不亮。
（1）STC芯片介绍STC10F04单片机的定时器0 /定时器1/串行口与传统8051兼容，增加了独特波特率发生器，省去了定时器2。
传统8051的1111条指令执行速度全面提速，最快的指令快24倍，最慢的指令快3倍。
1.增强型8051 CPU，1T，单时钟，机器周期，指令代码完全兼容传统80512.工作电压：5.5V~3.8/3.3V3.工作频率范围：0~35MHz,相当于普通8051的0~420MHz4.应用程序空间: 4K字节5.RAM：256字节6.通用I /O（40/36个），复位后为：准双向口/弱上拉（普通8051传统I/O）可设置成四种模式：7.准双向口/弱上拉,推挽/强上拉,仅为输入/高阻，开漏每个I/O口驱动能力均可达到20mA，但整个芯片最大不要超过100mA8.ISP(在系统可编程)/IAP（在应用可编程），无需专用编辑器，无需专用仿真器，可通过串口（RXD/P3.0,TXD/P3.1）直接下载用户程序，数秒即可完成一片9.看门狗10.内部集成MAX810专用复位电路（晶体频率在 24MHz以下时，要选择高的复位门槛电压，如4.1V以下复位，晶体频率在12MHz以下时，可选择低的复位门槛电压，如3.7V以下复位，复位脚接1K电阻到地）11.内置一个对内部Vcc进行掉电检测的掉电检测电路，可设置为中断或复位，5V单片机掉电检测门槛电压为4.1/3.7V附近12.时钟源：外部高精度晶体/时钟，内部R/C振荡器,用户在下载程序时，可选择是使用内部R/C振荡器还是外部晶体/时钟.常温下内部R/C振荡器频率为：4MHz~8MHz.精度要求不高时，可选择使用内部时钟，但因为有制造误差和温漂，以实际测试为准13.2个16位定时器（与传统8051兼容的定时器 /计数器，16位定时器T0和T1）14.3个时钟输出口，可由T0的溢出在P3.0/T0输出时钟，可由T1的溢出在P3.5/T1输出时钟外部中断I/O口有5路，支持传统的下降沿中断或低电平触发中断。
五人表决器的设计
《数字与逻辑电路基础》课程设计--- 五人表决器的设计姓名：学号：2015学院：且动任课教师：冯录 (2)引言 (3)摘要...................................... 错.. 误! 未定义书签。
实验设计原理............................. 错. 误! 未定义书签。
实验步骤.................................. 错.. 误! 未定义书签。
真值表.................................................. 4 .卡诺图.................................................. 5 .电路图.................................................. 7 . Multisim 仿真截图 ........................................... 8... 电路设计总结.............................................. 8...引言：现在火热的综艺节目都会请一些评委为参赛选手进行通过与否进行评判，最后给出通过与否的结果。
而评委进行表决时，都会有不同结果，此时，就需要一个多人表决器，而本次设计是为五人表决结果的输出，解决了对每一位评委结果的分析，直接给出最终通过与否的结果。
摘要：74HC153芯片是两个四选一数选器共用两个地址码，两个四选一输出端分别输出，两个使能端分别控制，且为低电平有效。
由于只有两个地址输入端，则需要构造第三个地址输入端，两四选一数选器分区工作。
实验设计原理分析：先用扩展法将74HC153设计构成三输入八选一数据选择器，再利用降维法实现五变量到三变量，最后加上适当的基础门电路即可实现五人多路表决器。
最后用Multisim 进行仿真实验。
五人表决器
五人表决器简介五人表决器是一种常用的决策工具，通常用于团队或小组中进行投票和表决。
它基于多数原则，即获得多数的选项将被采纳。
本文将介绍五人表决器的工作原理、使用方法和适用场景。
工作原理五人表决器由五个人组成，每个人具有相同的权利和投票权。
在进行表决时，每个人可以选择支持或反对某个提议或决策。
最终，通过统计投票结果，根据多数原则决定是否采纳该提议或决策。
使用方法使用五人表决器可以按照以下步骤进行：1.定义提议或决策：明确要进行表决的提议或决策，并将其清晰地传达给所有参与者。
2.进行投票：每个参与者在适当的时间内投出自己的选票，支持或反对提议或决策。
可以使用纸质选票、电子投票系统或其他可行的方式进行投票。
3.统计投票结果：收集所有参与者的选票，并统计各选项的支持票数和反对票数。
4.决定结果：根据多数原则，确定得到多数支持的选项。
如果多数选项是支持，则采纳该提议或决策；如果多数选项是反对，则否定该提议或决策。
5.沟通结果：将最终结果告知所有参与者，并确保他们明确了采纳或否定该提议或决策的决定。
适用场景五人表决器适用于以下情况：1.团队决策：在团队中，当某个决策需要得到整体支持时，可以使用五人表决器进行投票和决策。
2.紧急事务：在紧急情况下，需要快速作出决策时，五人表决器可以提供一种快速且公正的决策机制。
3.争议解决：当团队成员对某个问题存在分歧时，可以通过五人表决器进行投票，以解决争议并达成共识。
4.项目决策：在项目管理中，需要作出关键决策时，五人表决器可以帮助团队快速做出决策并推进项目进展。
优势与注意事项使用五人表决器具有以下优势：1.公平公正：每个参与者都具有相同的权利和投票权，确保了决策的公平性和公正性。
2.快速决策：五人表决器能够在短时间内得出决策结果，适用于紧急和迫切的决策场景。
3.简单易行：五人表决器的使用方法简单明了，不需要复杂的流程和技术支持。
但需要注意以下事项：1.参与者选择：参与者的选择需要考虑其在决策中的影响力和代表性，以确保决策的合理性和有效性。
电子信息_五人表决器电路设计
五人表决器电路设计
一、实训任务
1.实现五人表决器逻辑：多数通过
2.使用verilog语言编辑实现逻辑功能
3.Vector Waveform File建立仿真波形文件
4.Word实训报告
二、实训要求
1、绘图必须规范、严谨，要求仿真成功。
2、不得相互拷贝和抄袭
三、实训内容
原理图
步骤图
程序
module fire_voter_ex(b1,b2,b3,b4,b5,u);
input b1,b2,b3,b4,b5;
output u;
wire[2:0] add_result;
assign add_result = b1+b2+b3+b4+b5;
assign u = (add_result >=3)? 1:0;
endmodule
四、结果分析
数据结果
当输入信号大于或等于3时，LED灯点亮，表决通过。
当输入信号小于3是，LED灯不点亮，表决不通过。
图表形式
仿真结果看附录（图1）
遇到的问题
在电脑按装驱动后，还是不能烧录到芯片
解决的方式
驱动需要安装在cpld/fpga软件文件内才能起作用
五、实训心得
该实验的关键是表决器通过的人数的限制，和对用Verilog语言编写程序的初步了解。
在解决表决器通过人数这一问题，我通过对加起来的人数的数量来实现表决是否通过。
通过项目对Verilog有了大概的了解，在设计中在要多些耐心与毅力
六、附件
图1
程序
图2。