MSI译码器逻辑功能测试
实验二 利用MSI设计组合逻辑电路实验报告
实验二利用 MSI 设计组合逻辑电路实验报告一、实验目的1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法 2. 掌握用 MSI 设计的组合逻辑电路的方法二、实验预习1.数据分配器 proteus 仿真图示波器上依次显示的是 F0 F1 F2 F3 F4 F5 F6 F7 的波形 真值表： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 FN = NotD C F0 0 NotD 1 1 0 1 1 1 0 1 1 1 0 1 1 1 N = (ABC)2 F1 1 NotD 1 1 1 1 1 1 F2 1 1 NotD 1 1 1 1 1 F3 1 1 1 NotD 1 1 1 1 F4 1 1 1 1 NotD 1 1 1 F5 1 1 1 1 1 NotD 1 1 F6 1 1 1 1 1 1 NotD 1 F7 1 1 1 1 1 1 1 NotD2.LU 逻辑单元 proteus 仿真图通过示波器观察 Q0 Q1 Q2 Q3 和 Y 的波形 真值表： S1 S1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S0 S0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y A A*B 0 A+B 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 1 1 0 1 1 1 0 1 1 0 1 1 0 01 10 1A 异或 B NotA3.AU 算术单元设计真值表如下： S 0 0 0 0 1 1 1 1A 0 0 1 1 0 0 1 1B 0 1 0 1 0 1 0 1输出 Y 0 1 1 0 0 1 1 0进/借位 Cn 0 0 0 1 0 1 0 0卡诺图化简如下：根据卡诺图化简所得， 在 Proteus 上进行仿真模拟① 利用卡诺图化简后只使用门电路实现：② 使用 74LS138 实现：③ 使用 74LS151 实现：4.ALU 算术逻辑单元S2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1S1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0S0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1Y 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0Cn10100000 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 01 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 真值表如上 S2、S1、S0 为 0 0 0 时 Y=AB S2、S1、S0 为 0 0 1 时 Y=A+B S2、S1、S0 为 0 1 0 时 Y=NotA S2、S1、S0 为 0 1 1 时 Y=NotB S2、S1、S0 为 1 0 0 时 Y=A⊕B S2、S1、S0 为 1 1 1 时 Y=0 当 S2、S1、S0 分别为 101 和 110 时，利用卡诺图化简如下： S2、S1、S0 为 101 时：S2、S1、S0 为 110 时：根据真值表和卡诺图，在 proteus 上进行仿真模拟如下：S2、S1、S0 的控制，通过此处的导线接法改变来控制三、实验原理中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能 而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数四、实验内容1.数据分配器：波形图如下： （从上到下依次为 clock、 C、B、A、F0、F1、F2、F3、F4、 F5、F6、F7 的波形)clock C B A F0 F1 F2 F3 F4 F5 F6 F7此时 A B C 为 0 0 0 F0 = 0 此时 A B C 为 0 0 1 F1 = 0 .。
译码器功能测试及应用体会
译码器功能测试及应用体会译码器是一种重要的电子设备，其功能是将输入的一组编码信号转换成相应的解码输出信号。
在各种电子设备中广泛应用，如计算机、通信设备、遥控器等。
我在实际使用中对译码器的功能进行了测试，并有一些应用体会。
首先，我测试了译码器的基本功能。
我使用了一个4位2进制码作为输入信号，并将其连接到译码器的输入端口。
经过译码器的处理，输出了对应的解码信号。
我验证了译码器能够正确地将输入信号转化为对应的输出，这表明译码器具有良好的解码功能。
测试结果符合我的预期，这也验证了译码器的基本功能是正常的。
其次，我还对译码器的灵活性进行了测试。
我使用了不同类型的输入信号，并观察译码器的输出是否能够正常解码。
结果显示，译码器能够适应不同类型的输入信号，并能够正确解码输出。
这说明译码器具有很高的灵活性，能够满足不同应用场景的需求。
在实际应用中，我发现译码器有很多用途。
首先，译码器可以用于电子设备的控制。
例如，我可以将一个译码器连接到遥控器的按钮上，每个按钮对应一个编码信号。
当我按下按钮时，译码器将解码输出信号发送给被控制的设备，实现遥控器的功能。
这种应用非常方便，可以实现远程控制各种设备。
另外，译码器还可以用于数据传输。
当我需要将一个二进制信号传输给其他设备时，可以使用译码器将其转化为对应的解码信号，然后通过通信线路传输给目标设备。
目标设备接收到信号后，再使用相同类型的译码器将解码后的信号转回原始的二进制信号。
这种应用在数据通信中非常常见，有助于提高数据传输的准确性和稳定性。
此外，译码器还可以用于信息显示。
如LED显示屏，可以使用译码器将输入的编码信号解码成不同的字符或图形，并通过LED灯显示出来。
这样可以实现信息的直观展示，例如在交通信号灯中，不同颜色的LED灯通过译码器解码，展示不同的信号，便于行人和驾驶员理解。
总结起来，译码器是一种功能强大、灵活性高的电子设备。
在测试中，它展现了良好的解码功能和适应不同输入信号的能力。
实验五MSI组合逻辑功能部件的应用与测试
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2
S1 S2 S3
（a）
（2） 74LS138的功能
16 15 14 13 12 11 10 9
VCC Y0 Y1 Y2 Y3
Y4 Y5 Y6
3线—8线译码器
A0 A1 A2 S2 S3 S1 Y7 GND 12345678
（b）
3. 74LS151数据选择器逻辑功能测试
将74LS151地址端、数据端、使能端接逻辑开关，输出端 接逻辑电平显示器，逐项测试74LS151的逻辑功能。
4. 用74LS151设计三变量表决电路，连接电路并验证结果。
（b）
7ห้องสมุดไป่ตู้LS20
图中，A0、A1、A2为地址输入端，S1、S2、S3为使能端。当
S1=1， S2+S3=0时，译码器工作。地址码所指定的输出端有 有用信号（0）输出，其它所有输出端均为无用信号（1）输 出。74LS138实际上是一个最大项产生器。即：
Y0=A2+A1+A0 Y2=A2+A1+A0 Y4=A2+A1+A0 Y6=A2+A1+A0
74LS151可用做多通道传输，数码比较以及实现组合逻辑 函数等。
三.实验内容
1. 74LS138译码器逻辑功能测试
将74LS138使能端及地址端分别接至逻辑电平开关输出口， 8个输出端依次连接到逻辑电平显示器输入口上，然后拨动开 关，逐项测试74LS138的逻辑功能。
2. 用74LS138和适当的逻辑门设计一个全加器，连接电路 并验证结果。
2. 74LS151的功能与应用 （1）74LS138的逻辑符号及引脚排列如图（a）、（b）
msi组合逻辑电路实验报告
msi组合逻辑电路实验报告MSI组合逻辑电路实验报告引言组合逻辑电路是现代电子技术中的重要组成部分，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
本次实验旨在通过搭建MSI （Medium Scale Integration）组合逻辑电路，探索其工作原理和应用。
实验背景MSI组合逻辑电路是一种将多个逻辑门集成在一起的电路，常见的MSI芯片有译码器、编码器、多路选择器等。
这些芯片在数字电路设计和计算机体系结构中扮演着重要的角色。
通过实验，我们将深入了解MSI组合逻辑电路的内部结构和功能。
实验目的1. 熟悉MSI组合逻辑电路的基本原理和工作方式；2. 学会使用逻辑门芯片搭建MSI组合逻辑电路；3. 掌握MSI组合逻辑电路在实际应用中的使用方法。
实验步骤1. 准备实验器材和材料：逻辑门芯片、电路板、导线等；2. 根据实验要求，选择适当的逻辑门芯片，并将其插入电路板上的对应位置；3. 按照电路图连接逻辑门芯片之间的输入和输出引脚；4. 检查电路连接是否正确，并确保没有短路或接触不良的情况；5. 接通电源，观察和记录电路的输出结果；6. 根据实验要求，对电路进行调试和优化，确保其正常工作。
实验结果与分析通过实验，我们成功搭建了MSI组合逻辑电路，并观察到了其在不同输入组合下产生的输出结果。
通过对实验数据的分析，我们可以得出以下结论：1. MSI组合逻辑电路具有灵活性和可扩展性。
通过简单的连接和配置，我们可以实现不同的逻辑功能，满足不同的应用需求。
2. MSI组合逻辑电路的性能受到逻辑门芯片的质量和参数的影响。
选择合适的逻辑门芯片对电路的性能和稳定性具有重要意义。
3. 调试和优化是搭建MSI组合逻辑电路的关键步骤。
在实验过程中，我们发现一些连接错误和电路故障，通过仔细检查和调整，最终使电路正常工作。
实验应用MSI组合逻辑电路在实际应用中具有广泛的应用场景，以下是一些常见的应用案例：1. 译码器：将输入的二进制信号转换为对应的输出信号，用于解码和控制信号的生成。
最新实验三-验证性实验—MSI译码器逻辑功能测试
实验三 验证性实验——MSI 译码器逻辑功能测试一．实验目的1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证3—8线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法；。
二．实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
l ．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。
其中A 2、A 1、A 0为地址输入端，￣Y 0~￣Y 7为译码输出端，S 1、¯S 2、¯S 3为使能端。
表3-1为74LSl38功能表。
当S 1=1，¯S 2+¯S 3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。
当S 1=0；¯S 2+¯S 3=×（注：“×”即不论是什么逻辑值的意思。
）；或S 1=×，¯S 2+¯S 3=1时，译码器被禁止，所有输出同时为l 。
表3-1图3-1 3—8线译码器74LS138逻辑图及引脚排列Y Y Y Y Y Y Y Y 01223(a)(b)74LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。
数电实验报告 实验二 利用MSI设计组合逻辑电路
实验二利用MSI设计组合逻辑电路【实验目的】1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能和使用方法2.掌握用MSI设计的组合逻辑电路方法【实验仪器】1.数字电路实验箱、数字万用表、示波器2.虚拟器件：74LS00、74LS197、74LS138、74LS151 74LS73 74LS86【实验设计与分析】1.数据分配器（1）由数据分配器真值表分析可知，当D=0时，全线路输出为1，而当D=1时，F0~F7输出与地址端ABC相关，二进制地址值代表的十进制数n刚好为D’，而其他位值为1,’= A’B’C’F即F= (A’B’C’)’同理F1= (A’B’C)’F3= (A’BC)’F4= (A B’C’)’F5= （AB’C)’F6= (ABC’)’F7= (ABC)’Y O = GsS2’S1’S’即Y 0’= (Gs’S2’S1’S’)’同理Y 1’= (Gs’S2’S1’S)’Y 3’= (Gs’S2’S1S)’Y 4’= (Gs’S2S1’S’)’Y 5’=（Gs’S2S1’S)’Y 6’= (Gs’S2S1S’)’Y 7’= (Gs’S2S1S)’显然当Gs=1时， Y’= F(3)对比（2）中不同Gs条件下译码器和数据分配器的真值表可以发现，当另Gs’与数据输入D信号一致，S2~S0作为地址段输入的A B C,两者真值表一致，即使译码器变成了数据分配器。
Gs输入端有3端，令G1为数据D输入，其他两端接低电平。
（4）电路设计(5)仿真波形2.LU(Logic Unit逻辑单元)设计（1）分析LU功能，得出如下真值表利用74LS151实现数据选择，那么无需计算逻辑表达式，无需卡诺图化简（2）16行真值化简为8行真值若用2组74LS151,可联合成16路输出，若只用1组74LS151,则需要把Y的值与其中一个输入变量联合起来12351X 0=X4=S1X6=X7=S1’故简化成了设计（3）根据（1）&（2）的真值表分析，可以发现有4组输入变量，1组输出变量，其中s1通过把数据输入端的值与S1关联而简化，故利用3组变量实现了16组输出结果。
实验三-验证性实验—MSI译码器逻辑功能测试
实验三 验证性实验——MSI 译码器逻辑功能测试一．实验目的1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证3—8线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法；。
二．实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
l ．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。
其中A 2、A 1、A 0为地址输入端，￣Y 0~￣Y 7为译码输出端，S 1、¯S 2、¯S 3为使能端。
表3-1为74LSl38功能表。
当S 1=1，¯S 2+¯S 3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。
当S 1=0；¯S 2+¯S 3=×（注：“×”即不论是什么逻辑值的意思。
）；或S 1=×，¯S 2+¯S3=1时，译码器被禁止，所有输出同时为l 。
表3-1图3-1 3—8线译码器74LS138逻辑图及引脚排列A 0 A 1 A 2 (a)(b)74LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。
实验三MSI组合功能器件的应用(一)
附录 2 预习报告与实验报告评价标准（总 100 分） 1.格式要求（25 分），指是否按照格式要求写作，是否有缺少某一项目，包括： （1）实验基本信息（10 分） 实验名称、实验目的、实验仪器设备、所需元器件 （2）具体内容（15 分） 实验原理、实验内容、仿真/硬件实验数据、仿真/硬件实验结论、实验注意事项 2.内容要求（65 分），指各部分内容是否按照要求填写，包括： （1）各项内容是否描述准确（15 分）
7
mi Di i 0
其引脚排列图如图 3-4 所示。
表 3-2 74HC151 功能表
输入
输出
E
S2S1S0
Y
1 ×××
0
0
000
D0
0
001
D1
0
010
D2
0
011
D3
0
100
D4
0
101
D5
0
110
D6
0
111
D7
16 15 14 13 12 11 10 9 VCC D4 D5 D6 D7 S0 S1 S2
A0，它们共有 8 种组合状态，即可译出 8 个输出信号Y 0 ~ Y 7 ，输出为低电平有效。其功能表如表 3-3 所示。
16 15 14 13 12 11 10 9
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
74HC138
A0 A1 A2 E1 E2 E3 Y7 GND
(a)
1 2 3 4 (b)5 6 7 8
表3374hc138功能表附录1实验报告要求1结构实验名称目的与要求实验原理包括实验电路的设计方法系统框图原理图测试方案等要求在实验前完成不要大量抄实验讲义上已有的内容
实验三 MSI组合功能件的应用
Y7 1 1 1 1 1 1 1 1 1 0
四、实验内容 基础实验：
1.用3线-8线译码器和与非门设计一个一位二进制全减器。 2.用4选1数据选择器和最少的与非门设计一个血型检测电路。 说明：输血时，输血者与受血者必须符合图1的规定，否则有生 命危险。 A A
输 B 血 者 AB O 受 血 AB 者 B O
选通 输入
ST 0时
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
2.译码器 译码输出
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 S1 S2 S3
译码输入
使能输入
74LS138功能表 输入 S 2 S 3 A2 1 0 0 0 0 0 0 0 0 0 1 0பைடு நூலகம்1 0 1 0 1
Di
设A2=Ai、A1=Bi、A0=Ci-1
Ci
&
&
则： Di Y1 Y2 Y4 Y7
Ci Y1 Y2 Y3 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138 A0 A1 A2 S1 S2 S3 Ci-1 Bi Ai 1 0 逻辑图 0
2.献血电路的设计
Y ab abd abc abcd
设A1=a、A0=b 比较对照： Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0 则： D0 1、D1 d、D2 c、D3 cd Y a b A1 A0 Y 1 74LS153 S 2 D0 D1 D2 D3
五、设计过程
1.一位二进制全减器的设计
Ai –被减数
实验三_利用MSI设计组合逻辑电路
实验三利用MSI设计组合逻辑电路姓名：学号：专业：一、实验目的：1．熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2．掌握用MSI设计的组合逻辑电路的方法。
二、实验仪器及器件：1．数字电路实验箱、数字万用表、示波器。
2．器件：74LS00X1,74LS197X1,74LS138X1,74LS151X1三、实验内容：实验1：用八选一数据选择器151设计一个函数发生器，它的功能表如图所示。
待静态测试检查电路正常工作后，进行动态测试。
将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1，S0，A，B，Y的波形.函数发生器功能表:表达式：W=AAAAADDAAA+ ADAAD ADAAAADAADAAADAAA++++++Y=实验过程中令则有D0 =0, D1=B, D2=B, D3=1, D4=B, D5=B, D6=1, D7=0;实验仿真电路图如下：模拟波形图CPBAS0S1Y实际电路接线:验输出Y的波形（上Y下CP）实验结果与仿真相近。
实验2数据分配器与数据选择器功能相反。
它是将一路信号送到地址选择信号指定的输出。
如输出为D，地址信号为A，B，C, 可将D 按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。
其真值表如表所示。
试用3线-8线译码器74LS138 实现该电路。
将74LS197连接成八进制作为电路的输入信号源，将QD，QC，QB 分别与A、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0——F7的波形。
电路仿真连接图：实验输出波形图：注：①F0~F7的波形均相同（但存在着相位差）②示波器没有接入CP是因为进行实验2时，发现CP信号影响了此时波形输出，导致波形失真，故只输出一个波形图。
总结与体会。
1.实验1中，由真值表化来的逻辑函数式必须化成最小项形式，确定好S0,S1,A,B 中哪三个为芯片输入端，输出Y则用剩下一个表示。
MSI设计的组合逻辑电路实验报告
实验报告利用MSI设计组合逻辑电路院系：数据科学与计算机学院移动信息工程专业姓名：黄*学号：********班级：1506日期：2016.10.20一、实验目的1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2.掌握用MSI设计的组合逻辑电路的方法。
二、实验器件1.器件：74LS197，74LS138，74LS151，各类与非门（74LS00，74LS20.IEC,NOT）2.辅助及观察工具：clock波形发生器，逻辑分析仪三，实验内容实验一实验要求：数据分配器与数据选择器功能相反。
它是将一路信号送到地址选择信号指定的输出。
如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。
其真值表如表（一）所示。
试用3线-8线译码器74LS138实现该电路。
将74LS197连接成八进制作为电路的输入信号源，将Q3Q2Q1分别与A、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0—F7的波形。
提示：将74LS138附加控制端G1作为数据输入端，即数据D可从G1输入，同时令==0，S2S1S0作为地址输入端，即可将G1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。
表（一）数据分配器真值表实验设计：（1）波形发生器（clock）只连接CLK2时，可产生三位二进制数（共八种）。
（2）理解了74LS138的使用，通过观察各位的变化速度可以得出Q1，Q2，Q3分别对应A，B，C。
理解E1，E2，E3分别对应原理图中的G1，G2A,G2B，分别连接高电位和低电位。
经过74LS138的变换Y0~Y7输出的为对应位的取反，真值表已给出。
实验一整体图：实验一波形图观察：实验二，LU(Logic Unit，逻辑单元)设计实验内容：用八选一数据选择器151设计一个函数发生器电路它的功能如表（二）所示。
实验二MSI译码器数选器和全加器及其应用
相加
和 高位进位
全加器真值表
输入
Ai Bi Ci 000 001 010 011 100 101 110 111
输出
Si Ci+1 00 10 00 11 00 11 01 11
全加器逻辑符号
（一）加法器旳功能与分类
功能：实现N位二进制数相加 按实现措施分类：串行进位加法器、超迈进位加法器
（函数发生器信号）接示波器旳一种引入端，输出信号（ 接 示波器旳另一种引入端。
五、试验报告要求
❖ 1、画出试验电路，画出波形图对比，并标上 相应旳地址码和输入输出端。
❖ 2、按试验要求列表，统计试验数据和真值 表，对试验成果进行分析。
❖ 3、对试验中发觉旳问题进行讨论。
六、试验预习要求 ❖集成触发器及其应用
返回
（1）串行进位加法器
低位全加器进位输出 高位全加器进位输入 如图：用全加器实现4位二进 制数相加。
（2）超迈进位加法器
进位位直接由加数、被加数和最低位进位位CI0形成。
加法器旳逻辑符号:
加数 被加数 低位进位
进位 和
芯片引脚图P309 返回
应用
N位加法运算、代码转换、减法器、十进制加法 例1. 试用四位加法器实现8421BCD码至余3BCD码旳转换。
四、试验任务
1、译码器74LS138逻辑功能测试； 2、数选器74LS151逻辑功能测试； 3、全加器74LS283逻辑功能测试； ； 4、利用全加器74LS283实现BCD码要学会自己找原因： ❖ 1、确认每根要使用旳线都没断； ❖ 2、此次试验旳每个芯片都要单独验证功能是否正常； ❖ 3、检验系统连接是否完全是按照了要求旳原理图 ❖ 校恰好示波器旳2个输入通道信号旳显示（原则信号） ❖ 为了便于观察输出信号是否与输入信号同相，应将输入信号
数字电路译码器实验报告
一、实验目的与要求1．了解和正确使用MSI组合逻辑部件；2．掌握一般组合逻辑电路的特点及分析、设计方法；3. 学会对所设计的电路进行静态功能测试的方法；4. 观察组合逻辑电路的竞争冒险现象。
预习要求：（1）复习组合逻辑电路的分析与设计方法；（2）根据任务要求设计电路，并拟定试验方法；（3）熟悉所用芯片的逻辑功能、引脚功能和参数；（4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。
（5）二、实验说明译码器是组合逻辑电路的一部分。
所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
译码器分成三类：1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。
如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。
2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。
3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。
三、实验设备1． RXB-1B数字电路实验箱2．器件74LS00 四2输入与非门74LS20 双4输入与非门74LS138 3线—8线译码器四、任务与步骤任务一：测试3线—8线译码器74LS138逻辑功能将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。
A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。
Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。
按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。
msi组合逻辑电路实验报告
msi组合逻辑电路实验报告1. 引言本实验旨在通过实践，了解多路选择器（Multiplexer，简称MUX）和解码器（Decoder）这两种基本的MSI（Medium Scale Integrated）组合逻辑电路，并通过设计和实现这两种电路，进一步加深对其原理和应用的理解。
2. 多路选择器（MUX）2.1 原理介绍多路选择器是一种常见的数字电路，它可以根据输入的选择信号，从多个输入信号中选择一个进行输出。
多路选择器通常用于数据选择、信号切换等场景中。
一般而言，一个n选1的多路选择器有2^n个数据输入端、n个选择输入端和一个输出端。
输出端将根据选择输入端的不同信号，将对应的输入信号输出。
2.2 设计要求本次实验要求设计一个2选1的多路选择器，即具有2个数据输入端和1个选择输入端。
2.3 电路图+----+---|D0 |+----+|---|D1 |---|S|--- Output|+----+---|D2 |+----+D0、D1、D2为数据输入端，S为选择输入端，Output为输出端。
2.4 实验步骤1.根据电路图连接电路。
2.将数据输入端(D0和D1)分别连接到逻辑门电路（如与门、或门、非门等）或其他要选择的信号源。
3.将选择输入端(S)连接到控制信号源。
4.观察输出端(Output)的结果。
5.调整选择信号源的输入，验证输出端的切换情况。
2.5 实验结果根据实验步骤，进行实验并记录实验结果。
可以通过表格形式列出不同的输入组合和对应的输出结果。
实验结果如下表所示：S D0 D1 Output0 1 0 10 0 1 01 1 0 01 0 1 12.6 结论通过实验可以发现，根据不同的选择输入信号，多路选择器可以在多个输入信号中选择一个进行输出。
实验结果与理论预期相符，说明设计的多路选择器电路正常工作。
3. 解码器（Decoder）3.1 原理介绍解码器是一种常见的组合逻辑电路，它将特定的输入模式解码成对应的输出模式。
用中规模集成电路(MSI)设计逻辑电路ァ
实训四 用中规模集成电路（MSI ）设计逻辑电路一、 实训目的1．掌握中规模集成电路译码器的性能及使用方法；2．用译码器实现简单的组合逻辑函数，完成电路设计。
二、 实训内容1．测试译码器74LS138（3线—8线译码器）的逻辑功能；2．用译码器74LS138（3线—8线译码器）实现一个1位二进制全减器功能电路。
三、 实训主要元件1． 74LS138（3线—8线译码器） 2．74LS20（双四输入与非门）外引线排列图： 外引线排列图：（详细资料请查后附表）四、 实训原理、步骤及要求（一）原理：74LS138（3线—8线译码器）的逻辑功能如附表所示。
译码器有三个地址输入端（A 0、A 1A 2）、三个选通输入端，即B ST 、C ST 、A ST ，当A ST =1 、C ST =A ST =0时，译码器译码，否则就禁止译码。
在允许译码条件下，由功能表可写出译码器的输出与输入变量之间的关系，如：0120A A A Y =0121A A A Y =… 0127A A A Y = 列出将要实现的逻辑电路的真值表，通过真值表写出输出与输入的逻辑函数关系，把函数式转换成”与非”式，再将输入变量的”与”组合换成译码器对应的输出量，这样通过译码器、与非门等元件可完成电路设计。
（二）实训步骤及要求：1．74LS138（3线—8线译码器）的功能测试（1）按图4.1接好线路；三个地址输入端A 0、A 1 A 2 分别接逻辑开关，输出端接LED 管。
图4.1 74LS138功能测试电路（2）按表1所列地址情况，验证译码器的功能，并将结果填入于表中。
表1 译码器的功能验证2．用74LS138（3线—8线译码器）实现1位二进制全加电路（1）输入、输出变量的确定：A、B—两个二进制数，C—低位向本位的进位，S—加数的本位，J—本位向高位的进位（2）真值表（3）逻辑表达式（4）原理图（5）接线图（6）功能验证。
译码器和数据选择器逻辑功能测试和设计
浙江师范大学数理与信息工程学院物理 133 班 陈泽亚 13180304
一、实验目的
1．熟悉集成数据选择器、译码器的逻辑功能及测试方法。 2．学会用集成数据选择器、译码器进行逻辑设计。
二、实验仪器及材料
1．实验仪器设备：双踪示波器、数字万用表、数字电路实验箱
2．器件：
（1）将双 4 选 1 数据选择器 74LS153 参照图 3-2 接线，测试其功能并填写表 3.2 功能表。
（2）找到实验箱脉冲信号源中 S0，S1 两个不同频率的信号，接到数据选择 器任意 2 个输入端，将选择端置位，使输出端可分别用示波器观察到 S0，S1 信号。
（3）分析上述实验结果并总结数据选择器作用并画出波形。
接电平 开关
接电平 显示
图 3-2
3
选择端 A1 A0 XX LL LL LH LH HL HL HH HH
表 3.2
输入端 D0 D1 D2 D3 XXXX LXXX HXXX XLXX XHXX XXLX XXHX XXXL XXXH
输出控制
S
H L L L L L L L L
输出 Q L L H L H L H L H
2
表 3.2
使能 G L L L L H H H H
输入
选择
A
B
L
L
L
H
H
L
H
H
L
L
L
H
H
L
H
H
输出
1Y
2Y
1Y0
1Y1
1Y2
1Y3
2Y0
2Y1
2Y2
2Y3
L
H
H
实验六 MSI组合逻辑电路的逻辑功能测试
实验六MSI 组合逻辑电路的逻辑功能测试一、实验目的熟悉中规模全加器、译码器、数据选择器组件的逻辑功能、外形及外引线排列。
二、实验仪器与器材1．XST-5B 数字电路实验装置、实验模板 2．集成电路：74LS283、74LS138、74LS153、74LS151 3．导线若干、+5V 电源 三、预习要求预习半加器、全加器、译码器、数据选择器的逻辑功能。
四、实验内容与步骤 1．全加器的逻辑功能测试表6-1是全加器的真值表，其中i A ，i B 表示两个加数，1i C -表示来自低位的进位，i S ，i C 表示相加后得到的和及进位。
1i i i i S A B C -=⊕⊕ 1()i i i i i i C A B C A B -=⊕+将全加器的输入端i A ，i B ，1i C -分别接逻辑电平，输出i S ，i C 接状态显示灯（LED ），按表6-1所列i A ，i B ，1i C -的状态，测试i S ，i C 的相应状态，将测试结果与表6-1进行比较。
2．译码器逻辑功能测试表6-2是3线/8线译码器74LS138的真值表。
按表中给定的输入状态。
测试输出，将测得的结果与表6-2进行比较。
表6-23．数据选择器逻辑功能测试①表6-3是4选1数据选择器74LS153的功能表，按表中给定的输入状态。
测试输出，将测得的结果与表6-3进行比较。
表6-3②八选一数据选择器74LS151功能测试（自己根据管脚排列和测试结果写出功能表及函数表达式）五、实验报告1、整理实验结果、图表，并对实验结果进行分析讨论。
2、写出各芯片的函数表达式。
3、总结本次实验体会。
实验五 MSI组合电路器件的应用
实验五、MSI组合逻辑器件的应用一、实验目的1．熟悉常见的MSI组合器件的逻辑功能。
2．学习并掌握使用MSI器件实现组合逻辑问题的方法。
二、实验器材1．逻辑实验箱2．与非门74LS00(2片)3．双4选1数据选择器74LS153(2片)4．3—8线译码器74LS138(1片)5．二进制4位超前进位全加器74LS283(2片)三、预习要求1．复习有关用MSI器件实现组合逻辑问题的具体方法步骤2．参阅附录，熟悉74LS153、74LS138、74LS283的管脚及逻辑功能和使用方法。
四、实验原理1．数据选择器74LS153是双4选1数据选择器。
其中D0～D3是数据输入端，A、B是公共地址输入端(控制端)，G1、G2是选通端，Y是输出端。
在A、B端输入不同的地址代码，即可从四个输入数据中选出所需要的一个，并送到输出端。
S1、S2具有选择电路工作状态和扩展的功能，且低电平时有效。
详情自己参看附件中74LS153芯片资料说明。
2．译码器74LS138是用TTL与非门组成的3-8线译码器。
详情自己参看附件中74LS138芯片资料说明。
3.全加器74LS283是二进制4位超前进位全加器，仔细阅读芯片资料，了解各个引脚的功能。
我们一般习惯于十进制运算，两数相加时，逢10进1；但是在十六进制码的加法运算中，由4位二进制码组成的数相加时，是逢16进1。
因此，在进位时，若两数之和小于或等于1001(9)，两种加法结果相同；若两数之和大于或等于1010(10)，两种加法结果差0110(6)。
即：当十进制数需进位时，8421BCD码的4位二进制数还差6才能使第四位发生进位；反之，如果8421BCD码产生了进位，而本位结果比十进制数也差6，所以要在运算结果中加6(0110)修正。
例1：十进制数6+7＝13；8421BCD码为0110+0111＝1101。
“1101”无进位信号，须加6修正：1101+0110＝1，0011。
实验42 验证性实验——MSI数据选择器逻辑功能测试
实验42 验证性实验——MSI 数据选择器逻辑功能测试一．实验目的1．测试74LS151及74LS153集成数据选择器的逻辑功能； 2．掌握数据选择器扩展使用的方法。
二．实验原理数据选择器所起的作用是指经过选择，把多个通道的数据传送到唯一的公共数据通道上。
数据选择器的功能类似一个多掷开关，其原理为：数据选择器在地址码的控制下，对几个输入数据中进行选择，如图42-l 所示。
图中有四路数据D 0～D 3，通过选择控制地址A 1、A 0，从四路输入数据中选中某一路数据从Q 端输出。
74LS151真值表数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选l 、8选1、16选1等类别。
数据选择器的电路结构一般可用或门阵列组成，也有用传输门开关和门电路混合而成的。
1．8选1数据选择器74LS15174LS151为8选1数据选择器，引脚排列如图42-2所示，功能如表42-1所列。
(1)使能端S =1时，不论A 2～A 0为何值，数据选择器均无输出(Q=0，Q =1)，多路开关被禁止使用。
(2)使能端S =0时，数据选择器正常工作，根据地址码A 2、A 1、A 0的数据选中D 0～D 7中某一个路数据从Q 端输出。
例如：A 2A 1A 0=000，则选择D 0数据到输出端，即Q=D 0。
例如：A 2A 1A 0=001，则选择D 1数据到输出端，即Q=D 1，其余类推。
8选1数据选择器的逻辑输出表达式可写为70126012501240123012201210120012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A F +++++++= (1)2．双4选1数据选择器74LSl53双4选1数据选择器是在同一块集成片上存在两个4选1数据选择器。
引脚排列如图42-3所示，逻辑功能如表42-2所列。
1S 、2S 为两个独立的使能端，地址端A 1、A 0为公用的，输入一个地址，两个数据选择器同时选中相应的数据输入端，1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端，Q 1、Q 2为两个输出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
器可将一个信号源的数据信息
分配器输出
Y0Y1Y2Y3Y4Y5Y6Y7
74LS138
Z
Y0Y1Y2Y3Y4Y5Y6Y7
A0A1A2S1S2S3
74LS138
传输到不同的地点。
二进制译码器还可以用来
实现逻辑函数。由表3-1知 ，
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。
l．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，
1
1
1
1
1
1
74LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输
入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。若令ˉS2=ˉS3=0，在S1端输入数据，地址码所对应的输出端输出S1数据的反码；若令S1=1、ˉS3=0，从ˉS2端输入数据，地址码所对应的输出端就
实验三验证性实验——MSI译码器逻辑功能测试
一．实验目的
1.掌握中规模(MSI)集成译码器的逻辑功能和使用方法；
2.验证3—8线译码器和七段显示译码器的逻辑功能；
3.掌握数码管与译码器配合使用的方法；。二．实验原理
译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
地址输入
数据输入
A0A1A2
ABC
S1S2S3
+5V
74LS138正常工作时，每个输出端输出的逻辑关系为
图3-2数据分配器
图3-3实现逻辑函数图
而每一个输出所代表的函数对应于n个输入变量的最小项。
1
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
0
1
0
0
1
1
1
1
0
1
1
1
1
0ቤተ መጻሕፍቲ ባይዱ
1
0
1
1
1
1
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
×
×
×
×
1
1
1
1
1
1
1
1
×
1
×
×
×
1
1