第二章 集成逻辑门电路习题

故三பைடு நூலகம்管能为负载提供的最大电流为： IC=β IB =66(mA )
3、如下图TTL与非门，其多发射极三极管的基极 电阻R1=2.8KΩ ，若在A输入端分别加5V 、3.6V 、 0.6V 、0.3V 、0V的电压，试分别计算接到B端的 电压表的读数是多少？输出电压U0是多少？
解： 1）当A输入端分别加5V,3.6V时，均属接高电 平。B接电压表，而电压表的内阻Rm>=R1,也相 当于接高电平，故有UOL=0.3V ，UB1被钳位在 2.1V，故电压表读数为： UB1–0.7=1.4V.
2）抗干扰能力可以用噪声容限来衡量即其输入信号允许
的一定的容差
低电平噪声容限
VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V
高电平噪声容限
VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V
7、比较简单门电路、TTL集成逻辑门电路、CMOS门电路的 优缺点。
解： 1．TTL集成逻辑门电路的输入级采用多发射极三 级管、输出级采用达林顿结构，这不仅提高了门电路的 开关速度，也使电路有较强的驱动负载的能力。
6、 指出下图 TTL与非门的电压传输特性及抗干扰能力
解：1）电压传输特性曲线：Vo=f（Vi）如下图所示：
曲线中参数的意义分别为： （1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1” 的输出电压。VOH的理论值为3.6V，输出高电压的最小值 VOH（min）=2.4V。 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0” 的输出电压。VOL的理论值为0.3V，输出低电压的最大值 VOL（max）=0.4V。 （3）关门电平电压VOFF——是指输出电压下降到VOH（min）时 对应的输入电压。即输入低电压的最大值。称为输入低电 平电压，用VIL（max）表示。VIL（max）=0.8V。 （4）开门电平电压VON——是指输出电压下降到VOL（max）时 对应的输入电压。即输入高电压的最小值。称为输入高电 平电压，用VIH（min）表示。VIH（min）=2V。
2．CMOS门电路。与TTL门电路相比，它的优点是 功耗低，扇出数大，噪声容限大，开关速度与TTL接近， 已成为数字集成电路的发展方向。
E =1，则D1处于高阻状态， 3）UA=3.6V，当S打开时， N 故uO1=0v，UO2=0.3V。
4)在此种情况下，开关S闭合后，U10=1.4V, U02=0.3V
5、简述右图CMOS非门的电压传 输 特 性 （ 设 :VDD=10V ， VTN=|VTP|=2V）
解：分析如下页图示：
（1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。 （2）当2V＜Vi＜5V，TN工作在饱和区，TP在可变电阻区。 （3）当Vi=5V，两管都工作在饱和区，Vo=（VDD/2）=5V。 （4）当5V＜Vi＜8V，TP工作在饱和区，TN在可变电阻区。 （5）当 Vi ＞8V，TP 截止，TN 导通，输出 Vo=0V。可见： CMOS门电路的阈值电压 Vth=VDD/2
（5）阈值电压Vth——电压传输特性的过渡区所对应的输入 电压，即决定电路截止和导通的分界线，也是决定输出高、 低电压的分界线，近似地：Vth≈VOFF≈VON，即Vi＜Vth，与 非门关门，输出高电平；Vi＞Vth，与非门开门，输出低电 平。Vth又常称为门槛电压。Vth的值为1.3V～1.４V。
的输入端接低电平或接地。
2、 为了提高TTL与非门的带负载能力，可在其 输出端接一个NPN三极管，组成如下图所示的 开关电路。当与非门输出高电平Uoh=3.6V时，三 极管能为负载提供的最大电流是多少？
解：由题知三极管基极电流为：
IB=(UOH-UBE)/R1 –(UBE/R2) =(3.6-0.7)/1 –0.7/1=2.2(mA)
第二章 集成逻辑门电路
习题集
第二章 课后习题
1、如果要实现如下图所示各TTL门电路输出端所示 的逻辑关系，请分析各电路输入端的连接是否正确？ 如果不正确，请予以改正。
解： a）图为与非门，多余端接地是错误的,应与
其它输入端并联使用或接至电源正极或悬空。
b)图为或非门，多余端接VCC是错误的，应将多余
解：图示电路中，三态非门底电平有效，输出波形如 下图：
4、 如下图所示逻辑电路，图中D1是TTL三态输出 与非门，D2是74系列TTL与非门，电压表的量程为 5V，内阻为100KΩ。试问，在下列情况下电压表的 读数以及D2的输出电压Uo各为多少？ 1）UA=0.3V,开关S打开；2）UA=0.3V,开关S闭合 3）UA=3.6V,开关S打开；4）UA=3.6V，开关S闭合
解： 1）UA =0.3V,当S打开时，由于 E N =0，故电路处于与 非工作状态，而A、B都为高电平，则U01 =0.3V；D2为 与非门，此时D2的两输入端悬空，相当于接高电平， 故UO2 =0.3V. 2）UA =0.3V，当S闭合时，Uo1=0.3V，此时D2两输入 端接低电平，输出高电平，即Uo2=3.6V。
2）A接0.6V时，UB1被钳位于1.3V。故电压表 读数为： UB1-0.7V=0.6V ,UOL=3.6V. 3) 当A接0.3V,0V时，同样，电压表的读数也是 0.3V,0V；输出电压应为高电平3.6V
3、由TTL与非门，或非门和三态门组成的电路如下图 所示，图b是各输入的输入波形，试画出其输出F1和F2 的波形。