模拟集成电路版图设计基础专题培训课件
合集下载
《模拟集成电路基础》PPT课件
h
20
P
N
V
PN结的接触电位
(二)PN结的接触电位：
(1).内电场的建立，使PN结 中产生电位差。从而形成接 触电位V(又称为位垒)。
(2).接触电位 V决定于材 料及掺杂浓度：
硅： V=0.7 锗： V=0.2 (3).其电位差用 表示
h
21
（三）PN结的单向导电性
U
I
P
N
扩散
Q(V-U)
1.PN结加正向电压时：
第四节 二极管的应用
h
8
第一节 半导体基础知识
一1.、什半么导是体导的体特、性绝：缘体导、电半导率量导电1级0体率-2，2：为-如110：0-154s金.sc.、mc-m1-1
(1).导体：导电性能良好导量的电级物率，质为银如。1、：0-铜橡9-、胶10铝、2 s。云.c母m-、1 (2).绝缘体：几乎不导电量砷塑的级化料物，镓等质如等。。：。硅、锗、 (3).半导体：导电能力介于导体和半导体之间。
生载流子的扩散运用动下的定结向果移产动生称空
间电荷区耗尽层为（漂多移子运运动动）。
空穴 P
(2).空间电荷区产生建立了内电场 产生载流子定向运动（漂移运动）
N
•当扩散运动↑内电场↑漂移运
动↑扩散运动↓动态平衡。
(3).扩散运动产生扩散电流；漂移运动 产生漂移电流。
•动态平衡时：扩散电流=漂移电流。 PN结内总电流=0。 PN结的宽度一定 。
1.电子空穴对： 电子和空穴是成对产生的.
h
12
两种载流子——电子和空穴
外电场E 的方向
电子流
2.自由电子——载流子：
自由电子
• 在外电场作用下形成电子流（在 导带内运动），
《模拟集成电路》课件
，以便对设计的电路进行全面的测试和评估。
PART 05
模拟集成电路的制造工艺
REPORTING
半导体材料
硅材料
硅是最常用的半导体材料，具有 稳定的物理和化学性质，成熟的 制造工艺以及低成本等优点。
化合物半导体
如砷化镓、磷化铟等化合物半导 体材料，具有高电子迁移率、宽 禁带等特点，常用于高速、高频 和高温电子器件。
《模拟集成电路》课 件
REPORTING
• 模拟集成电路概述 • 模拟集成电路的基本元件 • 模拟集成电路的分析方法 • 模拟集成电路的设计流程 • 模拟集成电路的制造工艺 • 模拟集成电路的优化与改进
目录
PART 01
模拟集成电路概述
REPORTING
定义与特点
定义
模拟集成电路是指由电阻、电容、电 感、晶体管等电子元件按一定电路拓 扑连接在一起，实现模拟信号处理功 能的集成电路。
围和失真。
信号分析方法
01
02
03
04
频域分析
将时域信号转换为频域信号， 分析信号的频率成分和频谱特
性。
时域分析
研究信号的幅度、相位、频率 和时间变化特性，分析信号的
波形和特征参数。
调制解调分析
研究信号的调制与解调过程， 分析信号的调制特性、解调失
真等。
非线性分析
研究电路的非线性效应，分析 信号的非线性失真和互调失真
音频领域
模拟集成电路在音频领域中主要用于 音频信号的放大、滤波、音效处理等 功能，如音响设备、耳机等产品中的 模拟集成电路。
模拟集成电路的发展趋势
集成度不断提高
随着半导体工艺的不断发展，模 拟集成电路的集成度不断提高， 能够实现更加复杂的模拟信号处
模拟集成电路版图基础62页PPT
模拟集成电路版图基础
6
、
露
凝
无
游
氛
，
天
高
风
景
澈
Байду номын сангаас
。
7、翩翩新 来燕，双双入我庐 ，先巢故尚在，相 将还旧居。
8
、
吁
嗟
身
后
名
，
于
我
若
浮
烟
。
9、 陶渊 明（ 约 365年 —427年 ），字 元亮， （又 一说名 潜，字 渊明 ）号五 柳先生 ，私 谥“靖 节”， 东晋 末期南 朝宋初 期诗 人、文 学家、 辞赋 家、散
文 家 。汉 族 ，东 晋 浔阳 柴桑 人 （今 江西 九江 ） 。曾 做过 几 年小 官， 后辞 官 回家 ，从 此 隐居 ，田 园生 活 是陶 渊明 诗 的主 要题 材， 相 关作 品有 《饮 酒 》 、 《 归 园 田 居 》 、 《 桃花 源 记 》 、 《 五 柳先 生 传 》 、 《 归 去来 兮 辞 》 等 。
1
0
、
倚
南
窗
以
寄
傲
，
审
容
膝
之
易
安
。
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
6
、
露
凝
无
游
氛
，
天
高
风
景
澈
Байду номын сангаас
。
7、翩翩新 来燕，双双入我庐 ，先巢故尚在，相 将还旧居。
8
、
吁
嗟
身
后
名
，
于
我
若
浮
烟
。
9、 陶渊 明（ 约 365年 —427年 ），字 元亮， （又 一说名 潜，字 渊明 ）号五 柳先生 ，私 谥“靖 节”， 东晋 末期南 朝宋初 期诗 人、文 学家、 辞赋 家、散
文 家 。汉 族 ，东 晋 浔阳 柴桑 人 （今 江西 九江 ） 。曾 做过 几 年小 官， 后辞 官 回家 ，从 此 隐居 ，田 园生 活 是陶 渊明 诗 的主 要题 材， 相 关作 品有 《饮 酒 》 、 《 归 园 田 居 》 、 《 桃花 源 记 》 、 《 五 柳先 生 传 》 、 《 归 去来 兮 辞 》 等 。
1
0
、
倚
南
窗
以
寄
傲
，
审
容
膝
之
易
安
。
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
模拟集成电路版图基础
Ｎ阱电容
• 在场效应管的栅极和衬底之间，存在寄生电容。 称之为恶性寄生。但是，如果正好需要电容，这 个寄生是需要的。
金属电容
• 扩散电容缺点：
– 传递噪声：扩散电容在PN 结上会有一个寄生电容。任 何输入到扩散电容底部平行板上的信号将会自动耦合 到衬底上。在电路设计中有些情况，需要一个电容器 阻断直流信号，但是允许交流信号传输到下个电路块。
层与层间的寄生电容
• 寄生包括：
– 层对衬底形成寄生，层与层之间，层与层的侧面之间等等。 – 在ASIC 设计中，会用到自动布局布线工具，有些金属连线常常直接从某
个功能块上通过，如图3-3 所示。这是因为，数字集成电路为了节约芯片 面积，减少流片成本，而不得已为之。
• 在模拟集成电路中：
– 常常需要把敏感的信号线互相隔离开来，使它们不会互相影响。 – 所以为了减少寄生对电路的干扰，就需要在作版图时，最好不要到处布
– 它不仅具有寄生效应小 – 与偏置电压无关 – 低的温度系数 – 单位面积的电容值很高。
– 在制作固定面积金属电容中，交叉金属来得到 更大电容的方法同样可以用在POLY 电容中， 我们形象的称之为“三明治电容”
几种集成电容的比较
电阻电容画法实例: 电阻画法实例
• 现在以1.5K 和250Ω的Poly 电阻为例，介绍一下电阻的画 法。 – 首先查到Poly 的方块电阻值为25Ω/□ – 先做一个电阻单元，Poly 宽为2u,长为40u,两端通过引 线孔用金属引出。此电阻阻值为500Ω。
• 金属电容
– 大多数信号电容会由金属制成。这可以消除PN 结，可 以消除寄生二极管带来的电容。电容依赖性也将得到 消除。
金属电容
• 为了保证上部平行板和下部平行板没有短接，几乎所有的IC 工 艺都有一个非常厚的金属介质层。
集成电路版图设计教程第章CMOS模拟集成电路的版图设计PPT30页
66、节制使快乐增加并使享受加强。 ——德 谟克利 特 67一个人的一生，以及整个命运 的，只 是一瞬 之间。 ——歌 德 69、懒人无法享受休息之乐。——拉布 克 70、浪费时间是一桩大罪过。——卢梭
集成电路版图设计教程第章CMOS模 拟集成电路的版图设计
51、没有哪个社会可以制订一部永远 适用的 宪法， 甚至一 条永远 适用的 法律。 ——杰 斐逊 52、法律源于人的自卫本能。——英 格索尔
53、人们通常会发现，法律就是这样 一种的 网，触 犯法律 的人， 小的可 以穿网 而过， 大的可 以破网 而出， 只有中 等的才 会坠入 网中。 ——申 斯通 54、法律就是法律它是一座雄伟的大 夏，庇 护着我 们大家 ；它的 每一块 砖石都 垒在另 一块砖 石上。 ——高 尔斯华 绥 55、今天的法律未必明天仍是法律。 ——罗·伯顿
《集成电路版图设计》课件
布局原则
在布局时，应遵循一些基本原则，如模块化、层次化、信号流向清晰等，以提高 布局的可读性和可维护性。
优化方法
可以采用一些优化方法来提高布局的效率和可读性，如使用自动布局算法、手动 调整布局、考虑布线约束等。
布线优化
布线原则
在布线时，应遵循一些基本原则，如 避免交叉、减少绕线、保持线宽一致 等，以提高布线的可靠性和效率。
04
集成电路版图设计技巧与优化
布图策略与技巧
布图策略
根据电路功能和性能要求，选择合适的布图策略，如层次化、模块化、对称性 等，以提高布图的效率和可维护性。
技巧
在布图过程中，可以采用一些技巧来提高布图的效率和可读性，如使用标准单 元、宏单元等模块化设计，以及合理利用布局空间、避免布线拥堵等。
布局优化
用于实现电路中的电阻功能，调节电流和电 压。
电感器
用于实现电路中的电感功能，用于产生磁场 和感应电流。
版图设计规则
几何规则
规定了各种几何元素的使用方法和尺寸 ，以确保版图的准确性和一致性。
器件规则
规定了各种器件的尺寸、形状和排列 方式，以确保器件的性能和可靠性。
连线规则
规定了各种连线元素的宽度、间距和 连接方式，以确保电路的可靠性和稳 定性。
直线
用于连接集成电路中的不同部 分，实现电路的导通。
弧线
用于表示不同层之间的过渡， 以平滑电路。
折线
用于表示复杂电路中的分支或 连接点。
点
用于表示电路中的节点或连接 点。
ቤተ መጻሕፍቲ ባይዱ 器件元素
晶体管
用于实现电路中的逻辑功能，是集成电路中 的基本元件。
电容器
用于实现电路中的电容功能，用于存储电荷 和过滤信号。
《模拟集成电路基础》PPT课件_OK
规率↑。
U
PN结的理想特性
•当加反向电压时： I=Is ，基本不变。
25
I
(三).实测伏安特性：
•与理想的伏安特性的差别：
Is
1.正向起始部分有门限电压：
0
Ur
U 硅：Ur=0.5-0.6v;
锗：
硅管的伏安特性
Ur=0.1-0.2v
I
2.加反向电压时，相同温度下：
Is硅(nA,10-9)<Is锗(A,10-6) 硅管
定。 最大工作电流 IZmax，取决于最大
耗散功率。 U 2.特点：
(1).工作在反向工作区。 (2).工作电压要超过反向击穿电压。
32
六.晶体二极管的电容和变容二极管：
(一).势垒电容CT:
把PN结看成平板电容
器，加正向电压或反向电压时像电容的充放电。（此电容效
应为势垒电容）
(二).扩散电容CD:
•当加正向电压时： I IseU /UT ;(U UT )
•当加正向电压时： I-Is
24
三.二极管的结构与伏安特性：
结构
(一) . 二极管的结构：如图所示。
P
N
符号
(二).理想伏安特性：
二极管两端电压与流过电流之间关系：
I
I I s (eU /UT 1)
Is
• 当加正向电压时：I随U↑，呈指数
20
P
N
+++ +++ +++
V
PN结的接触电位
(二)PN结的接触电位：
(1).内电场的建立，使PN结 中产生电位差。从而形成接 触电位V(又称为位垒)。 (2).接触电位 V决定于材料
集成电路模拟版图设计基础106页PPT
第四部分：版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
模拟集成电路版图基础
层与层间的寄生电容
• 寄生包括：
– 层对衬底形成寄生，层与层之间，层与层的侧面之间等等。
– 在ASIC 设计中，会用到自动布局布线工具，有些金属连线常常直接从某 个功能块上通过，如图3-3 所示。这是因为，数字集成电路为了节约芯片 面积，减少流片成本，而不得已为之。
• 在模拟集成电路中：
– 常常需要把敏感的信号线互相隔离开来，使它们不会互相影响。
– 所以为了减少寄生对电路的干扰，就需要在作版图时，最好不要到处布 线，杂乱无章。 – 也尽量避免从MOS(或重要电路)上过线，尽量从电路的周围绕道而行，如 图3-4 所示。
器件中的寄生电容
• 图3-5 和图3-6 是NMOS 和NPN 管的寄生电容的示意图。 • 以NMOS 为例，在栅极和衬底，源漏和衬底，源漏和栅 极间都存在寄生电容，同时，栅极上还存在寄生的串联电 阻。这些寄生电容和电阻是无法避免的。 • 唯一可减小的CMOS 寄生器件是减小栅的串联电阻，由 此减小栅的RC 常数，改进器件速度。常用的方法是把栅 分成多指状，把大的器件分割成小的器件和源漏合并，来 改进CMOS 晶体管的寄生影响。
Poly 电阻：基本poly 电阻版图
• poly 电阻表现形式： – 它的电阻可以从材料的宽度和2 个引线孔之间的距离来计算得到，这一部 分电阻称为体电阻，右图。 • 电阻制作原则： – 实际上，电阻大小不确定性非常高，因此最终做出来的电阻大小不可能 是完全和CAD软件中所设计的大小一样，这里引入一个delta 的概念，称 为偏差补偿。在实际使用中，应该把电阻的宽度尽量做大，长度做长， 这样delta 的影响就会很小。 – 一般来说，长度取不小于10um，宽度取不小于5um。这些措施可以获得 更好的精度和匹配。如果要获得更高的精度，可以把电阻作得更宽更长， 因为delta 值是不变的，相应的它们的影响就变小了。
经典模拟集成电路设计基础48页PPT
39、没有不老的誓言，没有不变的承 诺，踏 上旅途 ，义无 反顾。 40、对时间的价值没有没有深切认识 的人， 决不会 坚韧勤 勉。
1、最灵繁的人也看不见自己的背脊。——非洲 2、最困难的事情就是认识自己。——希腊 3、有勇气承担命运这才是英雄好汉。——黑塞 4、与肝胆人共事，无字句处读书。——周恩来 5、阅读使人充实，会谈使人敏捷，写作使人精确。——培根
经典模拟集成电路设计基础
36、“不可能”这个字(法语是一个字 )，只 在愚人 的字典 中找得 到。--拿 破仑。 37、不要生气要争气，不要看破要突 破，不 要嫉妒 要欣赏 ，不要 托延要 积极， 不要心 动要行 动。 38、勤奋，机会，乐观是成功的三要 素。(注 意：传 统观念 认为勤 奋和机 会是成 功的要 素，但 是经过 统计学 和成功 人士的 分析得 出，乐 观是成 功的第 三
1、最灵繁的人也看不见自己的背脊。——非洲 2、最困难的事情就是认识自己。——希腊 3、有勇气承担命运这才是英雄好汉。——黑塞 4、与肝胆人共事，无字句处读书。——周恩来 5、阅读使人充实，会谈使人敏捷，写作使人精确。——培根
经典模拟集成电路设计基础
36、“不可能”这个字(法语是一个字 )，只 在愚人 的字典 中找得 到。--拿 破仑。 37、不要生气要争气，不要看破要突 破，不 要嫉妒 要欣赏 ，不要 托延要 积极， 不要心 动要行 动。 38、勤奋，机会，乐观是成功的三要 素。(注 意：传 统观念 认为勤 奋和机 会是成 功的要 素，但 是经过 统计学 和成功 人士的 分析得 出，乐 观是成 功的第 三
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PMOS管，做在N阱中，沟 道为N型，源漏为P型
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
（1）对P型硅片进行氧化， 生成较 薄的一层Si3N4， 然后进行光刻， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5～ 2m
（2） 进行氧化（栅氧化）， 在暴露的硅表面生成一 层严格控制的薄SiO2层。 （3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线 图形。
模拟集成电路版图设计基础
目录
• 前言 集成电路工艺基础 • 一、什么是版图？ • 二、版图的意义 • 三、版图与线路图、工艺的关系 • 四、版图设计的过程 • 五、版图的组成 • 六、版图的层次 • 七、如何绘制版图 • 八、版图验证与检查 • 九、版图的艺术
集成电路工艺基础
P-Si P-Si
光刻胶 Si3 N4
五、版图的组成
版图其实就是另一种形式的电路图，作为电路图最 基本的有两大组成部分
1.器件(常见)
1 MOS管 2 电阻 3 电容
2.互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
五、版图的组成
1.1MOS管
NMOS
PMOS
MOS管剖面图
五、版图的组成
1.1MOS管
1) NMOS管
IN信号，而其漏极有相同的OUT信号； • 两种晶体管的宽度不同——在之前的例子中，PMOS晶体管的宽
五、版图的组成
2.1金属（第一层金属，第二层金属……） 1) 金属连线
M1，M2，M3，M4……
2.2 通孔 2)过孔
Via1，Via2，Via3……
五、版图的组成
2互连
1) 典型工艺
CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
六、版图的层次
反 相 器 版 图 示 意 反 相 器 线 路 图
六、版图的层次
VDD
in
D
Y
VDD
out
N阱Nwell
P扩散P+ N扩散N+ 多晶硅Poly 通孔Contact 金属线Metal
VSS
注意
• 在电路图和版图中，PMOS晶体管都与VDD相连接； • 在电路图和版图中，NMOS晶体管都与VSS相连接； • 在电路图和版图中，NMOS晶体管和PMOS晶体管的栅极有相同的
划分时需考虑的因素：模块的大小，模块的数目、模块之间的连 线数。
四、版图设计的过程
2.布图规划和布局：布图规划是根据模块所包含的器件数估计其面 积，再根据该模块与其他模块的连接关系以及上一层模块或芯片的 形状估计该模块的形状和相对位置。 3.布局的任务是确定模块在芯片上的精确位置，其目标是保证在布 通的前提下使芯片面积尽可能小。 4.布线：百分之百的完成模块之间的互连，在完成布线的前提下进 一步优化布线结果，如：提高电性能、减少通孔数。
三、版图与线路图、工艺的关系
•1、逻辑图（线路图）------版图-----工艺（流片，形成实物产品） •2、版图决定于线路图，版图必须和线路图完全一一对应，
根据版图提出的线路图，必须完全实现需求的逻辑功能 •3、版图受工艺的限制，要么按照特征尺寸画版图，
要么对应具体工艺的特征长度，给出每一种情况的具体数值 •4、版图的两大任务：
二、版图的意义
1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节， 它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集 成电路的性能、成本与功耗。
2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出 一套符合设计规则的“正确”版图也许并不困难，但是设计出最大程 度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图缺不是 一朝一夕能学会的本事。
1.2电阻
选择合适的类型，由电阻阻值、方块电阻值，确定 W、L；
R=L/W*R0
电阻版图
五、版图的组成
1.3电容
1) 电容值计算C=L*W*C0 2) 电容分类：
poly电容 MIM电容
• 基于单位面积电容值 MOS电容
• 源漏接地，基于栅电容， C=W*L*Cox
MIM电容版图 MOS电容版图
以TSMC，CMOS，N单阱工 艺为例
NMOS管，做在P衬底上， 沟道为P型，源漏为N型
2) 包括层次：
NIMP，N+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
NMOS版图
五、版图的组成
1.1MOS管
1) PMOS管
以TSMC，CMOS，N单阱 工艺为例
完全实现需求的逻辑功能，和逻辑图一样，LVS 完全符合实际的物理及工艺要求，DRC，自锁等实际情况
四、版图设计的过程
•整个版图设计可分为四步：划分、布图规划和布局、布线、压缩。 1.划分：由于一个芯片包含上千万个晶体管，在画版图的时候不可 能所有的一起画，加之受计算机存储空间和计算能力的限制，需要 把整个电路划分为若干个模块，把处理问题的规模缩小。通常我们 所涉及到的
淀积SiO2
出与源区和漏区相连的接触孔。 （6） 把铝或其它金属蒸上去， 刻出电极及互连线
铝电极引出 SiO2 (场氧)
这就需要我们绘制版图， 生产商拿到版图生成的 cdl文件就明确了！
一、什么是版图？
• 版图是一组相互套合的图形，各层版图相应于不 同的工艺步骤，每一层版图用不同的图案来表示， 版图与所采用的制备工艺紧密相关。 • 版图设计：根据逻辑与电路功能和性能要求以及 工艺水平要求来设计光刻用的掩膜版图，是集成 电路设计的最终输出。
（4） 将磷或砷离子注入， 多晶硅成为离子注入的掩 膜（自对准）， 形成了MOS管的源区和漏区； 同时 多晶硅也被掺杂， 减小了多晶硅的电阻率工序都是需要掩膜 版的，那掩膜版的大小怎么
定呢？如何精确呢？
P-Si N＋ (e)
P-Si
N＋
(f)
SiO2 （5） 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
（1）对P型硅片进行氧化， 生成较 薄的一层Si3N4， 然后进行光刻， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5～ 2m
（2） 进行氧化（栅氧化）， 在暴露的硅表面生成一 层严格控制的薄SiO2层。 （3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线 图形。
模拟集成电路版图设计基础
目录
• 前言 集成电路工艺基础 • 一、什么是版图？ • 二、版图的意义 • 三、版图与线路图、工艺的关系 • 四、版图设计的过程 • 五、版图的组成 • 六、版图的层次 • 七、如何绘制版图 • 八、版图验证与检查 • 九、版图的艺术
集成电路工艺基础
P-Si P-Si
光刻胶 Si3 N4
五、版图的组成
版图其实就是另一种形式的电路图，作为电路图最 基本的有两大组成部分
1.器件(常见)
1 MOS管 2 电阻 3 电容
2.互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
五、版图的组成
1.1MOS管
NMOS
PMOS
MOS管剖面图
五、版图的组成
1.1MOS管
1) NMOS管
IN信号，而其漏极有相同的OUT信号； • 两种晶体管的宽度不同——在之前的例子中，PMOS晶体管的宽
五、版图的组成
2.1金属（第一层金属，第二层金属……） 1) 金属连线
M1，M2，M3，M4……
2.2 通孔 2)过孔
Via1，Via2，Via3……
五、版图的组成
2互连
1) 典型工艺
CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
六、版图的层次
反 相 器 版 图 示 意 反 相 器 线 路 图
六、版图的层次
VDD
in
D
Y
VDD
out
N阱Nwell
P扩散P+ N扩散N+ 多晶硅Poly 通孔Contact 金属线Metal
VSS
注意
• 在电路图和版图中，PMOS晶体管都与VDD相连接； • 在电路图和版图中，NMOS晶体管都与VSS相连接； • 在电路图和版图中，NMOS晶体管和PMOS晶体管的栅极有相同的
划分时需考虑的因素：模块的大小，模块的数目、模块之间的连 线数。
四、版图设计的过程
2.布图规划和布局：布图规划是根据模块所包含的器件数估计其面 积，再根据该模块与其他模块的连接关系以及上一层模块或芯片的 形状估计该模块的形状和相对位置。 3.布局的任务是确定模块在芯片上的精确位置，其目标是保证在布 通的前提下使芯片面积尽可能小。 4.布线：百分之百的完成模块之间的互连，在完成布线的前提下进 一步优化布线结果，如：提高电性能、减少通孔数。
三、版图与线路图、工艺的关系
•1、逻辑图（线路图）------版图-----工艺（流片，形成实物产品） •2、版图决定于线路图，版图必须和线路图完全一一对应，
根据版图提出的线路图，必须完全实现需求的逻辑功能 •3、版图受工艺的限制，要么按照特征尺寸画版图，
要么对应具体工艺的特征长度，给出每一种情况的具体数值 •4、版图的两大任务：
二、版图的意义
1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节， 它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集 成电路的性能、成本与功耗。
2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出 一套符合设计规则的“正确”版图也许并不困难，但是设计出最大程 度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图缺不是 一朝一夕能学会的本事。
1.2电阻
选择合适的类型，由电阻阻值、方块电阻值，确定 W、L；
R=L/W*R0
电阻版图
五、版图的组成
1.3电容
1) 电容值计算C=L*W*C0 2) 电容分类：
poly电容 MIM电容
• 基于单位面积电容值 MOS电容
• 源漏接地，基于栅电容， C=W*L*Cox
MIM电容版图 MOS电容版图
以TSMC，CMOS，N单阱工 艺为例
NMOS管，做在P衬底上， 沟道为P型，源漏为N型
2) 包括层次：
NIMP，N+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
NMOS版图
五、版图的组成
1.1MOS管
1) PMOS管
以TSMC，CMOS，N单阱 工艺为例
完全实现需求的逻辑功能，和逻辑图一样，LVS 完全符合实际的物理及工艺要求，DRC，自锁等实际情况
四、版图设计的过程
•整个版图设计可分为四步：划分、布图规划和布局、布线、压缩。 1.划分：由于一个芯片包含上千万个晶体管，在画版图的时候不可 能所有的一起画，加之受计算机存储空间和计算能力的限制，需要 把整个电路划分为若干个模块，把处理问题的规模缩小。通常我们 所涉及到的
淀积SiO2
出与源区和漏区相连的接触孔。 （6） 把铝或其它金属蒸上去， 刻出电极及互连线
铝电极引出 SiO2 (场氧)
这就需要我们绘制版图， 生产商拿到版图生成的 cdl文件就明确了！
一、什么是版图？
• 版图是一组相互套合的图形，各层版图相应于不 同的工艺步骤，每一层版图用不同的图案来表示， 版图与所采用的制备工艺紧密相关。 • 版图设计：根据逻辑与电路功能和性能要求以及 工艺水平要求来设计光刻用的掩膜版图，是集成 电路设计的最终输出。
（4） 将磷或砷离子注入， 多晶硅成为离子注入的掩 膜（自对准）， 形成了MOS管的源区和漏区； 同时 多晶硅也被掺杂， 减小了多晶硅的电阻率工序都是需要掩膜 版的，那掩膜版的大小怎么
定呢？如何精确呢？
P-Si N＋ (e)
P-Si
N＋
(f)
SiO2 （5） 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻