第3章80X86微处理器

合集下载

微机原理课后习题参考答案

微机原理课后习题参考答案

微机原理课后习题参考答案第1部分微型计算机基础知识1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同?【解】微处理器:指计算机内部对数据进行处理并对处理过程进行控制的部件,伴随着大规模集成电路技术的迅速发展,芯片集成密度越来越高,CPU可以集成在一个半导体芯片上,这种具有中央处理器功能的大规模集成电路器件,被统称为“微处理器”。

微型计算机:简称“微型机”、“微机”,也称“微电脑”。

由大规模集成电路组成的、体积较小的电子计算机。

由微处理机(核心)、存储片、输入和输出片、系统总线等组成。

特点是体积小、灵活性大、价格便宜、使用方便。

微型计算机系统:简称“微机系统”。

由微型计算机、显示器、输入输出设备、电源及控制面板等组成的计算机系统。

配有操作系统、高级语言和多种工具性软件等。

1.2 CPU在内部结构上由哪几部分组成?CPU应该具备哪些主要功能?【解】CPU在内部结构上由运算器、控制器、寄存器阵列和内部总线等各部分构成,其主要功能是完成各种算数及逻辑运算,并实现对整个微型计算机控制,为此,其内部又必须具备传递和暂存数据的功能。

1.3 微型计算机采用总线结构有什么优点?【解】①简化了系统结构,便于系统设计制造;②大大减少了连线数目,便于布线,减小体积,提高系统的可靠性;③便于接口设计,所有与总线连接的设备均采用类似的接口;④便于系统的扩充、更新与灵活配置,易于实现系统的模块化;⑤便于设备的软件设计,所有接口的软件就是对不同的口地址进行操作;⑥便于故障诊断和维修,同时也降低了成本。

总线的逻辑电路有些是三态的,即输出电平有三种状态:逻辑“0”,逻辑“1”和“高阻”态。

1.4计算机总线有哪些,分别是什么?【解】总线按其信号线上传输的信息性质可分为三组:①数据总线,一般情况下是双向总线;②地址总线,单向总线,是微处理器或其他主设备发出的地址信号线;③ 控制总线,微处理器与存储器或接口等之间1.5 数据总线和地址总线在结构上有什么不同之处?如果一个系统的数据和地址合用一套总线或者合用部分总线,那么要靠什么来区分地址和数据?【解】数据总线(DB)为双向结构,数据在CPU与存储器或I/O 接口之间的传送是双向的,(数据既可以读也可以写),其宽度通常与微处理器的字长相同。

80486微处理器

80486微处理器
17
(3)指令指针——放相对于代码段基址的偏移量,指向计算 机即将执行的指令。
32位的寄存器,称EIP,其低16位可独立使用,称IP。 在实模式下,IP 与CS组合后,形成20位的物理地址。 图3。2(C) (4)标志寄存器 EFLAGS:32位,各位可分为:(具体的在4.3节介绍) 标志位——指明程序执行时微处理器的实时状态。如:进 位、溢出等。 控制位——由程序设计者设置,以控制8048进行某种操作 。 其低16位可独立使用,称FLAGS,实模式下很有用。 图3。2(d)
组成:分段部件和分页部件 (1)分段部件提供对内存分段管理的硬件支持,可 直接把指令指定的逻辑地址变换为物理地址,只实现 对内存分段管理。也可以把指令指定的逻辑地址变换 为线性地址,传送到分页部件,实现对内存的分段分 页管理。它包含有CS,DS,SS,ES,GS,FS共6个 段寄存器。
分段部件在地址变换过程中实现任务间的隔离 保护以及虚拟内存技术。
28
3、在实地址方式下,运行的程序不分特权等级,实际 上,实地址方式下的程序相当于工作在特权级0,除保 护虚地址方式下的一些专用指令外,所有其他指令都 能在实地址方式下运行。
4、在实地址工作方式下,将CR0中PE位置1, 80486就转移到保护模式。
29
3.2.2 保护虚拟地址模式(简称保护模式)
第三章 80486微处理器
80486是Intel 1989年4月推出的32位微处理 器。 在Intel32位微处理器的体系演化过程中, 具有承上启下的地位。
32位微处理器是指在微处理器内部以32位寄 存器为单位进行数据处理。
而在数据传送时,根据发送端与接受端处理 数据的速度不同,可能在128位、64位、32位、 16位或8位二进制位为单位,进行数据的传送。

8086微处理器的功能与结构

8086微处理器的功能与结构

8086微处理器的功能与结构四、80x86微处理器的结构和功能(一)80x86微处理器1.8086/8088主要特征(1)16位数据总线(8088外部数据总线为8位)。

(2)20位地址总线,其中低16位与数据总线复用。

可直接寻址1MB存储器空间。

(3)24位操作数寻址方式。

(4)16位端口地址线可寻址64K个I/O端口。

(5)7种基本寻址方式。

有99条基本指令。

具有对字节、字和字块进行操作的能力。

(6)可处理内部软件和外部硬件中断。

中断源多达256个。

(7)支持单处理器、多处理器系统工作。

2.8086微处理器内部结构8086微处理器的内部结构由两大部分组成,即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。

和一般的计算机中央处理器相比较,8086的EU相当于运算器,而BIU则类拟于控制器。

3.8086最小模式与最大模式及其系统配置最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。

与最小模式相比,最明显的不同是系统中的全部控制信息号不再由8086直接提供,而是由一个专用的总线控制器8288输出的。

4.8087与8089处理机简述(1)8087协处理机8087协处理机与8086组合在一起工作,以弥补8086在数值运算能力方面的不足,所以它又称为协处理机。

(2)8089I/O处理机8089是一个带智能的I/O接口电路,相当于大型机中的通道,它将CPU的处理能力与DMA控制器结合在一起。

它具有52条基本指令,1MB的寻址能力,包含两个DMA通道。

8089也可以与8086联合在一起工作,执行自己的指令,进行I/O 操作,只在必需时才与8086进行联系。

在8089的控制下,可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。

同时,8089还可以设定多种终止数据传输的方式。

5.总线时序一个基本的总线周期包括4个时钟周期,即4个时钟状态T 1 、T2 、T3 和T4 。

80x86微机原理参考答案

80x86微机原理参考答案

80x86微机原理参考答案第一章计算机基础(P32)1-1电子管,晶体管,中小规模集成电路、大规模、超大规模集成电路。

1-2把CPU和一组称为寄存器(Registers)的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中,这个器件才被称为微处理器。

以微处理器为核心,配上由大规模集成电路制作的只读存储器(ROM)、读写存储器(RAM)、输入/输出、接口电路及系统总线等所组成的计算机,称为微型计算机。

微型计算机系统是微型计算机配置相应的系统软件,应用软件及外部设备等.1-3写出下列机器数的真值:(1)01101110 (2)10001101(3)01011001 (4)11001110答案:(1)+110 (2)-13(原码) -114(反码)-115(补码)(3)+89 (4)-78(原码)-49(反码)-50(补码)1-4写出下列二进制数的原码、反码和补码(设字长为8位):(1)+010111 (2)+101011(3)-101000 (4)-111111答案:(1)[x]原=00010111 [x]反= 00010111 [x]补= 00010111(2)[x]原=00101011 [x]反= 00101011 [x]补= 00101011(3)[x]原=10101000 [x]反= 11010111 [x]补= 11011000(4)[x]原=10111111 [x]反= 11000000 [x]补=110000011-5 当下列各二进制数分别代表原码,反码,和补码时,其等效的十进制数值为多少?(1)00001110 表示原码14,反码14,表示补码为14(2)11111111 表示原码-127,反码-0,表示补码为-1(3)10000000 表示原码-0,反码-127,表示补码为-128(4)10000001 表示原码-1,反码-126,表示补码为-1271-6 已知x1=+0010100,y1=+0100001,x2=-0010100,y2=-0100001,试计算下列各式。

微机原理与接口第3章2—8086微处理器总线周期及引脚资料

微机原理与接口第3章2—8086微处理器总线周期及引脚资料
第3章 80x86微处理器
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成,执行一条指令所需要的时间 称为指令周期(Instruction Cycle),不同 指令的指令周期是不等长的,一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作,没有对外操作时,其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章:3.2 8088的总线时序(续3)
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时,总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时,则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle),一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准,由计算机 的主频决定。如8086的主频为5MHz,1个时钟周 期就是200ns。
11

第3章 8086(8088)CPU指令系统

第3章 8086(8088)CPU指令系统
数据段 BX + SI 10H
20H 00H
00H 34H 12H
3000H:0000H
注: ◆基址因子BP访问默认为堆栈段 ◆不能同时取两个基址因子;也不 能同时去两个变址因子
16
+
3000H:3000H
AH
AL
第3章 8086/8088CPU指令系统
4.1.4 操作数寻址方式
●存储器寻址之相对基址加变址寻址(Base
9
第3章 8086/8088CPU指令系统
3.1.3 操作数寻址方式
4.1操作数寻址方式
所谓操作数的寻址方式,是在指令格式中怎样有效的表示出操 作数的存放位臵,CPU在执行该指令时,按照指令格式中的表示找 到并对数据进行存取。 1.立即寻址(Immediate Addressing) 立即寻址中的操作数作为指令的一 部分存放在代码段中,在取指阶段数据 随指令一起被取到CPU,这种数据在指 令格式中的直接表现为常数。 如:MOV AL,34H

2
第3章 8086/8088CPU指令系统
汇编语言指令或符号指令:用字母和其它一些符 号组成的“助记符”与操作数等表示的指令称为汇编 语言指令或符号指令。 例如: MOV AX, BX ; AX←BX 而其二进制代码(机器代码)为89D8H,就是 1000 1001 1101 1000 B 不易理解,不易记忆。助记符是MOV。
操作码
操作数
4
第3章 8086/8088CPU指令系统
3.1.1 8086/8088指令格式
4.1操作数寻址方式
8086/8088机器指令格式通常1-6个字节组成。典型的指令格式 由2个字节组成,如下图所示。
操作码 D W MOD REG R/M

80X86微处理器及其体系结构

80X86微处理器及其体系结构
2.总线接口部件
总线接口部件内部设有四个16位段地址寄存 器:代码段寄存器、数据段寄存器、堆栈段寄存器 和附加段寄存器,一个16位指令指针寄存器,一个 6字节指令队列缓冲器,20位地址加法器和总线控 制电路。
的指令执行过程
取指令1
分析指令1 执行指令1 取指令2
分析指令2 执行指令2 ……
4、和的操作关系和指令流水 总线周期
: 特权级

嵌套任务标志
: 重新启动标志
:虚拟8086模式位
: 对准检查方式位 :虚拟中断标志 :虚拟中断未决标志 : 标识标志
1.3 8086的外部引脚特性
1
40
14
2
39
13
3
38
12
4
37
11
5
36
10
6
35
9
7
34
8
8
33
7
9
32
6
10
31
5
11
30
4
12
29
3
13
28
2
14
27
1
15
26
总 线 接 口 部 件 B IU
8086内部结构框图
总 8086 线 控 总线 制 逻 辑
1.执行部件
执行部件中包含一个16位的算术逻辑单元 (),8个16位的通用寄存器,一个16位的状态标 志寄存器,一个数据暂存寄存器和执行部件的控制 电路。
功能:从的指令队列中取出指令代码,经指 令译码器译码后执行指令所规定的全部功能。执行 指令所得结果或执行指令所需的数据,都由向发出 命令,对存储器或接口进行读/写操作。
外设中每个寄存器有一个端口()地址,构 成 一个独立于内存的 I / O 地址空间:0000H ~

微机原理第三章:8086微处理器结构

微机原理第三章:8086微处理器结构

4.8086 和8088 二者的指令系统完全兼容
(1)有24 种寻址方式,具有乘、除法指令等。 (2)取指令和执行指令的操作并行运行,运行速度大大提高。
(3)具有最小模式和最大模式,应用领域宽广,适应性强。
(4)可方便地和数据处理器8087、I/O 处理器8089 或其它处理器 组成多处理机系统,提高数据处理能力和输人输出能力。
代码段寄存器 CS 标 志 寄 存 器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节,直接寻址需要 20位地址码,而所有的内部寄存器都是16位的,用这些寄存器只能寻址 64K字节,为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条 指令在代码段中的偏移地址。 ★ 在程序运行过程中,BIU 可修改 IP 中的内容,使它始终 指向将要执行的下一条指令。 ★ 程序不能直接访问 IP,但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令,则将转移目标地址送人IP中,以实 现程序的转移。
★ 规则字的读/写操作可以一次完成。由于两个存储体上的地址
线 A19~A1 是连在一起的,只要使 A0=0,BHE=0,就可 以实现一次在两个存储体中对一个字的读/写操作。 ★ 读写的是从奇地址开始的字(高字节在偶体中,低字节在奇体 中),这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读/写,需要两次访问存储器才能完成。 第一次访问存储器读/写奇地址中的字节;
三、标志寄存器 FR

80x86微处理器

80x86微处理器

1.4.5 Pentium的 寄存器
(2)控制寄存器

CR0:用来保存系统的标志, CR0的低位字是机器状 态字MSW(machine status word)
1.4.5 Pentium的 寄存器
CR2和CR3:是两个用于存储器管理的地址寄存器。在分 页操作时,如果出现异常,CR2中则会保存异常处的32位线性 地址。CR3的前20位保存着页目录表的基地址,CR3的D3位和 D4位用来对外部Cache进行控制。 CR4:只用了最低7位,所用位的定义如下图所示。
– 浮点部件内有浮点专用的加法器、乘法器和除法器, 有8个80位寄存器组成的寄存器堆,内部的数据总 线为80位宽。
第1章 微型计算机基础
1.4
80x86的寄存器
1.4.1 8086/8088 的寄存器
8个 通用 寄存器
2个 控制寄存器 4个 段寄存器
状态标志包括6位:CF 、 PF 、 AF 、 ZF 、 SF 、 OF
1.3.5 Pentium
(5)指令预取单元、指令译码单元和控制ROM 指令预取单元从指令Cache中预先取指令,每次 取两条指令。如果是简单指令,通过指令译码单元 译码后,将两条指令分别送到U流水线和V流水线执 行。如果是复杂指令,通过控制ROM将其转换成对应 的一系列微指令,再送到U流水线和V流水线执行。 复杂指令对应的微指令存放在控制ROM中。微指令是 微处理器能够直接执行的指令,,它的长度是固定 的,因此很容易在流水线中进行处理。
Pentium结构的特点
• 分支预测
– Pentium提供了的一个称为转移目标缓冲器 (BTB:Branch Target Buffer)的小容量的 cache来动态地预测程序的分支操作。

第3章80x86处理器

第3章80x86处理器
物理地址=段地址10H+段内偏移地址
如假设当前(CS)=20A8H,(IP)=2008H,那么,下一条从内存 中读取的指令所在存储单元的物理地址为:20A8H10H+ 2008H=22A88H。
15
0
段内偏移地址
19
430
段 寄 存 器 0000段 地 址 左 移 4位

19
0
20位 物 理 地 址
请大家注意理 解逻辑地址与 物理地址的概 念((cs):(ip)
Debug中使 用反汇编命 令得到的 addxy.exe程 序中变量在 内存中的存 放情况.
请大家注意理 解逻辑地址与 物理地址的概 念
运行ADDXY.asm
二.执行单元EU
执行单元EU不与系统外部直接相连,它的功 能只是负责执行指令。执行的指令从BIU的指令 队列缓冲器中直接得到,执行指令时若需要从存 储器或I/O端口读写操作数时,由EU向BIU发出 请求,再由BIU对存储器或I/O端口进行访问。
高速缓冲存储器Cache 的使用,大大减少了CPU读取指令
和操作数所需的时间,使CPU的执行速度显著提高。为了满足 微型计算机对存储器系统高速度、大容量、低成本的要求,目 前,微型计算机系统采用如图3.1所示的三级存储器组织结构, 即由高速缓冲存储器Cache、主存和外存组成。
微处理器 CPU
高速缓冲存储器 (Cache)
执行单元EU由下列部件组成:
1. 16位算术逻辑单元(ALU):进行算术和逻辑运算。 2. 16位标志寄存器FLAGS:存放CPU运算的状态和控制标志。 3. 数据暂存寄存器:暂存参加运算的数据 4. 通用寄存器:包括4个16位数据寄存器AX、BX、CX、DX和
学习要求

(完整版)微型计算机原理(第三章课后答案)

(完整版)微型计算机原理(第三章课后答案)

微型计算机原理第三章80X86微处理器1.简述8086/8088CPU中BIU和EU的作用,并说明其并行工作过程。

答:(1)BIU的作用:计算20位的物理地址,并负责完成CPU与存储器或I/O端口之间的数据传送。

(2)EU的作用:执行指令,并为BIU提供所需的有效地址。

(3)并行工作过程:当EU从指令队列中取出指令执行时,BIU将从内存中取出指令补充到指令队列中。

这样就实现了取指和执行指令的并行工作。

2.8086/8088CPU内部有哪些寄存器?其主要作用是什么?答:8086/8088CPU内部共有14个寄存器,可分为4类:数据寄存器4个,地址寄存器4个,段寄存器4个和控制寄存器2个。

其主要作用是:(1)数据寄存器:一般用来存放数据,但它们各自都有自己的特定用途。

AX(Accumulator)称为累加器。

用该寄存器存放运算结果可使指令简化,提高指令的执行速度。

此外,所有的I/O指令都使用该寄存器与外设端口交换信息。

BX(Base)称为基址寄存器。

用来存放操作数在内存中数据段内的偏移地址,CX(Counter)称为计数器。

在设计循环程序时使用该寄存器存放循环次数,可使程序指令简化,有利于提高程序的运行速度。

DX(Data)称为数据寄存器。

在寄存器间接寻址的I/O指令中存放I/O端口地址;在做双字长乘除法运算时,DX与AX一起存放一个双字长操作数,其中DX存放高16位数。

(2)地址寄存器:一般用来存放段内的偏移地址。

SP(Stack Pointer)称为堆栈指针寄存器。

在使用堆栈操作指令(PUSH或POP)对堆栈进行操作时,每执行一次进栈或出栈操作,系统会自动将SP的内容减2或加2,以使其始终指向栈顶。

BP(Base Pointer)称为基址寄存器。

作为通用寄存器,它可以用来存放数据,但更经常更重要的用途是存放操作数在堆栈段内的偏移地址。

SI(Source Index)称为源变址寄存器。

SI存放源串在数据段内的偏移地址。

第三章80X86微型处理器及其系统结构

第三章80X86微型处理器及其系统结构

80X86微型处理器及其系统结构学习目的:了解三总线及堆栈的工作原理。

掌握微处理器的一般结构、算逻部件ALU、寄存器结构、控制部件。

重点掌握Intel 8086微处理器的结构。

堆栈1. 堆栈的定义用作数据暂时存储的一组寄存器或存储单元称为堆栈。

堆栈中数据按“后进先出”的结构方式进行处理,即新入栈的依次堆放在原来数据之上,存放信息的最后一个单元叫做栈顶,用堆栈指针SP(Stack Pointer)指示。

堆栈操作有两种:压入(PUSH)和弹出(POP),而SP始终指向堆栈栈顶的新位置。

2. 堆栈编址结构的两种形式(1) 向上生成该结构中,每压入一个数据,堆栈指示器SP按增量修改,每弹出一个数据,SP按减量修改。

(2) 向下生成该结构中,每压入一个数据,SP按减量修改,每弹出一个数据,SP按增量修改3. 构成堆栈的两种形式一种是使用微处理器内部的一组寄存器作为堆栈。

优点:访问速度快。

缺点:寄存器数量有限。

一种形式是在随机存储器RAM中开辟一个区间供堆栈使用,较为普遍;若编址采用向下生成,其堆栈操作如下图所示。

由上图中可以看出,出栈操作并不会从堆栈中去掉信息,也不擦除它们,只是因SP 的自动修改而改变了堆栈的栈顶。

堆栈主要用于中断控制,子程序调用以及数据暂时存储。

3.2 微处理器的一般结构传统的微处理器结构由算术逻辑部件ALU ,控制电路及寄存器阵列三大部分组成,如下图所示。

一、算术逻辑部件ALU (Arithmetic Logic Unit)ALU是执行算术运算、逻辑运算及移位的装置。

ALU有两个输入端,一个与累加器相连,另一端与暂存器相连,用于存放参加运算的两个数。

ALU的输出端也有两个,一端将操作结果送回到内部总线再送回累加器,另一端用于输出表示操作结果特征的标志信息。

二、寄存器阵列一般包括通用寄存器、累加器、标志寄存器、专用寄存器等。

寄存器的使用提升了计算机的功能和程序设计的灵活性。

1. 通用寄存器组可用于存放数据和地址,有8bit和16bit等,CPU可直接处理这些信息,减少了访问存储器的次数,节省访问内存时间。

第3章(1)微机原理与接口技术(第三版)(王忠民)

第3章(1)微机原理与接口技术(第三版)(王忠民)
1. 主频从8086的4.77MHz到80586的166MHz, PentiumⅡⅣ更高,可达3GHz。主频是指芯片所使用 的主时钟频率,它直接影响计算机的运行速度。
第三章 80x86微处理器
第三章 80x86微处理器
2. 数据总线从8086的16位到80586的64位。数据 总线是计算机中组成各部件间进行数据传送时的公共 通道。其位数(宽度)表示CPU的字长,数据总线位数 越多,数据交换的速度越快。
微机原理与接口技术
——第三章 80x86微处理器
西安邮电大学 计算机学院
范琳
第三章 80x86微处理器
1
80x86 微处理器简介
2
8086 微处理器
3
8086 寄存器
4
8086 引脚功能
5
8086 存储器组织
第三章 80x86微处理器
3.1 80x86微处理器简介
80x86微处理器是美国Intel公司生产的系列微处 理器。从8086开始到目前已进入第五代微处理器: 8086(8088)、80286、80386、80486和80586 (Pentium、Pentium ⅡⅣ)。其主要发展特点是:
近的数据可能很快就会被使用。
所以,层次结构的存储器系统,可以将最近访问 过的内容放入Cache,将近期访问过内容所属的整 个块放入Cache。
第三章 80x86微处理器
80x86CPU在发展过程中,存储器的管理机制也 发生了较大变化。
8086/8088CPU:分段实方式 80286CPU:分段实方式、保护方式(可提供虚 拟存储管理和多任务管理机制)。 8038680586CPU:分段实方式、保护方式、虚 拟8086方式(可同时模拟多个8086处理器工作)。

第3章 80x86微处理器及其系统结构PPT课件

第3章 80x86微处理器及其系统结构PPT课件
❖内存中指令和数据没有任何区别,都是二进制信息, CPU在工作的时候把有的信息看作指令,有的信息看作 数据。
❖在任何时候,CPU将CS、IP中的内容当作指令的段地 址和偏移地址,用它们合成指令的物理地址,到内存中 读取指令码,执行。
结 论:
❖CPU将CS:IP指向的内存单元中的内容看作指令。
❖如果说,内存中的一段信息曾被CPU执行过的话,那么, 它所在的内存单元必然被CS:IP指向过。
18
第3章 80x86微处理器及其系统结构
CS和IP 小结 段地址在8086CPU的寄存器中存放。
❖当8086CPU要访问内存时,由段寄存器提供 内存单元的段地址。
8086CPU的8位寄存器存储逻辑 以AX为例,8086CPU的16位寄存器分为 两个8位寄存器的情况:
数据2000在AX寄存器的存储情况 9
第3章 80x86微处理器及其系统结构


2000

AX 中 的 存
一个字可以存在一个16位寄存器中,这个字的高 位字节和低位字节自然就存在这个寄存器的高8 位寄存器和低8位寄存器中。
3.1 8086微处理器
3.1.2 8086寄存器结构 ❖寄存器的逻辑结构
一个16位寄存器可以存储一个16位的数 据。
一个16位寄存器所能存储的数据的最大 值为216-1
数据18在寄存器AX的存放情况
7
第3章 80x86微处理器及其系统结构
3.1 8086微处理器
3.1.2 8086寄存器结构
»DI目标变址寄存器,指令中SI对应DS,
DI对应ES,不能互换。
11
第3章 80x86微处理器及其系统结构
3.1 8086微处理器
3.1.2 8086寄存器结构 ❖段寄存器

80x86微处理器习题及答案

80x86微处理器习题及答案

80x86微处理器习题及答案 16.8086/8088的主要操作有: (1)系统的复位和启动操作;
(2)总线操作;
(3)中断操作; (4)最小模式下的总线保持;
(5)最大模式下的总线请求与保持。
总线操作又分为最小模式下的总线读操作、最小模 式下的总线写操作、最大模式下的总线读操作和最大模 式下的总线写操作。
对基址变址寻址方式中,隐含的数据段是DS。
BX:在寄存器间接寻址、寄存器相对寻址、基址变址寻址和相 BP:在寄存器间接寻址、寄存器相对寻址、基址变址寻址和相 对基址变址寻址方式中,隐含的数据段是SS。
SI:在寄存器间接寻址、寄存器相对寻址、基址变址寻址和相
对基址变址寻址方式中,隐含的数据段是DS。在字符串操作 时,SI作为源变址,隐含的数据段是DS。
(4)往指令队列中装入指令时,是按照指令在存储器中的排列 顺序进行的。但执行转移、调用和返回指令时,下一条要 执行的指令就不是存储器中紧接着的那条指令了。遇到这 种情况,BIU先把指令队列中原内容清零,再从要执行的那 条指令开始装入。
80x86微处理器习题及答案
9.
指示偏移地址的寄存器有BX,BP,SI,DI,SP,1P。
中不使用。 10. (1)→(D);(2)→(G);(3)→(J); (4)→(A);(5)→(H);(6)→(B); (7)→(F);(8)→(C);(9)→(E);
(10)→(1)。
80x86微处理器习题及答案
12.为了取指令或传送数据,就需要BIU执行一个总线周期。一
个基本的总线周期由四个时钟周期组成,习惯上将它们称为 四个T状态,即T1状态、T2状态、T3状态和T4状态。有时会 出现等待状态Tw和空闲状态Ti。在各个T状态中,CPU完成的 工作分别为: (1)在T1状态,CPU往地址/数据复用总线上发地址信息。 (2)在T2状态,从地址/数据总线上撤销地址信息,并使地址 /数据总线的低16位成为高阻态,为传送数据信息做准备。

第3章80X86微处理器

第3章80X86微处理器
第3章 Intel 80X86微处理器 3.1 运算器概述 3.2 控制器概述
3.3 微程序控制器概述
3.4 中央处理器的功能和组成 3.5 8086的内部结构
3.6 8086的引脚信号和工作模式
3.7 8086的操作时序 3.8 80386微处理器 3.9 Pentium微处理器
第1页 2018年8月2日星期四
第21页 2018年8月2日星期四
第3章 Intel 80X86微处理器
一般有两种途径来形成指令地址:
一是顺序执行时,通过程序计数器自动增量形成 下条指令地址,即每取一条指令,PC自动加1; 二是遇到要改变程序执行顺序时,一般由转移指 令形成转移地址送程序计数器,形成下条指令地址。 PC在某些计算机中用来存放当前正在执行的指 令地址;而在另一些计算机中用来存放下条指令地 址;在有预取指令功能的计算机中用来存放下条要 取出的指令地址。
第3章 Intel 80X86微处理器
掌握: 加减运算的实现 控制器的功能和基本组成 微程序控制器的概念、原理
第2页
2018年8月2日星期四
第3章 Intel 80X86微处理器 运算器部件: 是计算机加工处理数据的功能部件。
对数据的加工处理包括:
数值数据的算术运算: 加、减、乘、除等; 逻辑数据的逻辑操作: 与、或、非、异或等。 运算器的核心功能: 实现算术运算和逻辑运算 算术逻辑单元ALU(Arithmetic-Logical Unit): ALU是运算器中的核心部件。也是运算器内部传 送数据的重要通路。
第23页 2018年8月2日星期四
第3章 Intel 80X86微处理器
4.时序控制信号形成部件
时序控制信号形成部件,对译码器送来的控制信号,按一 定的时序关系产生控制信号序列,控制CPU内部各部件完成指 令功能。同时也发出各种外部控制信号。 时序信号的形成,是在时钟脉冲的作用下进行的。 时序控制信号要根据被控制部件的反馈信号进行调整。
相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
相关文档
最新文档