教学规划的目的与作用

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1课程设计的目的与作用

1.1课程设计的目的

学习了数字电子技术的理论知识,重点在于达到理论实际相结合的学习目标,切实要求学生的实际运用能力。考虑到电子电路设计自动化也是目前电子技术发展的一个重要趋势,针对课程的要求对学生进行综合训练的一个实践教学环节。从应用的要求出发,除了扼要介绍它们的电路图原理外,着重介绍器件的主要技术性能,典型应用或者连接方法。

1.2课程设计的作用

1. 对设计电路进行理论分析、计算

2. 在multisim环境下仿真电路功能,修改相应参数,分析结果的变化情况

3. 掌握电子产品的制作和调试方法,提高实践动手能力,培养工程实践观念

2. 设计任务

2.1 三位二进制减法计数器(无效态:001,110)

2.2 74161构成57进制同步加法计数器并显示

3.三位二进制减法计数器的设计

1.状态图

000 010 100 101 110 111

3.1状态图

2.选择触发器,求时钟方程、状态方程

①选择触发器

由于JK触发器功能齐全、使用灵活,在这里选用3个CP下降沿触发的边沿JK触发器。

②求时钟方程

采用同步方案,故取

CP0=CP1=CP2=CP

CP是整个要设计的时序电路的输入时钟脉冲。

③求状态方程

确定约束项

从图3.1给出的状态图可以看出,还有001、011两个代码状态没有出现,显然他们是没有使用的无效状态,其对应的最小项Q2n̅̅̅̅ Q1n̅̅̅̅Q0n、Q2n Q1n Q0n̅̅̅̅是约束项。

次态Q2n+1Q1n+1Q0n+1的卡诺图

Q2n+1的卡诺图

Q1n+1的卡诺图

Q 0n+1的卡诺图 图3.2.1

显然,由图3.2.1所示各卡诺图便可以容易地得到

Q 0n+1=Q 0n ̅̅̅̅(Q 2n ̅̅̅̅ Q 1n ̅̅̅̅+ Q 2n Q 1n )

Q 1n+1= Q 1n ̅̅̅̅ Q 0n ̅̅̅̅+ Q 1n Q 0n Q 2n+1= Q 2n ̅̅̅̅ Q 1n ̅̅̅̅+ Q 2n ( Q 0n + Q 1n )

④求驱动方程

J 0=Q 2n ̅̅̅̅ Q 1n ̅̅̅̅+ Q 2n Q 1n K 0=1 J 1= Q 0n ̅̅̅̅ K 1=Q 0n ̅̅̅̅ J 2=Q 1n ̅̅̅̅ K 2=Q 0n +Q 1n ̅̅̅̅̅̅̅̅̅̅̅

⑤画逻辑电路图

图3.2.2逻辑电路图

⑥检查电路能否自启动

将无效状态001、110带入状态方程进行计算,结果如下:

001 100(有效状态)011 010(有效状态)可见,所设计是的时序电路能够自启动。

4.三位二进制减法计数器仿真结果分析

图4.1

如图4.1所示,先按下B键异步置零然后按动A键输入时钟脉冲,结果如下图

状态1 状态2

状态3 状态4

状态5 状态6

5.74161构成47进制同步加法计数器的设计

①写出的2进制代码

47=0011 1001B

②求归零逻辑

因为CR̅̅̅̅是同步置数端,所以返回值为0011 1001

③画连线图

6. 74161构成47进制同步加法计数器仿真结果分析

第一个数:1

第二个数:2

第五十六个数:56 (注:显示器是十六进制的)

第五十七个数:0

7.设计总结

①通过此次课程设计,锻炼了我们动脑,动手解决问题的能力,同时掌握计数器电路的分析,设计方法及应用,基本能够独立设计出一般简单的电路。

②在仿真过程中,会用到大量的元器件,使我对于其在电路中的使用有了更多的认识,平时一些不懂得问题,做完课程设计,那些问题迎刃而解。

③此次课程设计,学到了很多课内学不到的东西,比如独立思考解决问题,出现差错的随机应变,我想此后的课程设计应该会很轻松。

8.参考文献

①《数字电子技术基础简明教程》余孟尝主编;清华大学电子学教研组编.——3版.——北京:高等教育出版社,2006.7(2015.12重印)

②《数字逻辑实验指导书》张丽萍张群芳编

目录

1课程设计的目的与作用 (1)

1.1课程设计的目的 (1)

1.2课程设计的作用 (1)

2. 设计任务 (1)

2.1 三位二进制减法计数器(无效态:001,110) (1)

2.2 74161构成57进制同步加法计数器并显示 (1)

3.三位二进制减法计数器的设计 (1)

4. 三位二进制减法计数器仿真结果分析 (5)

5.74161构成47进制同步加法计数器的设计 (6)

6.74161构成47进制同步加法计数器仿真结果分析 (7)

7.设计总结 (8)

8.参考文献 (9)

成绩评定表

课程设计任务书

相关文档
最新文档