_自上而下_制作硅化镍纳米线

第４卷第４期２００７年８月

Ｖｏｌ．４Ｎｏ．４Ａｕｇｕｓｔ２００７

收稿日期：２００６－０８－１５

＊基金项目：国家自然科学基金

（５０４７２０７３，９０４０６０２４－１）“自上而下”制作硅化镍纳米线

＊

罗

强，

岳双林，

顾长志

（中国科学院物理研究所微加工实验室，

北京

１０００８０）

摘

要：提出了“自上而下”制作硅化镍纳米线的方法，研究了制备出的纳米结构的形成过程及微

观形貌。这种金属硅化物纳米线的制作方法对于集成电路制造很有应用价值。关键词：硅化镍；纳米线；制备技术；自上而下

＂Ｔｏｐ－Ｄｏｗｎ＂ＰｒｅｐａｒａｔｉｏｎｏｆＮｉＳｉＮａｎｏｗｉｒｅ

ＬＵＯＱｉａｎｇ，

ＹＵＥＳｈｕａｎｇ－ｌｉｎ，

ＧＵＣｈａｎｇ－ｚｈｉ

（ＬａｂｏｒａｔｏｒｙｆｏｒＭｉｃｒｏｆａｂｒｉｃａｔｉｏｎ，ＩｎｓｔｉｔｕｔｅｏｆＰｈｙｓｉｃｓ，ＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅ，

Ｂｅｉｊｉｎｇ１０００８０，Ｃｈｉｎａ）

Ａｂｓｔｒａｃｔ：Ａｍｅｔｈｏｄｏｆ＂Ｔｏｐ－Ｄｏｗｎ＂ｉｓｒｅｖｉｅｗｅｄｔｏｐｒｅｐａｒｅｔＮｉＳｉｎａｎｏｗｉｖｅｓ，ａｎｄｔｈｅｐｒｏｃｅｓｓａｎｄｍｉｃｒｏｓｔｒｕｃｔｕｒｅａｒｅｓｔｕｄｉｅｄ．Ｔｈｉｓｍｅｔｈｏｄｉｓｖｅｒｙｗｏｒｔｈｆｕｌｔｏｆａｂｒｉｃａｔｉｏｎｏｆｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ．Ｋｅｙｗｏｒｄｓ：ＮｉＳｉ；ｎａｎｏｗｉｒｅｓ；ｐｒｅｐａｒａｔｉｏｎ；ｔｏｐ－ｄｏｗｎ

中图分类号：ＴＢ３４文献标识码：Ａ文章编号：１８１２－１９１８（２００７）０４－００３６－０３

０引言

随着微电子技术的迅猛发展，器件尺寸不断

缩小，集成电路芯片的集成度和性能都得到了很大提高，但也带来了一些新的挑战，例如，为了抑制短沟道效应，需要减小源漏极的结区深度，控制接触电阻和源／漏极串联电阻。金属硅化物具有良好的热稳定性，能与硅形成平整的界面，与硅的接触电阻率低，已经被应用于接触金属化，以减小源漏和栅区的接触电阻［１］。另一方面，为了减小信号的传播延迟，需要降低互连线的电阻和互连线间的电容，这可以通过选择低电阻率的导电材料作为互连线和低介电常数的材料作为互连线间的绝缘介质两种途径解决。就互连材料而言，铝线因电致迁移问题易导致集成电路失效而遭人诟病。铜互连技术的引入可以避免电致迁移效应带来的可

靠性问题，而且铜具有更低的电阻率，这些明显的优势驱动着铜取代铝应用于集成电路互连。与传统的铝互连相比，铜互连所面临的难以刻蚀和易扩散于氧化硅和硅等问题，通过大马士革工艺（ｄａｍａｓｃｅｎｅｐｒｏｃｅｓｓ）和阻挡层金属处理等手段，目前已经基本得到解决。尽管铜互连和低介电常数介质的应用可以缓解今后几代高性能集成电路的互连问题，但是随着器件尺寸的进一步缩小，也需要考虑其它导电材料作为可能的选择。金属硅化物具有较低的电阻率、高的热稳定性、良好的抗电致迁移性能，并且难以扩散于氧化硅和硅，在硅基上可以实现自对准生长，也有希望被用作互连材料，因此，金属硅化物纳米结构的制备和其电学特性的研究，对于它们在未来集成电路中的潜在应用具有重要意义，并且已经受到了很大的关注。

在目前新兴的自对准硅化物（ｓｅｌｆ－ａｌｉｇｎｅｄｓｉｌｉ－

ｃｉｄｅ，简称ＳＡＬＩＣＩＤＥ）工艺中，金属硅化物是通过

在硅基上沉积相应的金属薄膜，然后进行退火，使

纳米加工工艺

Ｎａｎｏ－ｐｒｏｃｅｓｓｉｎｇＴｅｃｈｎｉｑｕｅ３６

纳米科技

Ｎａｎｏｓｃｉｅｎｃｅ＆ＮａｎｏｔｅｃｈｎｏｌｏｇｙＮｏ．４

Ａｕｇｕｓｔ２００７

第４期

２００７年８月

（ａ）电子束直写纳米线（ｂ）刻蚀形成Ｓｉ纳米（ｃ）沉积金属（ｄ）反应形成ＮｉＳｉ

图１

制作ＮｉＳｉ

纳米线的过程示意图

金属与硅发生固相反应而合成的。在有硅的区域，金属与硅反应形成硅化物，而在其它区域没有硅化物形成，因而可以在芯片的硅基结构上实现自对准生长。ＴｉＳｉ２、ＣｏＳｉ２和ＮｉＳｉ是自对准硅化物中的主要材料，其中ＮｉＳｉ由于具有电阻率低、反应过程中耗硅量少、硅化温度低等优点，成为目前最为看好的一种硅化物［１］。关于ＮｉＳｉ纳米结构的研究已有所报道，例如ＹｕｅＷｕ等人［２］利用化学气相沉积（ＣＶＤ）方法合成Ｓｉ纳米线，接着沉积金属Ｎｉ包覆于Ｓｉ纳米线上，通过退火处理后合成了ＮｉＳｉ单晶纳米线，另外还制作了ＮｉＳｉ／Ｓｉ纳米线异质结，并对这些纳米结构进行了电学特性表征；Ｃ．Ａ．

Ｄｅｃｋｅｒ等人［３］以硅烷为原料，通过ＣＶＤ方法在Ｎｉ

薄膜表面直接生长出了ＮｉＳｉ纳米线；Ｊｏｏｎｄｏｎｇ

Ｋｉｍ等人［４］［５］采用磁控溅射的方法在Ｎｉ薄膜沉积Ｓｉ的过程中也自然生长出了ＮｉＳｉ纳米线；Ｓ．Ｙ．Ｃｈｅｎ等人［６］采用反应沉积外延生长的方法在Ｓｉ衬

底上得到了ＮｉＳｉ２纳米线。这些研究工作都非常有价值，然而他们的纳米线都是通过“自下而上”的方法制备的，难以控制其在确定的位置生长，因而很难应用于集成电路生产。为了研究可控生长的金属硅化物的电学特性，更加贴近集成电路生产实际，在本文中，我们提出了“自上而下”制作ＮｉＳｉ纳米线的方法，这对于集成电路制造技术将更有应用价值。

１实验过程

采用“自上而下”的方法制作ＮｉＳｉ纳米线的过

程主要分为两步。第一步是采用电子束曝光和反应离子刻蚀的方法，在ＳＯＩ

（ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）晶片上制作出单晶Ｓｉ纳米线；第二步是通过金属沉

积和退火等工艺自对准形成ＮｉＳｉ纳米线，整个制作过程如图１所示。

１．１Ｓｉ纳米线的制作

考虑到制作过程更接近于自对准硅化物工

艺，而且在后续的金属硅化物纳米线的电学特性表征时避免导电性衬底的影响，我们采用ＳＯＩ晶片来制作Ｓｉ纳米线。我们使用的ＳＯＩ晶片是通过注氧隔离（ＳＩＭＯＸ）技术制备的，其晶向为（１００），顶层Ｓｉ厚度为１６０ｎｍ，ＳｉＯ２埋层厚度为３５０ｎｍ。晶片分别经过丙酮、酒精和去离子水清洗并烘干后，旋涂上负性光刻胶（ＳＡＬ６０１），在１０５℃热板上前烘２ｍｉｎ，光刻胶厚度约为２００ｎｍ，利用Ｒａｉｔｈ

１５０电子束曝光系统直写出纳米线图形（图１

（ａ））。在１０５℃热板上后烘２ｍｉｎ，经过显影和定影后就可获得光刻胶图形。接下来在ＯｘｆｏｒｄＰｌａｓ－

ｍａｌａｂ８０Ｐｌｕｓ反应离子刻蚀系统中用ＳＦ６进行刻

蚀，将光刻胶图形转移到顶层Ｓｉ上（图１（ｂ））。用

Ｏ２刻蚀去除残留的光刻胶，就可得到Ｓｉ纳米线。１．２

ＮｉＳｉ纳米线的形成

利用上述制作的Ｓｉ纳米线，通过金属与Ｓｉ的固相反应就可以形成金属硅化物纳米线。在射频磁控溅射系统中沉积Ｎｉ薄膜于上述图形化的ＳＯＩ晶片上（图１（ｃ））。然后进行原位退火使Ｎｉ与Ｓｉ反应，用选择性腐蚀液（Ｈ２ＳＯ４：Ｈ２Ｏ２＝４：１）去掉未反应的金属Ｎｉ后就可得到所要的ＮｉＳｉ纳米线（图１

（ｄ））。２结果与讨论

在制作ＮｉＳｉ纳米线之前，我们在相同的ＳＯＩ

晶片上制备了ＮｉＳｉ薄膜，用以探索优化ＮｉＳｉ形成

３７