数字电子技术 期末复习
《数字电子技术》期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子电路技术期末复习重点(整理版)
4选1的数据选择器，数据输入端（D）有4个，地址输入端（A）有2个。
16选1的数据选择器有4个输入栏。
P188
10、全加器的输入端有3个输入端（考虑来自低位的进位、被加数、加数），2个输出端。
半加器的有2个输入端（不用考虑高、低位的进位，只需要考虑被加数和加数），2个输出端。
第四章（24分）：选择题：4分、填空题：6分、判断题：2分、
计算大题：12分。
第五章（17分）：选择题：3分、填空题：4分、计算大题：10分。
第六章（24分）：选择题：3分、填空题：4分、计算大题：17分。
第七章（13分）：填空题：5分、计算大题：8分。
选择
1、选择三变量的最小项。
最小项：A’B’C’ A’B’C A’BC’ A’BC AB’C’ AB’C ABC’ ABC
最大项：A’+B’+C’ A’+B’+C A’+B+C’ A’+B+C A+B’+C’ A+B’+C A+B+C’ A+B+C
2、全体最小项之和为1，两个最小项的乘积为0。P36
3、与非门电路，输入全为1时，输出为0。
4、一位16进制可用四位二进制数表示。
50位状态需要6个二进制码。2的6次方=64。
数字电子技术期末考试
题型分布：
一、选择题：15分（每题1分，共15分）
其中有一道多选题
在JK触发器中，当Q=0，Q*=1的时候，下列J和K的状态符合的是（A、B）
A.J=1，K=0 B.J=1,K=1
二、填空题：23分（每空1分，共23分）
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术-4套期末试卷-含答案
数字电子技术根底(第一套)一、填空题：〔每空1分，共15分〕=+的两种标准形式分别为〔〕、〔〕。
1．逻辑函数Y AB C2．将2004个“1〞异或起来得到的结果是〔〕。
3．半导体存储器的构造主要包含三个局部，分别是〔〕、〔〕、〔〕。
4．8位D/A转换器当输入数字量为5v。
假设只有最低位为高电平，则输出电压为〔〕v；当输入为，则输出电压为〔〕v。
5．就逐次逼近型和双积分型两种A/D转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。
6．由555定时器构成的三种电路中，〔〕和〔〕是脉冲的整形电路。
7．及PAL相比，GAL器件有可编程的输出构造，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺构造，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：〔共15分〕1．将逻辑函数 P=AB+AC写成“及或非〞表达式，并用“集电极开路及非门〞来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：〔10分〕1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。
要求只设定一个输出，并画出用最少“及非门〞实现的逻辑电路图。
〔15分〕五、电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B和C的波形。
〔8分〕BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
〔6分〕七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。
数字电子技术基础期末复习试题
1、(48）10 =（ ）16 =（ ）2.2、对于TTL 与非门的闲置输入端可接 ,TTL 或非门不使用的闲置输入端应接 。
3、格雷码的特点是任意两组相邻代码之间有 位不同。
4、在下列JK 触发器、RS 触发器、D 触发器 和T 触发器四种触发器中，同时具有保持、置1、置0和翻转功能的触发器是 。
5、OC 门可以实现 功能，CMOS 门电路中的 门也可以实现该功能.6、一只四输入端与非门，使其输出为0的输入变量取值组合有 种.7、常见的组合逻辑电路有编码器 、 和 。
8、逻辑函数BD AC AB F ++=的反函数为 ,对偶函数为 。
9、一个同步时序逻辑电路可以用 、 、 三组函数表达式描述.10、加法器的进位方式有 和 两种.11、16选1的 数据选择器有 个地址输入端。
12、存储器的种类包括 和 。
13、在时钟脉冲CP 作用下, 具有 和 功能的触发器称为T 触发器，其特性方程为 。
14、三态门输出的三种状态分别为： 、 和 。
15、用4个触发器可以存储 位二进制数。
16、逻辑电路中,高电平用1表示，低电平用0表示，则成为 逻辑。
17、把JK 触发器改成T 触发器的方法是 。
18、组合逻辑电路是指电路的输出仅由当前的 决定。
19、5个地址输入端译码器，其译码输出信号最多应有 个。
20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 。
21、一个ROM 有10根地址线,8根数据输出线,ROM 共有 个存储单元.22、N 个触发器组成的计数器最多可以组成 进制的计数器。
23、基本RS 触发器的约束条件是 .24、逻辑代数中3种基本运算是 、 和 。
25、逻辑代数中三个基本运算规则 、 和 .26、如果对键盘上108个符号进行二进制编码，则至少要 位二进制数码。
27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM.该ROM 有 根地址线，有 根数据输出线。
28、74LS138是3线—8线译码器，译码输出低电平有效,若输入为A 2A 1A 0=110时，输出76543210''''''''Y Y Y Y Y Y Y Y Y1= .29、两片中规模集成电路10进制计数器串联后,最大计数容量为 位。
数字电子技术期末复习题
1、已知Y=A （B+C ）+CD ，则＝ 。
2、已知，则Y ’＝ 。
3、三态门的三个状态分别是逻辑1态、逻辑0态和 。
4、若电源电压为V DD ，则COMS 反相器的阈值电压为 。
5、矩形脉冲的脉冲宽度与脉冲周期的比值，即q=t w /T 称为 ，它也可以认为是一个周期内 电平持续的时间。
6、全体最小项之和为 ，任意两个最小项的乘积为 。
7、请写出摩根定理的表达式： 。
8、TTL 反相器的输入端悬空相当于 （A 逻辑高电平、B 逻辑低电平）。
9、环型振荡器是利用延迟 反馈产生振荡的，它是将 个反相器首尾相接而构成的。
10、在设计任意进制计数器时，实现跳跃的方法有 和 两种。
11、全体最大项之积为 ，任意两个最大项之和为 。
12、=⊕1A 。
13．n 个变量有 个最小项。
14．当T 触发器的控制端接至固定的高电平时（即T 恒等于1），则特性方程为=+1n Q 。
有时也将这种接法的触发器叫做 触发器。
15．写出主从JK 触发器的特性方程 。
16．写出T 触发器的特性方程 。
17．写出D 触发器的特性方程 。
18．一个五位二进制加法计数器，由00000状态开始，问经过169个输入脉冲后，此计数器的状态为 。
19．某寄存器由D 触发器构成，有4位代码要存储，此寄存器必须有 个触20．描述同步时序电路有三组方程，指的是、和。
21．施密特触发器具有两个重要特点：一是施密特触发器属于触发，对于缓慢变化的信号同样适用，因此是一种优良的波形整形电路；二是具有特性，提高了它的抗干扰能力。
22．单稳态触发器有稳态和暂稳态两个不同的工作状态，暂稳态维持时间的长短取决于，与触发脉冲的宽度和幅值。
23．石英晶体多谐振荡器的振荡频率取决于石英晶体的频率，与外接电阻和电容。
24．压控振荡器是一种频率可控的振荡器，它的振荡频率随输入的变化而变化。
25．有同步RS触发器、维持阻塞D触发器、主从JK触发器，其中抗干扰能力最强的是，具有约束条件的是，具有空翻现象的是。
四川大学《数字电子技术》期末考试必备通关指导
《数字电子技术》综合复习资料（答案解析附后）第一部分: 单项选择题1、同模拟信号相比，数字信号的特点是它的( ) 。
A 、连续性B 、一致性C 、对偶性D 、离散性 2、（FF ）H 对应的8421BCD 码是（ ）。
A 、0001B 、01C 、D 、0010 3、函数B A B A Y +=),（ 中包含（ ）个最小项。
A 、1 B 、2 C 、3 D 、44、在逻辑函数中，全部最小项之和为（ ）。
A 、1B 、0C 、×D 、不确定5、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、最简与-或表达式B 、真值表C 、逻辑图D 、硬件描述语言6、若两个2位二进制数A =A 1A 0和B =B 1B 0相等，则表明A 1⊕B 1=（ ）；而A 0⊙B 0=（ ）。
A 、0，0 B 、0，1 C 、1，0 D 、1，17、已知逻辑函数的卡诺图如下图所示，不能实现这一函数功能的CMOS 门电路是（ ）。
A 、B 、C 、8、可以通过（ ）来消除组合逻辑电路竞争冒险。
A 、增加冗余项B 、减少冗余项C 、增加变量D 、减少变量9、下图为双四选一数据选择器74HC153构成的组合逻辑电路，输入变量为A 、B 、C ，输出逻辑函数F 1 (A ，B ，C)、F 2(A ，B ，C)的表达式和电路的逻辑功能分别为（ ）。
A 、F 1 =∑m(1,2,4,7)，F 2=∑m(3，5，6，7)，全加器B 、F 1 =∑m(1,2,4,7)，F 2=∑m(1，3，6，7），全减器C 、F 1 =∑m(1,2,4,7)，F 2=∑m(4，5，6，7)，全加器D 、F 1 =∑m(1,2,3,7)，F 2=∑m(3，5，6，7），全减器10、下图为八选一数据选择器构成的组合逻辑电路，输入变量为A 、B 、C 、D ，输出逻辑函数F 的表达式为（ ）。
A 、 F （A,B,C,D ）=∑m(4，8，9，13)；B 、 F （A,B,C,D ）=∑m(6，8，9，13)；C 、 F （A,B,C,D ）=∑m(6，7，8，9，12，15)；D 、 F （A,B,C,D ）=∑m(6，8，13，14，15)；11 ）。
成人教育《数字电子技术》期末考试复习题及参考答案
数字电子技术复习题（课程代码252311）一、简答题：1、简述组合电路和时序电路各自的特点是什么？答：组合电路的特点：任何时刻电路的稳定输出，仅取决于该时刻各个输入变量的取值，组合电路是由门电路组合而成，没有输出到输入的反馈连接，也不含记忆性的元件；时序电路的特点：在数字电路中，凡是任何时刻到来的稳态输出，不仅和该时刻的输入信号有关，还取决于电路原来的状态者，都叫做时序电路；时序电路中一定含有可存储电路状态的触发器；2、举例说明三态门的特点？答：三态门是由普通门电路加上使能控制信号构成的，它的输出端除了有高、低电平两种逻辑状态以外，还有高阻状态。
这样，三态门可以有更多的应用，如：可做多路开关、可用于信号的双向传输、构成数据总线等。
3、CMOS门电路与TTL门电路相比有些什么优点？请列举出三点？答：CMOS门电路与TTL门电路比较的优势有：功耗低、电源电压范围宽、抗干扰能力强、输入电阻高、扇出能力强等。
4、简述触发器的基本性质？答：(1) 具有两个稳定的状态，分别用二进制数码的“1”和“0”表示；(2) 由一个稳态到另一稳态，必须有外界信号的触发。
否则它将长期稳定在某个状态，即长期保持所记忆的信息；(3) 具有两个输出端：原码输出Q和反码输出Q。
一般用Q的状态表明触发器的状态。
如外界信号使Q=Q，则破坏了触发器的状态，这种情况在实际运用中是不允许出现的。
5、什么是竞争冒险，消除它的基本方法有哪些？（至少列举3种方法）答：在组合电路中，当输入信号改变状态时，输出端可能出现虚假信号——过渡干扰脉冲的现象，叫做竞争冒险；消除竞争冒险的基本方法有四种：引入封锁脉冲、引入选通脉冲、接入滤波电容、修改逻辑设计增加冗余项。
6、简述逻辑函数最小项的基本性质？答：(1)对任何变量的函数来讲，全部最小项之和为1；(2) 两个不同最小项之积为0；(3) n变量有2n项最小项，且对每一个最小项而言，有n个最小项与之相邻；7、简述组合逻辑部件中的SSI、MSI和LSI的含义？并说明MSI、LSI 与SSI相比具有哪些优点？答：见教材P74-75SSI ：小规模集成电路；MSI ：中规模集成电路；LSI ：大规模集成电路； MSI 、LSI 与SSI 相比具有如下优点：1、体积小；2、功耗低，速度快；3、可靠性高；4、抗干扰能力强；5、应用MSI 、LSI 可以使数字设备的设计过程大大简化；等等二、化简题（一）利用逻辑代数中的公式把下列函数化简成最简与或式：1()F A A AB ABC =++、答案：()F A A AB ABC A AB A=++=+=2、F A A B B A B =+++++ 答案：F A A B B A BA AB B ABA B B A AB AB AB AB=+++++=+++=+++=+=+3、()()FA B A B AB =⊕++； 答案：()()()()F A B A B AB A AB AB B AB AB ABAB AB AB A B=⊕++=++++=++=+4、F A B CD DB =+++答案：F A B CD DBA BCD D BA B D=+++=+++=++5、F(A,B,C)=A B AB ABC +++ 答案：()A B AB ABC A B AB ABC B A A AC B+++=⋅++=++=6、F AB ABD A C BCD =+++答案：(1)F AB ABD A C BCD AB D A C BCD AB A C BCD AB A C=+++=+++=++=+（二）利用卡诺图化简下列函数，写出下列函数的最简与或式：1(3,5,6,7)F =∑ 2(2,3,6,8,9,12)F =∑答案：先画出上面两个函数的卡诺图，然后再分别写出其最简与或式1F2F1F AB BC AC =++ 2F AC D AB C A BC A CD =⋅+⋅+⋅+（三）观察下列卡诺图，然后分别写出其最简与或式：3F4F答案：3F A BD BC ABC =⋅++ 4F B C D =++5F6F答案：5F AB BC AD =++ 6F AB AD AD =++三、根据下列电路图，分别写出各输出函数的最简表达式AB1AB C2答案：1()()()()F A A B B A B A A B B A B A A B B A B AB A B=+++++=++++=+⋅+⋅=+⋅2()()()F A B C BC ABC ABC BCC AB B B AC C AC BC AB=⊕+=++=+++=++A B答案：30011223310F m D m D m D m D AB C AB AB AB C ABC AB AC=⋅+⋅+⋅+⋅=⋅+⋅+⋅+⋅=++4025702570257F Y Y Y Y m m m m m m m m AC AC=+++=+++=+++=+教材例题： P3，例1—例9 P53，例22—例25四、画波形题：假设起始状态都是“0”，画出下列各图中最后输出Q 的波形，CP 的波形如图所示：CP1(a) (b) (c)解：a)、b)波形如下图：c)波形如下图：11（d ）CPA (e)(e) 波形如下图：五、分析题：1、请分析下面电路，写出函数表达式，画出真值表，说明其逻辑功能B C解：F AB AC AB AC =⋅=+ABC这是一个三变量表决器，A 具有否决权。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术试题库及答案(学霸专用,用了都说好)资料
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数电期末知识点总结
数电期末知识点总结一、数字逻辑1. 数字系统数字系统是一种表示数值和计算的方式。
常见的数字系统有二进制、八进制、十进制和十六进制。
二进制是计算机内部用的数字系统，十六进制则是计算机系统常见的数字系统。
2. 基本逻辑门基本逻辑门包括与门、或门、非门、异或门、同或门等。
这些逻辑门可以用来构建各种数字逻辑系统。
3. 逻辑函数逻辑函数可以表示为逻辑表达式或者真值表。
逻辑函数的不同表示方式可以用来进行数字逻辑系统的设计和分析。
4. 布尔代数布尔代数是逻辑函数的数学理论基础。
在数字逻辑系统的设计和分析中，布尔代数是非常重要的基础知识。
5. 组合逻辑电路组合逻辑电路是由逻辑门直接连接而成的数字逻辑系统。
组合逻辑电路的设计和分析是数字逻辑课程的重点内容之一。
6. 时序逻辑电路时序逻辑电路是由组合逻辑电路和时钟信号组成的数字逻辑系统。
时序逻辑电路的设计和分析是数字逻辑课程的另一个重要内容。
二、数字电路1. 数字集成电路数字集成电路是由大量的逻辑门和触发器等数字元件组成的电路芯片。
数字集成电路是数字逻辑系统的基础。
2. 二极管逻辑电路二极管逻辑电路是由二极管直接连接而成的数字逻辑系统。
二极管逻辑电路在数字逻辑发展的早期有重要的应用。
3. TTLTTL是一种重要的数字电路技术标准。
TTL技术具有高速、稳定、可靠等特点，是数字集成电路的主要技术之一。
4. CMOSCMOS是另一种重要的数字电路技术标准。
CMOS技术具有低功耗、高密度等特点，是数字集成电路的主要技术之一。
5. FPGAFPGA是一种灵活可编程的数字逻辑芯片。
FPGA具有很高的可编程性和并行性，可以实现各种复杂的数字逻辑系统。
6. ASICASIC是一种专门定制的数字逻辑芯片。
ASIC可以根据特定的应用需求进行设计和制造，具有很高的性能和可靠性。
三、数字信号处理1. 采样采样是将连续信号转换为离散信号的过程。
在数字信号处理中，采样是非常重要的步骤。
2. 量化量化是将连续信号的幅度值转换为离散值的过程。
数字电子技术课期末考试复习题
一、填空题每小题△△分,共△△分1逻辑代数中的三种基本的逻辑运算是与运算、或运算和非运算;2逻辑变量和逻辑函数的取值只有0和1两种取值;它们表示两种相反的逻辑状态;3与逻辑运算规则可以归纳为有0出 0,全1出1;4或逻辑运算规则可以归纳为有1出 1,全0出0;5与非逻辑运算规则可以归纳为有0出1,全1出0;6或非逻辑运算规则可以归纳为有1出0,全0出1;7二极管从导通到截止所需时间称为开通时间;8OC门是集电极开路门,使用时必须在电源VCC与输出端之间外接电阻;9在数字电路中,三极管工作在饱和状态和截止状态;10三态输出门输出的三个状态分别为低电平、高电平、高阻态;11逻辑代数中三条重要的规则是代入规则、对偶规则和反演规则;12化简逻辑函数的主要方法有代数化简法和卡诺图化简法;13逻辑函数的表示方法主要有函数表达式、真值表、逻辑、卡诺图和波形图;31编码器按功能不同分为二进制编码器、二-十进制编码器和优先编码器;32译码器按功能不同分为二进制译码器、二-十进制译码器和显示译码器;338选1数据选择器在所有输入数据都为1时,其输出标准与或表达式共有 8 个最小项;34输入3位二进制代码的二进制译码器应有 8 个输出端,共输出 8 个最小项;35共阳极LED数码管应由输出低电平的七段显示译码器来驱动点亮;而共阴极LED数码管应由输出高电平的七段显示译码器来驱动点亮;41二进制数是以 2 为基数的计数体制,十进制数是以 10 为基数的计数体制,十六进制是以 16 为计数体制;42十进制数转换为二进制数的方法是：整数部分用除2取余,小数部分用乘2取整法;43二进制数转换为十进制数的方法是各位按权展开相加;44全加器有三个输入端,它们分别为被加数、加数和相邻低位进位；输出端有两个,分别为本位和、进位数;45数值比较器的功能是比较两组二进制数的大小或相等的电路,当输入A=1111和B=1101时,则它们比较得结果为A>B ;51触发器具有两个稳定状态,在外信号作用下这两个稳定状态可相互转换;52边沿JK触发器具有置0 、置1 、保持和翻转功能;55在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象;61对于时序逻辑电路来说,某时刻电路的输出状态不仅取决于该时刻的输入信号,而且还取决电路的原有状态,因此,时序逻辑电路具有记忆性;62时序逻辑电路由组合逻辑电路和存储电路两部分组成,存储电路必不可少;63计数器按进制分：有二进制计数器、十进制计数器和任意进制计数器;64集成计数器的清零方式分为异步置零和同步置零；置数方式分为同步置数和同步置数;65一个4位二进制加法计数器的起始计数状态Q3Q2Q1Q0=1010,当最低位接收到4个计数脉冲时,输出的1110;72多谐振荡器没有稳定状态,只有两个暂稳态状态,其振荡周期T取决于RC 的值;71常见的脉冲产生电路有多谐振荡器,常见的脉冲整形电路有单稳态触发器、施密特触发器;73施密特触发器具有回差现象,又称电压滞后特性；单稳触发器最重要的参数为脉宽;74在由555定时器组成的多谐振荡器中,其输出脉冲的周期T为R1+R2C;75在由555定时器组成的单稳态触发器中,其输出脉冲宽度t W为;81将模拟信号转换为数字信号,需要经过采用、保持、量化、编码四个过程;82D／A转换器用以将输入的二进制代码转换为相应模拟电压输出的电路;83R-2R 倒T型网络D／A转换器主要由电子模拟开关、基准电压、R-2R倒T型电阻网络和求和运算放大器等部分组成;84A／D转换器从转换过程看可分为两类直接A/D转换器和间接A/D转换器两类; 85A/D转换器的位数越多,能分辨最小模拟电压的值就越小;二、判断题每小题△△分,共△△分；对的打“∨”,错的打“×”1二极管可组成与门电路,但不能组成或门电路; ×2三态输出门可实现“线与”功能; ×3二端输入与非门的一个输入端接高电平时,可构成反相器; ×474LS00是2输入端4与非门; √5二端输入或非门的一个输入端接低电平时,可构成反相器; √21逻辑函数的标准与－或表达式又称为最小项表达式,它是唯一的; √22卡诺图化简逻辑函数的实质时合并相邻最小项; √23因为A AB A =+,所以0=AB ; ×24因为A B A A =+)(,所以0=+B A ; ×25逻辑函数BC A Y +=又可以写成))((C A B A Y ++=; √31优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效; × 32编码与译码是互逆的过程; √33二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路;√34共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动; √35数据选择器和数据分配器的功能正好相反,互为逆过程; √41一个n 为二进制数,最高位的权值是2n-1; √42十进制数45的8421BCD 码是101101; ×43余3BCD 码是用3位二进制数表示一位十进制数; ×44半加器只考虑1位二进制数相加,不考虑来自低位的进位数; √45数值比较器是用于比较两组二进制数大小的电路; ×51RS 触发器的约束条件RS=0表示不允许出现R=S=1的输入; √52主从JK 触发器、边沿JK 触发器和同步JK 触发器的逻辑功能完全相同; √ 53对边沿JK 触发器,在CP 为高电平期间,当J=K=1时,状态会翻转一次; × 54若要实现一个可暂停的一位二进制计数器,控制信号A =0计数,A=1保持,可选用T 触发器,且令T=A ; ×55同步D 触发器在CP =1期间,D 端输入信号变化时,对输出Q 端没有影响; ×61同步时序电路具有统一的时钟CP 控制; √62十进制计数器由十个触发器组成; √63异步计数器的计数速度最快; ×644位二进制计数器也是一个十六分频电路; √65双向移位寄存器可同时执行左移和右移功能; ×71施密特触发器可用于将三角波变换成正弦波; ×72施密特触发器有两个稳态; √73多谐振荡器的输出信号的周期与阻容元件的参数成正比; √74石英晶体多谐振荡器的振荡频率与电路中的R、C成正比; ×75单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比; ×81D/A转换器的位数越多,转换精度越高; √82双积分型A/D转换器的转换精度高、抗干扰能力强,因此常用于数字式仪表中; √3采样定理的规定是为了能不失真地恢复原模拟信号,而又不使电路过于复杂; √84A / D 转换器完成一次转换所需的时间越小,转换速度越慢; ×85A/D转换器的二进制数的位数越多,量化单位△越小; √三、单项选择题每小题△△分,共△△分,将对的序号填入括号内,每小题只有一个选项是对的,多选无效1要使与门输出恒为0,可将与门的一个输入端 A ;A. 接0B. 接1C.接0、1都可以D.输入端并联2要使或门输出恒为1,可将或门的一个输入端 B ;A. 接0B. 接1C.接0、1都可以D.输入端并联3要使异或门成为反相器时,则另一个输入端应接 B ;A. 接0B. 接1C.接0、1都可以D.两输入端并联4集电极开路门OC门在使用时,输出端通过电阻接 B ;A. 地B. 电源C. 输入端D. 都不对5以下电路中常用于总线应用的有 D ;A.O C门B. CMOS与非门C. 漏极开路门D. TSL门21指出下列各式中哪个是3变量ABC 的最小项B;A ． AB B. ABC C. AC D. A+B22逻辑项D BC A 的逻辑相邻项为 A A. D ABC B. ABCD C. CD B A D. D C AB23实现逻辑函数CD AB Y ⋅=需要用 BA. 两个与非门B. 三个与非门C. 两个或非门D. 三个或非门24使逻辑函数取值)(B A C B A Y +⋅+=为1的变量取值是 CA. 001B. 101C. 011D. 11125函数AC BC AB Y +==1与C A C B B A Y ++=2, DA. 互为对偶式B. 互为反函数C. 相等D. A 、B 、C 都不对31若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位;.6 C32一个16选一的数据选择器,其地址输入选择控制输入端有 C 个;.2 C34用四选一数据选择器实现函数Y =0101A A A A +,应使 A ;=D 2=0,D 1=D 3=1 =D 2=1,D 1=D 3=0=D 1=0,D 2=D 3=1 =D 1=1,D 2=D 3=035八路数据分配器,其地址输入端有 C 个;.2 C411010的基数是 BA 、10B 、2C 、16D 、任意数42二进制数的权值是 DA、10的幂B、8的幂C、16的幂D、2的幂43和4位串行进位加法器相比,使用4位超前进位加法器的目的是BA、完成4位加法运算B、提高加法运算速度C、完成串并行加法运算D、完成加法运算自动进位44能对二进制数进行比较的电路是AA、数值比较器B、数据分配器C、数据选择器D、编码器458位串行进位加法器由AA、8个全加器组成B、8个半加器组成C、4个全加器和4个半加器组成D、16个全加器组成51存储8位二进制信息要 D 个触发器;.3 C52对于JK触发器,若J=K,则可完成 C 触发器的逻辑功能;ˊ53欲使J K触发器按Q n+1=Q n工作,可使J K触发器的输入端A B D F ;=K=0 =Q,K=Q=Q,K=Q =Q,K=0 =0,K=Q54欲使D触发器按Q n+1=Q n工作,应使输入D= D ;.1 C D.Q55为实现将J K触发器转换为D触发器,应使 A ;=D,K=D B. K=D,J=D=K=D =K=D61同步计数器和异步计数器比较,同步计数器的显着优点是A;A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C P控制;62把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器;.5 C638位移位寄存器,串行输入时经 D 个脉冲后,8位数码全部移入寄存器中;.2 C64一位8421BCD码计数器至少需要 B 个触发器;.4 C65加/减计数器的功能是 AA.既能进行加法计数又能进行减法计数B.加法计数和减法计数同时进行C.既能进行二进制计数又能进行十进制计数D.既能进行同步计数又能进行异步计数71多谐振荡器可产生 B ;A.正弦波B.矩形脉冲C.三角波D.锯齿波72石英晶体多谐振荡器的突出优点是 C ;A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭73555定时器可以组成ABC ;A.多谐振荡器B.单稳态触发器C.施密特触发器触发器74用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为 B ;A.3.33V75以下各电路中, B可以产生脉冲定时;A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器81R-2R倒T型电阻网络D/A转换器中的阻值为 BA. 分散值和2R C. 2R和3R 和R/282 将一个时间上连续变化的模拟量转换为时间上断续离散的模拟量的过程称为A ;A.采样B.量化C.保持D.编码83用二进制码表示指定离散电平的过程称为 D ;A.采样B.量化C.保持D.编码84将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B ;A.采样B.量化C.保持D.编码85以下四种转换器, A是A/D转换器且转换速度最高;A.并联比较型B.逐次逼近型C.双积分型D.施密特触发器四、简答题每小题△△分,共△△分1. 进行逻辑电路设计时,请问对与门和非门多余的输入端如何处理答：对于与门和与非门的多余输入端可直接或通过电阻接到电源V cc上,或将多余的输入端与正常使用的输入端并联使用;或门和或非门的多余输入端应接地或者与有用输入端并接;2. 请简述卡诺图化简法的基本原理和化简方法对无关项如何处理答：卡诺图化简法是基于合并相邻最小项的原理进行化简的,两个相邻最小项合并可以消去一个变量,4个相邻最小项合并可以消去2个变量,一般说,2n个相邻最小项合并,可以消去n个变量;卡诺图化简方法的优点是简单、直观,有一定的步骤和方法可循;无关项可以取0,也可以取1,它的取值对逻辑函数值没有影响,应充分利用这一特点化简逻辑函数,以得到更为满意的化简结果;3.什么是译码器常用的译码器有哪些答：译码是编码的逆过程,它将输入代码转换成特定的输出信号,即将每个代码的信息“翻译”出来;在数字电路中,能够实现译码功能的逻辑部件称为译码器,译码器的种类有很多,常用的译码器有二进制译码器、二-十进制译码器、显示译码器等;4.什么是数据分配器答：将一路输入数据分配到多路数据输出中的指定通道上的逻辑电路称为数据分配器,又称多路数据分配器;数据分配器和译码器非常相似;将译码器进行适当连接,就能实现数据分配的功能;51．触发器和门电路是构成数字系统的基本逻辑单元;前者具有记忆功能,用于构成时序逻辑电路；后者没有记忆功能,用于构成组合逻辑电路;触发器的两个基本特点：①有两个稳定状态；②在外信号作用下,两个稳定状态可相互转换,没有外信号作用时,保持原状态不变;因此,触发器具有记忆功能,常用来保存二进制信息;一个触发器可存储 1 位二进制码,存储n 位二进制码则需用n 个触发器;52．触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系;其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图又称时序图等; 触发器根据逻辑功能不同分为RS 触发器 D 触发器JK 触发器T 触发器T′触发器61．时序逻辑电路由触发器和组合逻辑电路组成,其中触发器必不可少;时序逻辑电路的输出不仅与输入有关,而且还与电路原来的状态有关;时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路;前者所有触发器的时钟输入端CP 连在一起,在同一个时钟脉冲CP 作用下,凡具备翻转条件的触发器在同一时刻翻转;后者时钟脉冲 CP 只触发部分触发器,其余触发器由电路内部信号触发,因此,其触发器的翻转不在同一输入时钟脉冲作用下同步进行;描述时序电路逻辑功能的方法有逻辑图、状态方程、驱动方程、输出方程、状态转换真值表、状态转换图和时序图等;时序逻辑电路分析的关键是求出状态方程和状态转换真值表,然后分析时序逻辑电路的功能;62．计数器是快速记录输入脉冲个数的部件;按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器;计数器除了用于计数外,还常用于分频、定时等;集成计数器功能完善、使用方便灵活;功能表是其正确使用的依据;63．利用集成计数器可以很方便地构成N 进制任意进制计数器;其主要方法为：反馈清零法和反馈置数法,当需要扩大计数器容量时,可将多片集成计数器进行级联;反馈清零法和反馈置数法的主要不同是：反馈归零法将反馈控制信号加至清零端CR上；而反馈置数法则将反馈控制信号加至置数端LD上,且必须给置数输入端D3 ~ D0 加上计数起始状态值;反馈归零法构成计数器的初值一定是 0,而反馈置数法的初值可以是 0,也可以非 0 ;设计时,应弄清归零或置数功能是同步还是异步的,同步则反馈控制信号取自S N-1；异步则反馈控制信号取自S N ;64．寄存器主要用以存放数码;移位寄存器不但可以存放数码,还能对数码进行移位操作;移位寄存器有单向移位寄存器和双向移位寄存器;集成移位寄存器使用方便、功能全、输入和输出方式灵活,功能表是其正确使用的依据;71．多谐振荡器没有稳定状态,只有两个暂稳态;依靠电容的充电和放电,使两个暂稳态相互自动交换;因此,多谐振荡器接通电源后便输出周期性的矩形脉冲;改变电容充、放电回路中的R、C值的大小,便可调节振荡频率;在振荡频率稳定度要求很高的情况下;可采用石英晶体多谐振荡器;多谐振荡器主要用作信号源;72．施密特触发器有两个稳态状态,而每个稳定状态都是依靠输入电平来维持的;当输入电压大于正向阈值电压UT+时,输出状态转换到另一个稳定状态；而当输入电压小于负向阈值电压U时,输出状态又返回到原来的稳定状态;利用这个特性T-可将输入的任意电压波形变换成边沿陡峭的矩形脉冲输出,特别是可将边沿变化缓慢的信号变换成边沿陡峭的矩形脉冲;施密特触发器具有回差特性,调节回差电压的大小,可改变电路的抗干扰能力;回差电压越大,抗干扰能力越强;施密特触发器主要用于波形变换成、脉冲整形、幅度鉴别等;73．单稳态触发器有一个稳定状态和一个暂稳态,在没有触发脉冲作用时,电路处于稳定状态;在输入触发脉冲作用下,电路进入暂稳态,经一段时间后,自动返回到稳定状态,从而输出宽度和幅度都符合要求的矩形脉冲;输出脉冲宽度取决于定时元件R、C值的大小,与输入触发脉冲没有关系;调节 R、C值的大小,可改变输出脉冲的宽度;74．555 定时器是一种用途很广的多功能电路,只需外接少量的阻容元件就可很方便地组成施密特触发器、单稳态触发器和多谐振荡器等,使用方便灵活,有较强的驱动负载的能力,获得了广泛的应用;A 转换是将输入的数字量转换为与之成正比的模拟电量;常用的 D/A 转换器主要有权电阻网络型、R-2R 倒 T 形电阻网络型、权电流网络型转换器; R-2R 倒T 形电阻网络 D/A 转换器所需电阻种类少,转换速度快,便于集成化,但转换精度较低;权电流网络 D/A 转换器转换速度和转换精度都比较高;D转换是将输入的模拟电压转换为与之成正比的数字量;常用A/D转换器主要有并联比较型、双积分型和逐次渐近型;其中,并联比较型A/D转换器属于直接转换型,其转换速度最快,但价格贵；双积分型A/D转换器属于间接转换型,其速度慢,但精度高、抗干扰能力强；逐次渐近型也属于直接转换型,其速度较快、精度较高、价格适中,因而被广泛采用;D转换要经过取样、保持、量化与编码四个步骤实现;前两个步骤在取样 - 保持电路中完成,后两个步骤在A/D 转换器中完成;在对模拟信号进行取样时,必须满足采样定理,取样脉冲的频率f s 必须大于等于输入模拟信号频谱中最高频率分量的 2 倍;这样才能不失真地恢复出原来的模拟信号;A转换器和A/D转换器的分辨率和转换精度都与转换器的位数有关,位数越多,分辨率和精度越高;基准电压V REF是重要的应用参数,要理解基准电压的作用,尤其是在A/D转换中,它的值对量化误差、分辨率都有影响;一般应按器件手册给出的范围确定V REF值,并且保证输入的模拟电压最大值不大于V REF值;五、分析应用题每小题△△分,共△△分1.秒信号发生电路秒信号发生电路产生1Hz的时间基准信号,数字钟大多采用32768215Hz石英晶体振荡器,经过15级二分频,获得1Hz的秒脉冲,秒脉冲发生器电路如图6-36所示;图6-36 秒脉冲发生器该电路主要应用CD4060,CD4060是十四级二进制计数器/分配器/振荡器,它与外接电阻、电容、石英晶体共同组成215=32768Hz振荡器,并进行14级二分频,再外加一级D触发器74LS74二分频,输出1Hz的时基秒信号;CD4060的引脚排列如图所示R1是直流负反馈电阻,可使CD4060内非门电路工作在电压传输特性的过渡区,即线性放大区;R1的阻值可在几兆欧到几十兆欧之间选择,一般取22M,C1、C2起稳定振荡频率作用,其中,C2是微调电容,可将振荡器的频率调整到精确值;3．计数器电路计数器的秒、分、时的计数均由集成电路74LS160实现,其中,秒、分为60进制,时为二十四进制;1秒、分六十进制计数器秒、分计数器完全相同,将一片74LS160设计成十进制加法计数器,另一片设计成六进制加法计数器,当计数到59时,再来一个脉冲变成00,然后再重新开始计数;如图6-37所示;图6-37 六十进制计数器2时进制数为二十四进制计数器;如图6-38所示;图6-38 24进制计数器4.电路如图所示,由555定时器组成1请问此电路的名字多谐振荡器单稳态触发器2计算它的频率fT= R1+R2 C 定时时间为TW=RC ln3= RC六、综合设计题每小题△△分,共△△分1.用基本集成门电路设计制作三人表决器,3人中至少有2人同意,提案通过,否则提案不通过;当表决某项提案时,同意则按下对应的开关,不同意则不按;表决结果用LED灯显示,如果灯亮,则提案通过,不通过LED灯不亮;根据项目要求,设计一个三人少数服从多数的表决组合逻辑电路;设计制作步骤如下：1分析设计要求;设三人为A、B、C,同意为1,不同意为0；表决为Y,有2人或2人以上同意,表决通过,通过为1,否决为0;因此,A、B、C为输入量,Y为输出量;2 列出真值表,如表2-7所示;1分3 写出最小项表达式4化简逻辑表达式5画逻辑电路图,可用与非门—与非门集成电路来完成,也可用译码器和门电路来完成;2分将上述与或表达式Y＝AB＋BC＋AC化为与非与非表达式,CA⋅=,则Y⋅ABBC逻辑电路可用图2-18 表示;。
数字电子技术期末复习题
《数字电子技术》期末复习题一、填空题：1、数字信号要求分辨两种状态，分别是、，对应表示为________和________。
2、对同或门和异或门来说，它们关系是3、逻辑变量只有________、________两种取值；在正逻辑规定中分别用________、________电平表示。
4 在数字电路中只处理二进制数，二制数的数码为、两个；写出从（0000）2依次加1的所有4位二进制数的前三个数：____________________________ 。
5完成二进制加法（1011）2 +1 =（）2。
6、常用的BCD码有、、、等。
常用的可靠性代码有、等。
7、二制数的数码为_____、_____两个；二进制加法：0+1=______；1+1=______ 。
8、14=（________）2；（5A）16= （________）2；（10011101）2=（_____）16。
9、23=（）2；（3D）16=（）2；（1110 0101）2=（）16。
10、完成二进制加法（1111）2 +1 =（）211、（38）10用8421BCD码表示为（）8421BCD。
11、在计算机内部，只处理二进制数；二制数的数码为、两个；写出从（00）2依次加1的所有2位二进制数：。
11、14=（）2；（7A）16= （）2；（10101101）2=（）16。
12、（10110010.1011）2=( )8=( )1613、逻辑函数的常用表示方法有、、。
14、逻辑函数F=A B C D+A+B+C+D= 。
15、309用8421BCD码表示为（）8421BCD。
16、逻辑变量只有、两种取值；在正逻辑规定中分别用、电平表示。
17、基本的逻辑运算是、、三种。
18、计算机中字符也用二进制表示，写出一种字符的编码标准名称。
19、基本的逻辑运算是________、________、________三种；逻辑运算：1+1=________；1•1=________。
数字电子技术期末考试试题
数字电子技术期末考试试题一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. T触发器3. 在数字电路设计中，以下哪个是同步电路的特点？A. 所有信号都通过同一个时钟信号同步B. 信号传输速度慢C. 电路复杂度高D. 容易受到噪声干扰4. 以下哪个不是数字电子技术中的存储元件？A. 电容B. 电阻C. 触发器D. 寄存器5. 组合逻辑电路的输出只与：A. 当前输入有关B. 过去输入有关C. 未来输入有关D. 以上都不是6. 在数字电子技术中，一个4位二进制数能表示的最大十进制数是：A. 15B. 16C. 255D. 2567. 以下哪个不是数字电子技术中的编码方式？A. 格雷码B. 曼彻斯特编码C. 哈夫曼编码D. 差分曼彻斯特编码8. 一个标准的5V TTL逻辑门，其高电平输入电压范围是：A. 0V至2VB. 2V至5VC. 3.5V至5VD. 0V至3.5V9. 以下哪个是数字电子技术中常用的模拟/数字转换器？A. 模数转换器B. 数模转换器C. 模数转换器和数模转换器D. 以上都不是10. 在数字电子技术中，以下哪个是布尔代数的基本运算？A. 加法B. 乘法C. 与运算D. 除法二、简答题（每题5分，共10分）1. 解释什么是时序逻辑电路，并给出一个实际应用的例子。
2. 描述什么是布尔代数，并解释其在数字电路设计中的重要性。
三、计算题（每题10分，共20分）1. 给定一个逻辑电路，包含两个与门和两个非门，输入A和B，求输出Y的逻辑表达式，并画出电路图。
2. 设计一个4位的二进制加法器，给出其真值表，并说明其工作原理。
四、分析题（每题15分，共30分）1. 分析一个同步计数器的设计，包括其工作原理、状态转移图和时序图。
2. 讨论数字滤波器的类型和应用，特别是低通滤波器和高通滤波器的区别。
数字电子技术 期末复习共97页文档
谢谢！
ห้องสมุดไป่ตู้
45、法律的制定是为了保证每一个人 自由发 挥自己 的才能 ，而不 是为了 束缚他 的才能 。—— 罗伯斯 庇尔
61、奢侈是舒适的，否则就不是奢侈 。——CocoCha nel 62、少而好学，如日出之阳；壮而好学 ，如日 中之光 ；志而 好学， 如炳烛 之光。 ——刘 向 63、三军可夺帅也，匹夫不可夺志也。 ——孔 丘 64、人生就是学校。在那里，与其说好 的教师 是幸福 ，不如 说好的 教师是 不幸。 ——海 贝尔 65、接受挑战，就可以享受胜利的喜悦 。——杰纳勒 尔·乔治·S·巴顿
数字电子技术 期末复习
41、实际上，我们想要的不是针对犯 罪的法 律，而 是针对 疯狂的 法律。 ——马 克·吐温 42、法律的力量应当跟随着公民，就 像影子 跟随着 身体一 样。— —贝卡 利亚 43、法律和制度必须跟上人类思想进 步。— —杰弗 逊 44、人类受制于法律，法律受制于情 理。— —托·富 勒
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
F ABC ABC ABC D 约束条件A⊕B=0
解：
F AC AC AD
F BC ACD F ( B C )( A C D)
第 13 页
武汉大学电气工程学院
数字电子技术
第三章习题
第 14 页
武汉大学电气工程学院
数字电子技术
数字电子技术
例：试按输出逻辑表达式连接TTL电路
A B
VCC
A B
GND
A B C D
A
B
A B
VCC
第 20 页
武汉大学电气工程学院
数字电子技术
例：图中R1,R2和C构成输入滤波电路，当开关闭合时， 要求门电路输入电压≤0.4V，当开关断开时，要求门电路 输入电压≥4V,试求R1和R2的最大允许值；各门电路为 74LS系列TTL反相器，高电平输入电流 ≤20uA， 低电平输入电流≤-0.4mA 解：开关闭合时，低电平输入 电流流过电阻R2:
第6页
武汉大学电气工程学院
数字电子技术
例：用公式法证明下列等式
AC AB BC AC D A BC 解： AC AB BC AC D
ABC BC AC D A BC AC D A BC
例：用公式法证明下列等式 A⊕B⊕C=A⊙B⊙C 解：
第5页
武汉大学电气工程学院
数字电子技术
例：将下列十进制数转换BCD码 （1）(526.72)10=(?)余3码 （2）(645.89)10=(?)5421BCD
解： (1) (526.72)10=(1000,0101,1001.1010,0101)余3码 (2) (645.89)10=(1001,0100,1000.1011,1100)5421BCD 例：某数(1100,1101,1110.1111)其对应的十进制数(678.9)10, 问该数是什么BCD码 解： (1100,1101,1110.1111)2421BCD=(678.9)10
例：试说明如下电路的功能。
解： 写出逻辑表达式：
P ABC 1 P2 BP1 B ABC P4 CP C ABC 1
P3 AP A ABC 1
F P2 P3 P4 ( A B C )( A B C )
第 29 页
武汉大学电气工程学院
数字电子技术
得到逻辑真值表：
A B C D E F
&
Y1
A B C D E F
V DD=10V R
≥1
&
R
Y2
≥1
解：
Y A B C D E F A B C D E F
Y ABC DEF ABCDEF
第 16 页
武汉大学电气工程学院
数字电子技术
例：试写出下图所示的逻辑功能
解：
化简并转换为与非表达式：
L( D3 D2 D1D0 ) D2 D1 D0 D2 D1 D0
图略。
第 33 页
武汉大学电气工程学院
数字电子技术
例：用红绿黄三个灯表示三台设备的工作情况，绿灯亮表示 全部正常，红灯亮表示一台不正常，黄灯亮表示两台不正常， 红黄灯同时亮表示全不正常，试选用合适芯片设计电路。
第3页
武汉大学电气工程学院
数字电子技术
第一、二章习题
第4页
武汉大学电气工程学院
数字电子技术
例：将下列二进制数转换为十进制数
（1）10110.0101 （2）1101101.111
解： （1）(10110.0101)2=1×24+1×22+1×21+1×2-2+1×2-4=(22.3125)10 （2）(1101101.111)2=1×26+1×25+1×23+1×22+ 1×20+1×2-1+1×2-2+1×2-3=(109.875)10 例：将十进制数225.246转换为二、八和十六进制数 解： （1）(225.246)10=(11100001.011)2 （2）(225.246)10=(341.175)8 （3）(225.246)10=(E1.3E)16
例：已知CMOS电路和 输入A,B及控制端C的波形,
试画出Q端的波形
B C A
TG1 ≥1
Q
1
A B
C
TG2
C Q
C
C
解： 当C=0时，TG1导通、TG2截止，Q A B 当C=1时，TG2导通、TG1截止， Q B
第 15 页
武汉大学电气工程学院
数字电子技术
例：试写出下图所示的逻辑功能
第9页
武汉大学电气工程学院
数字电子技术
例：将下列各函数用与非门实现
F m(0,2,3,4,5,6,7,12,14,15)
解：
F AC BC AD B D AB AC BC AD B D AB
第 10 页
武汉大学电气工程学院
数字电子技术
例：将下列各函数用或非门实现
Y A B C A B C ABC
第 17 页
武汉大学电气工程学院
数字电子技术
例：试说出如下各TTL电路输出电平（高、低、高阻）
低
高
高
低
高阻
高阻
低
低
第 18 页
武汉大学电气工程学院
数字电子技术
例：试说出如下各CMOS电路输出电平（高、低、高阻）
高
低
低
第 19 页
武汉大学电气工程学院
F m(0,2,8,10,14,15)
解：用圈0的方法
F BC BD AB F ( B C )( B D)( A B) B C B D A B
第 11 页
武汉大学电气工程学院
数字电子技术
例：用卡诺图将下列含有无关项的逻辑函数化简为最简
“与或”式和最简“或与”表达式。
F ABC ABC ABC D ABC D
变量A,B,C,D不可能出现相同的取值 解：
F AC B D
F AC CD BC F ( A C )(C D)( B C )
第 12 页
武汉大学电气工程学院
数字电子技术
例：用卡诺图将下列含有无关项的逻辑函数化简为最简
武汉大学电气工程学院
数字电子技术
例：试设计一个8421BCD码的检码电路，要求当输入 DCBA≤4或≥8，电路输出高电平，否则为低电平。 用与非门设计该电路。
解：根据题意得到真值表
由真值表得到逻辑函数表达式
L( D3 D2 D1 D0 ) m(0,1,2,3,4,8,9) d (10,11,12,13,14,15)
VIL nR2 I IL 0.4 R2 (max) 0.2k
开关断开时，高电平输入 电流流过电阻R2和R1:
VIH VCC n( R2 R1 ) I IH 4 R1(max) 9.8k
第 21 页
武汉大学电气工程学院
数字电子技术
例：图为继电器线圈驱动电路，要求VI=Vth时三极管T 截止，而VI=0时三极管饱和导通。已知OC门输出管截止时 漏电流IOH≤100uA,导通时允许流过的最大电流ILM=10mA, 管压降小于0.1V，三极管放大倍数为50，继电器线圈内阻 240欧姆，电源正电压12V，负电压-8V，R2=3.2k,R3=18k， 求R1阻值范围。
vIH VDD R I HM 4V RMAX 20k
根据CMOS门输入低电平的 要求：
vIL VDD R I LM 0.3 RMIN 0.59k
第 25 页
武汉大学电气工程学院
数字电子技术
第四章习题
第 26 页
武汉大学电气工程学院
数字电子技术
例：由与非门构成的表决电路如图所示，ABCD表示4个人， L=1时表示决议通过，试分析（1）通过决议有几种情况； （2）谁的权力最大。
武汉大学电气工程学院
数字电子技术
重点：
1. 代数法、卡诺图法化简逻辑表达式； 2. 基于门电路参数的计算问题； 3. 组合逻辑电路的分析与设计； 4. 同步时序逻辑电路的分析设计； 5. 常用组合逻辑电路的应用； 6. 常用时序逻辑电路的应用； 7. 单稳、多谐、施密特电路的分析计算； 8. 电路符号；
解：根据题意得到真值表
由真值表得到逻辑函数表达式
Y ( A, B, C ) m(0,1,2,4) G ( A, B, C ) m7
R( A, B, C ) m(0,3,5,6)
第 34 页
武汉大学电气工程学院
数字电子技术
Y ( A, B, C ) m(0,1,2,4) G ( A, B, C ) m7
第 22 页
武汉大学电气工程学院
数字电子技术
解： 根据饱和导通的要求， 计算R1的最大值：
VCC iB 1mA RC 0.7 (8) i1 0.43mA R3
v p 3.2 i2 0.7 5.28V
i3 i1 I OH 1.53mA
i3 VCC v p R1 1.53mA R1 4.39k
武汉大学电气工程学院
数字电子技术
例：试说明如下电路的功能。 带门控的双向传输电路。
解： A=1时，G3,G4关闭，输出均为0；两三态门输出高阻， 此时C与D间隔离。 A=0时，G3,G4打开， B=1时G4输出1，G3输出0，数据由C传向D; B=0时G3输出1，G4输出0，数据由D传向C;
第 32 页