时序逻辑电路设计ppt课件
合集下载
时序逻辑电路分析(3)幻灯片PPT
第11章 时序逻辑电路分析
M/CO1 M/CO2
1/0
110 111
0/1
0/0
0/0
000 001 010
0/1
0/0
101 100 011
0/0
0/0
001
1/0
1/0
1/1
010 000 111
1/1 1/0
101
1/0
011 100 110
1/1
1/1
图 11.9 状态图
第11章 时序逻辑电路分析
第11章 时序逻辑电路分析
为进一步说明时序电路的特点，先分析图11.1（a） 给出的一个简单的时序电路。它由两部分组成：一部分 是由 3 个与非门构成的组合电路；另一部分是由T触发器 构成的存储电路， 它的状态在CP下降沿到达时发生变化。 组合电路有 3 个输入信号X、CP和Q，其中，X、CP为外 输入信号，Q为存储电路T触发器的输出；有两个输出信 号Z和T，其中Z为电路的输出，T为反馈信号，用作T触 发器的输入。由电路可以写出T触发器的驱动方程、状态 方程和电路输出Z的方程。
=(XQn+ X Q )n·CP↓
（11.3）
注意: Qn表示现态，Qn+1表示次态（新状态）。
第11章 时序逻辑电路分析
由T触发器的状态方程和输出方程， 可以画出电路的工 作波形，如图11.1（b）所示。 图中（A）和（B）是T触发 器原始状态为0时的工作波形， （C）和（D）是T触发器原 始状态为1时的工作波形。比较波形(B）和(D)可见，虽然输 入信号X和CP完全相同，但是由于T触发器的原状态不同， 输出则不同。由此可见，时序电路的输出不仅取决于当时的 输入信号X和CP，而且还取决于电路内部存储电路（T触发 器）的原状态。
10章时序逻辑电路课件
/0
010
101
/1
(b) 无效循环
32
时序图
CP Q0 Q1 Q2 Y
33
⑤ 电路功能
有效循环的6个状态分别是0～5这6个十进制数字的格雷码， 并且在时钟脉冲CP的作用下，这6个状态是按递增规律变 化的，即：
000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当 对第6个脉冲计数时，计数器又重新从000开始计数，并产 生输出Y＝1。
4
10.2.1 基本RS触发器
❖ 用或非门实现的基本RS触发器
（a）逻辑图
（b）逻辑符号
G1
S
≥1
Qb
S
Q
输入高电平有效
≥1
R
Qa
R
G2
由逻辑图可得逻辑表达式为：
Q 第55 章
（ d ）基本RS触发器的动作特点
在基本RS触发器中，输入 信号直接加在输出门上，所 以输入信号在全部作用时间 里（即：S或R为1的全部时间） 都能直接改变输出端Q和Q的 状态。
K2 Q1n K1 Q0n K0 Q2n
调题图
29
② 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
QQ12nn
1 1
J 2Q2n J1Q1n
K2Q2n Q1nQ2n Q1nQ2n Q1n K1Q1n Q0nQ1n Q0nQ1n Q0n
上升沿触发有效
Q
Q
1J C1 1K
J CP K
下降沿触发有效
16
10.3．同步时序逻辑电路的分析方法
任一时刻的输出信号不仅取决于此时刻的输入信号， 而且取决于上一个时刻的输出状态。
时序逻辑电路 课件
1
工作特点：随CP的不断输入， 0 电路递减计数。（略）
0X 0X 1X 1X C Q3 Q2 Q1 Q0 CP RD 74LS161 EP LD D3 D2 D1 D0 ET
X0 X0 X1 X1
4、四位二进制可逆计数器74LS191
逻辑符号 C/B Q3 Q2 Q1 Q0 CPI S 74LS191 CPO LD D3 D2 D1 D0 U/D （二） 同步十进制计数器
1、写输出方程 2、写驱动方程 3、写状态方程 4、填状态转换表
5、画状态转换图 6、画时序波形图 7、分析其功能 8、检查自启动
二、举例
CP
试分析下图时序电路的逻辑功能。
1J Q1
1J Q2
1J Q3 &
1Y
C1
1K
Q1 &
C1 Q2 1K
C1 Q3 1K
解： 1）输出方程 Y = Q3Q2
2）驱动方程
一、同步计数器
(一) 同步二进制计数器
1、同步二进制加法计数器（四块T触发器组成）
C
Q3
Q2
Q1
Q0
&
C1 1N
C1 1N
C1 1N
C1 1N
CP
T3
T2
&
&
T1 T0=1
(1) 输出方程
C=Q3Q2Q1Q0
(2) 驱动方程
T0=1； T1=Q0； T2=Q1Q0； T3=Q2Q1Q0
(3)时序波形图
1
1110 1111
0111 1010
1000 1011
1001 0110
❖状态转换图（Q3Q2Q1Q0 / Y）
0000 /0 0001 /0 0010
第六章时序逻辑电路-PPT精选.ppt
数据预置 ： 设A3A2A1A0 ＝ 1011 ，
在存数脉冲作用下，也有 Q3Q2Q1Q0 ＝ 1011 。
四位串入 - 串出的左移寄存器
数据预置
A3
A2
A1
A0
存数 脉冲
LOAD
&
&
&
&
串行 1 SD0
1
1
0
输出
Q
3
D
Q2 D
Q1 D
Q0 D
Q
清零
Q
脉冲 RD
Q
Q
CP 移位
CLR
脉冲
下面将重点讨论 兰颜色的 那部分电路的工作原理。
四位串入 - 串出 四位串入 - 串出 的右移寄存器： 的左移寄存器：
D0 ＝ Q1 D1 ＝ Q2 D2 ＝ Q3
D0 ＝ L D1 ＝ Q0 D2 ＝ Q1
D3 ＝ R
D3 ＝ Q2
S＝0 时， 也能够实现左移 , 方案可行 !
D0 = SL ＋ SQ1 = 1·L + 0·Q1 = L
D1 = SQ0 ＋ SQ2 = 1·Q0 + 0·Q2 = Q0 D2 = SQ1 ＋ SQ3 = 1·Q1 + 0·Q3 = Q1 D3 = SQ2 ＋ SR = 1·Q2 + 0·R = Q2
FF
FF
FF
FF 输出
输 并入－串出 入 多个输入端，一个输出端
输
出
FF
FF
FF
FF
输 并入－并出 入 多个输入端，多个输出端
1. 四位串入 - 串出的左移寄存器
数据预置
A3
A2
A1
&
数字电子技术时序逻辑电路PPT
CP0 CP0 CP1 CP3 Q0 CP2 Q1
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
时序逻辑电路分析与设计(1)幻灯片PPT
0
Q0
0
0
1
1
0
0
Q1
0
0
Q2
0
0
1
0
0
0
Z
0
0
1
0
逻辑功能分析：异步5进制加法计数器。
电气与信息工程系
【解2】利用状态转换图分析
（l）写出驱动方程、时钟方程和状态方程
J2 Q1nQ0n
J1 1
J0
Q
n 2
K2 1
K1 1
K0 1
CP2 CP
CP1 Q0 CP0 CP
将驱动方程代入的特性方程 Qn1JQnKQn可得状态方程：
x1
z1
组合逻辑
xi
电路
zj
q1
w1
存储电路
ql
wk
信号间的逻辑关系可以用 三个向量方程来表示:
输出方程：
Z( tn ) = F[X(tn),Q(tn)]
电路输出变量逻辑式
驱动方程：
W( tn ) = H[X(tn),Q(tn)]
各触发器输入端的逻辑式
状态方程：
Q(tn+1) = G[W(tn),Q(tn)]
"1" 1K
RD Q0
RD
FF1 1J Q1 & C1 1K
RD Q1
FF2
1J Q2 C1 1K
RD Q2
Z &
电气与信息工程系
FF0
1J Q0
CP
C1
"1" 1K
RD Q0
RD
FF1 1J Q1 & C1 1K
RD Q1
（1）写出各触发器的驱动方程：
数字逻辑电路教程PPT第5章时序逻辑电路
示意图、功能表
74161功能表
74161符号
波形图
012 34 56 7
VCC QCC Q0 Q1 Q2 Q3 T LD 16 15 14 13 12 11 10 9
74LS161
1 2 34 56 7 8
Cr CP D0 D1 D2 D3 P GND
T4161(74LS161)的外引脚图
例5-5 试用74161构成八位二进制加法计数 器。
状态表 状态图
驱动方程 特性方程
状态方程
CP触发沿 时序图
概括逻辑功能
[例5-1]试分析图5-2所示时序电路的逻 辑功能。
⑴根据图5-2所示逻辑图写出的驱动方程为： 写出的输出方程为：
⑵将上式代入JK触发器的特性方程 ⑶求得状态方程：
求状态转换表和状态转换图，画波形图。 设电路的初始状态
代入状态方程和输出方程得
若无效状态在CP作用下不能进入有效循环，则表明电路 不能自启动。
[例5-2]试分析图5-5所示时序电路的逻辑功能。
图5-5
解：⑴根据图5-5写出的驱动方程如下：
图5-5
状态方程、输出方程如下：
⑵列状态转换表(表5-2)，画出状态转换图(图5-6)
3、确定逻辑功能：X=0，回 到00状态，且F=0；只有连续 输入四个或四个以上个1时， 才使F=1否则F=0。故该电路 称作1111序列检测器。
预置数与CP同步，清零与CP异步。
Q1
Q2
Q3
Q4
Qcc
T Q Cr LD CP
寄存器
➢ 在数字系统和计算机中，经常要把一些数据信 息暂时存放起来，等待处理。
➢ 寄存器就是能暂时寄存数码的逻辑器件。 ➢ 寄存器内部的记忆单元是触发器。 ➢ 一个触发器可以存储一位二进制数，N个触发
时序逻辑电路分析幻灯片PPT
保
保
计
出
Q1 Q0 00 D1 D0 持 持 数
功能表
自动化学院应用电子教学中心
47
四位二进制同步加法计数器74LSl61
符号图
74LS161输出及进位时序图
自动化学院应用电子教学中心
48
四位二进制同步加法计数器74LSl61
符号图
①引脚简介 ②输出数据说明 ③异步清零功能 ④同步预置数功能 ⑤进位输出功能 ⑥工作方式选择
74LS194符号图
74LS194是4位双向移位存放器，能根据需要将 数码左移，也能将数码右移。同时还具有并行预置数、 清零等辅助功能，能较好的满足实际应用需要。在应 用中也可根据具体情况选用8位类似的移位存放器。
自动化学院应用电子教学中心
41
4位双向移位存放器74LS194
输入
输出
CR S1
S0 DSL DSR CP D0
J0Q0n 1Q0n 1Q0n Q0n J1Q1n Q0nQ1n Q0nQ1n
ZQ0 Q1
自动化学院应用电子教学中心
状态方程 输出方程
8
例5.2.1 时序逻辑电路分析
mi
tn
Q1
Q0
tn1
Q1
Q0
tn
Z
0
0
0
0
1
0
1
0
1
1
0
0
2
1
0
1
1
0
3
1
1
0
0
1
状态转换表
自动化学院应用电子教学中心
9
例5.2.1 时序逻辑电路分析
Q
n 2
Q
n 1
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
设计一个七进制计数器。
逻辑抽象：状态转换图 状态化简： 状态分配：确定触发器个数，进行状态编码 触发器选型：状态方程、驱动方程、输出方程 逻辑图 自启动检查
设计一个带有进位输出端的十三进制计数器。
根据题意，M＝13,其状态转换图可示意为图所示。
S0 /0 S1 /0 S2 /0 S3 /0 S4
S n1 / Y S n X
0
1
S0
S0/0 S1/0
S1 S2 S3
S0/0 S2/0
S0/0 S0/0 S3/1 S3/1
由状态表可以看出，S2和S3为等价状态，可以合并成一个。
其化简后状态图为
1/0 0/0
S0
S1
由于电路的状态为3个，故M＝3,应 取触发器的数目为n＝2.
0/0
X/Y
0/0
Q0* Q'3 Q'0 Q'2 Q'0 Q1* Q'1 Q0 Q1Q'0 Q2* Q'3 Q2Q'1Q'3 Q2Q'0 Q'2 Q1Q0 Q3* Q3Q'2 Q1Q0
C Q3Q2
若选用JK触发器，则由于其特性方程为 Q* JQ'K'Q
故应把上述状态方程化为JK触发器特性方程的标准形式，即
注：在Q3*中删去了约束项Q3Q2Q1Q0
则可得出各触发器的驱动方程为
J3 Q2Q1Q0
JJ12
Q1Q0 Q0
J0 Q3Q2 '
K3 Q2
K2 Q'3 Q1Q0 ''
K1 Q0 K0 1
由驱动方程可画出十三进制计数器的逻辑电路
CP
FF0
FF1
FF2
Q2 FF3
1J
Q
Q0 1J
Q1 Q
＆ 1J Q
1/0
S2
取00、01和10分别对应S0、S1和S3,
若选定的触发器为JK触发器，则其
1/1
输出端的卡诺图为
Q1nQ0n
Q1n1Q0n2 / Y
X
00
01 11 10
0 00/0 00/0 ××/× 00/0
分开的卡诺图为
1 01/0 10/0 ××/× 10/1
Q1nQ0n
X
00 01 11 10
X
＆ 1J Q
1
C1
1K Q
＆ 1J Q
C1 1K Q
＆Y
CP 图5.4.3 例5.4.2的逻辑电路
Q1n1 Q0n1
XQ0 Q1 XQ1Qo
XQ1 XQ1Q0
1Q0
K1 X K0 1
1/0
0/0
00
01
0/0
0/0
0/0
1/0
11 1/1 10 Q1Q0
时序逻辑电路的设计方法
设计时序逻辑电路的原则：
• 所设计出的逻辑电路力求最简 • 用小规模集成电路设计时，最简即是所用的触发器和门电
路的种类和个数最少，而且触发器和门电路的输入端数目 最少 • 用中规模集成电路设计时，最简即是使用的集成电路数目 最少，种类最少，相互连线最少
同步时序逻辑电路的设计方法
10
S11 1 0 1 1 0
11
S12 1 1 0 0 1
12
S0 0 0 0 0 0
0
其各输出次态的卡诺图
Q0* Q'3 Q'0 Q'2 Q'0 Q1* Q'1 Q0 Q1Q'0 Q2* Q'3 Q2Q'1Q'3 Q2Q'0 Q'2 Q1Q0 Q3* Q3Q'2 Q1Q0
C Q3Q2
S0 0 0 0 0 0
等效十 进制数
0
S1 0 0 0 1 0
1
S2 0 0 1 0 0
2
S3 0 0 1 1 0
3
S4 0 1 0 0 0
4
S5 0 1 0 1 0
5
S6 0 1 1 0 0
6
S7 0 1 1 1 0
7
S8 1 0 0 0 0
8
S9 1 0 0 1 0
9
S10 1 0 1 0 0
一、逻辑抽象，求出状态转换图或状态转换表 1. 确定输入/输出变量、电路状态数。 2. 定义输入/输出逻辑状态以及每个电路状态的含意，并对
电路状态进行编号。 3. 按设计要求列出状态转换表，或画出状态转换图。
二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同
一个次态，则称为等价状态；等价状态可以合并。
/1
/0
S12 /0
S5 /0
S11
S6
/0 S10 /0 S9
/0 S8
/0 /0 S7
图5.4.2 例5.4.1的状态转换示意图
由于M＝13,故应取n=4，取其中的13个状态，不能 再简化。按十进制数取0000～1100十三个状态
其状态表为
状态
进位
状态编码 输出
变化顺序 Q3 Q2 Q1 Q0 C
0 0 0 ×0
1 0 1 ×1
Q1n+1
Q1nQ0n
X
00 01 11 10
0 0 0 ×0
1 1 0 ×0
Q0n+1
Q1nQ0n
X
00 01 11 10
00 0 0 × 0
01 0 0 × 1
Y
化简后电路的状态方程为
可得驱动方程为
J1 XQ0 J0 XQ1
输出方程
Y XQ1
其对应的逻辑电路
1J Q Q3 ＆
C1 Q
1K Q
1K Q
1K Q
1C
＆＆
图5.4.2 十三进制同步计数器的逻辑电路
最后，检查能否自启动，其状态转换图如下
1111 /1 0000
1110 1101
/1
/1
/0 0001
/0 0010
/0 0011
Q3Q2Q1Q0
/0
/C
0100
/1
/0
1100
0101
/0
/0
1011
0110
/0
/0
1010 /0 1001 /0 1000 /0 0111
故电路可以自启动。
设计一个串行数据检测器。对它的要求是：连续输 入3个或3个以上的1时输出为1,其它情况下输出为0.
解：设输入数据为输入变量，用X表示； 检测结果为输出变量，用Y表示，
其中S0为没有1输入的以前状态，S1为输入一个1以后的状态，S2 为输入两个1以后的状态，S3为连续输入3个或3个以上1的状态。
三、状态分配（编码） 1. 确定触发器数目。n个触发器有2n种状态，为获得M个状
态，则必须取2n-1<M<2n 2. 给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律）
四、选定触发器类型 求出状态方程，驱动方程，输出方程。
五、画出逻辑图 六、检查自启动：
在电路开始工作时通过预置数将它置为有效循环中的某 一状态；通过逻辑设计过程事先检查发现并设法加以解决。
QQQ132***
Q3Q'2 Q2Q1Q0 (Q'3 Q3 ) Q2Q1Q0Q'3 Q'2 Q3 Q'3 Q2Q'1Q'3 Q2Q'0 Q'2 Q1Q0 Q0Q1Q'2 Q'3 Q'1 Q0 Q1Q'0 Q0Q'1Q'0 Q1
Q1Q0
'•Q3
Q0* Q'3 Q'0 Q'2 Q'0 Q3Q2 '•Q'0 0'•Q0