用原理图方法设计8位全加器

实验报告一

一、实验目的

熟悉利用QuartusII的原理图输入方法设计简单电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。

二、实验内容

1.根据工作原理，完成1位半加器和全加器的设计；

2.建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成

编译、综合、适配、仿真。

三、实验环境

计算机、QuartusII软件

四、实验步骤

1.根据半加器工作原理，建立电路并仿真，并将元件打包。

(1)电路

（2）仿真：

仿真结果分析：S为和信号，当A=1，B=0或A=0，B=1时，和信号S为1，否则为0.当A=B=1时，产生进位信号，及CO=1。

（3）打包后的文件：

2.利用半加器构成一位全加器，并打包。

（1）电路

（2）仿真

仿真结果分析：CI为来自低位的进位，S=A xor B xor CI,即：当A,B,CI中有一位为高电平‘1’或者三位同时高电平为‘1’，则S=1，否则S=0；当A,B,CI有两位或者三位同为高电平‘1’时，产生进位信号CO=‘1’。

（3）打包后的文件

3.利用全加器构成8位全加器，并完成编译、综合、适配、仿真。

（1）电路

（2）仿真

仿真结果分析：八位全加器，和S分别与A，B 对应。当来自第七位的进位信号为‘1’、A 的最高位和B的最高位三者有两个位高电平‘1’时，则产生进位信号CO=‘1’。

五、实验结果与讨论

实验的仿真结果与预计的结果一致，所以所设计的电路是正确的。不足的地方有：

1、对软件还不够熟悉，所以操作的有点慢；

2、设计电路时，由于数字电路的知识有些开始淡忘了，所以应当及时去补

缺补弱。

六、总结

思考题：为了提高加法器工作速度，如何改进以设计的进位方式？

答：采用超前进位。串行加法器的第i位进位是由0~（i-1）决定的，而超前进位是事先得出每一位全加器的进位输出信号，而无需再从低位开始向高位逐位传递进位信号了，这就有效地提高了工作速度了。