计算机组成原理(总线实验)
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
计算机组成原理实验
DR1 65
DR2 A7
S3S2S1S0 0000
M=0 Cn=1 Cn=0
M=1
0001
0010 0110 1000 1001 1011 1101
1111
运算器实验原理图
实验线路
74LS181功能表
注意: F=A+B 不带进位加 F=A加B 带进位加
实验二
一、实验目的
存储器实验
了解静态存储器的工作原理
注:
A7…A0 => AD7…AD0
写存储器
读存储器
实验三
一、实验目的
微程序控制器实验
学习微程序的编写方法，了解微程序控制的实现过程 二、实验设备 TDN-CM++实验仪一套、PC机一台 三、实验内容
要求编写以下五条指令的微程序，在数据通路图中 观察执行过程
1、IN R0 INPUT →R0
2、OUT [ADDR]
02
03 04 05 06 07
00C043
01ED84
RAM →IR
PC →AR，PC+1 →PC RAM →AR RAM →DR1 R0 →DR2
*****3
DR1+DR2->R0
六、实验线路
注: 从实验箱手动输入微码时 : UA5…UA0 => MA5…MA0 从电脑输入微码时 : UA5… UA0 =源自 SE6…SE1微指令格式
WE A9 A8 0 0 0 0 0 1 1 0 1 1 1 0 0 1 1
INPUT RAM读 RAM写 LED 无
S3-S0,M,Cn是运算器74LS181的运 算控制（看P16)； UA5-UA0是下一条微指令地址.
计算机组成原理数据通路实验报告
计算机组成原理数据通路实验报告计算机组成原理实验报告计算机组成原理实验报告实验一基本运算器实验一、实验目的1. 了解运算器的组成结构2. 掌握运算器的工作原理3. 深刻理解运算器的控制信号二、实验设备PC机一台、TD-CMA实验系统一套三、实验原理1. (思考题)运算器的组成包括算数逻辑运算单元ALU（Arithmetic and Logic Unit）、浮点运算单元FPU（Floating Point Unit）、通用寄存器组、专用寄存器组。
①算术逻辑运算单元ALU （Arithmetic and Logic Unit）ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。
在某些CPU中还有专门用于处理移位操作的移位器。
通常ALU由两个输入端和一个输出端。
整数单元有时也称为IEU（IntegerExecution Unit）。
我们通常所说的“CPU 是XX位的”就是指ALU所能处理的数据的位数。
②浮点运算单元FPU（Floating Point Unit）FPU主要负责浮点运算和高精度整数运算。
有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。
③通用寄存器组通用寄存器组是一组最快的存储器，用来保存参加运算的操作数和中间结果。
④专用寄存器专用寄存器通常是一些状态寄存器，不能通过程序改变，由CPU自己控制，表明某种状态。
而运算器内部有三个独立运算部件，分别为算术、逻辑和移位运算部件，逻辑运算部件由逻辑门构成，而后面又有专门的算术运算部件设计实验。
下图为运算器内部原理构造图2. 运算器的控制信号实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。
T4由时序单元的TS4提供（脉冲信号），其余控制信号均由CON单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
计算机组成原理实验2.1总线与寄存器
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验（一Fra bibliotek总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
的0xAA数据存入DR。观察寄存器74LS273的输出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器
计算机组成原理实验报告
计算机组成原理实验报告实验目的，通过本次实验，深入了解计算机组成原理的相关知识，掌握计算机硬件的基本组成和工作原理。
实验一，逻辑门电路实验。
在本次实验中，我们学习了逻辑门电路的基本原理和实现方法。
逻辑门电路是计算机中最基本的组成部分，通过逻辑门电路可以实现各种逻辑运算，如与门、或门、非门等。
在实验中，我们通过搭建逻辑门电路并进行实际操作，深入理解了逻辑门的工作原理和逻辑运算的实现过程。
实验二，寄存器和计数器实验。
在本次实验中，我们学习了寄存器和计数器的原理和应用。
寄存器是计算机中用于存储数据的重要部件，而计数器则用于实现计数功能。
通过实验操作，我们深入了解了寄存器和计数器的内部结构和工作原理，掌握了它们在计算机中的应用方法。
实验三，存储器实验。
在实验三中，我们学习了存储器的原理和分类，了解了不同类型的存储器在计算机中的作用和应用。
通过实验操作，我们进一步加深了对存储器的认识，掌握了存储器的读写操作和数据传输原理。
实验四，指令系统实验。
在本次实验中，我们学习了计算机的指令系统，了解了指令的格式和执行过程。
通过实验操作，我们掌握了指令的编写和执行方法，加深了对指令系统的理解和应用。
实验五，CPU实验。
在实验五中，我们深入了解了计算机的中央处理器（CPU）的工作原理和结构。
通过实验操作，我们学习了CPU的各个部件的功能和相互之间的协作关系，掌握了CPU的工作过程和运行原理。
实验六，总线实验。
在本次实验中，我们学习了计算机的总线结构和工作原理。
通过实验操作，我们了解了总线的分类和各种总线的功能，掌握了总线的数据传输方式和时序控制方法。
结论：通过本次实验，我们深入了解了计算机组成原理的相关知识，掌握了计算机硬件的基本组成和工作原理。
通过实验操作，我们加深了对逻辑门电路、寄存器、计数器、存储器、指令系统、CPU和总线的理解，为进一步学习和研究计算机组成原理奠定了坚实的基础。
希望通过不断的实践和学习，能够更深入地理解和应用计算机组成原理的知识。
计算机组成原理实验
二、通用寄存器单元实验
3.实验说明 (2)通用寄存器单元的工作原理
二、通用寄存器单元实验
3.实验说明 (2)通用寄存器单元的工作原理 通用寄存器单元的核心部件为2片GAL16V8，它 具有锁存、左移、右移、保存等功能。各个功能 都由X1、X2信号和工作脉冲RACK来决定。当置 ERA=0、X0=1、X1=1，RACK有上升沿时，把总线上 的数据打入通用寄存器。可通过设置X0、X1来指 定通用寄存器工作方式，通用寄存器的输出端Q0-Q7接入判零电路。LED(ZD)亮时，表示当前通用 寄存器内数据为0。
A+B
CN=0，M=0 A+1 (A+B)+1
(A+B) + 1
0
0
AB
B A⊕B A B A +B A⊕B
A+AB (A+B)+AB
A-B-1
AB- 1
A+AB+ 1 (A + B )+ A B +1
A-B
A B
A+AB A+B AB-1 A+A (A+B)+A
(A+B)+A
(A+B)+AB
A+AB+1 A+B+1
一、算术逻辑运算单元实验
4.实验步骤 (2)不带进位位加法 74LS181的M=0，CN=1，S3S2S1S0=1110，则 74LS181工作在无进位位加法运算状态，运算为 F=A加B 本实验中，A=33H，B=55H 应得结果为：F=33H加55H=88H LED显示结果：88H 结果正确？
一、算术逻辑运算单元实验
一、算术逻辑运算单元实验
计算机组成原理——存储器和总线实验
实验六存储器和总线实验一、实验目的熟悉存储器和总线组成的硬件电路。
二、实验要求按照实验步骤完成实验项目，利用存储器和总线传输数据三、实验内容实验原理图如下（省略图）：（1）实验原理按照实验所用的半导体静态存储器电路图进行操作，该静态存储器由一片6116（2K x 8）构成，其数据线（D0-D7）已和数据总线（BUS-DISP UNIT）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入已连接至数据总线。
地址A0-A7与地址总线相连，显示地址内容。
数据开关经一三态门（74LS245）已连接至数据总线，分时给出地址和数据。
因为地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10本实验装置已接地，其容量为256字节。
6116有三根控制线：/CS（片选线）、OE（读线）、WE（写线）。
当片选有效（/CS=0）时，同时OE=0时，（WE=0）时进行读操作。
本实验中将OE引脚接地，在此情况下，当/CS=0、WE=1时进行写操作，/CS=0、WE=0时进行读操作，其写时间与T3脉冲宽度一致。
实验时T3脉冲由“单步”命令键产生，其他电平控制信号由二进制开关模拟，其中/CE(存储器片选信号)为低电平有效，WE为写/读（W/R）控制信号，当WE=0时进行读操作、当WE=1时为写操作。
（2）实验步骤1、控制信号连接：位于实验装置右侧边缘的RAM片选端（/CE）、写/读线、（WE）、地址锁存信号（LDAR）与位于实验装置左上方的控制信号（/CE、WE、LDAR）之间对应相连接。
位于实验装置左上方CTR-OUT 的控制信号（/SW-B）与左下方INPUT-UNIT(/SW-B)对应相连接。
具体信号连接：/CW,WE,LDAR,/SW-B2、完成上述连接，仔细检查无误后方可进入本实验。
在闪动上的“P.”状态下按动增址命令键，使LED显示自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。
计算机组成原理实验报告(四个实验 图)
福建农林大学计算机与信息学院计算机类实验报告课程名称：计算机组成原理姓名：周孙彬系：计算机专业：计算机科学与技术年级：2012级学号：3126010050指导教师：张旭玲职称：讲师2014年06 月22日实验项目列表序号实验项目名称成绩指导教师1 算术逻辑运算单元实验张旭玲2 存储器和总线实验张旭玲3 微程序控制单元实验张旭玲4 指令部件模块实验张旭玲福建农林大学计算机与信息学院信息工程类实验报告系：计算机专业：计算机科学与技术年级： 2012级姓名：周孙彬学号： 3126010050 实验课程：实验室号：_______ 实验设备号：实验时间：指导教师签字：成绩：实验一算术逻辑运算单元实验实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用实验要求完成不带进位位算术、逻辑运算实验。
按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。
实验说明1、ALU单元实验构成（如图2-1-1）1、运算器由2片74LS181构成8位字长的ALU单元。
2、2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。
运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT 作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。
图2-1-1图2-1-22、ALU单元的工作原理（如图2-1-2）数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。
同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。
当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。
ALU 运算器由CPLD 描述。
运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
指导-组成原理DICE-CP226实验一至五
实验指导DICE-CP226系统概述1.1 DICE-CP226特点1、采用总线结构DICE-CP226实验系统使用三组总线即地址总线ABUS、数据总线DBUS、指令总线IBUS和控制信号，CPU、主存、外设和管理单片机等部件之间通过外部数据总线传输，CPU内部则通过内部数据总线传输信息。
各部件之间，通过三态缓冲器作接口连接。
2、计算机功能模块化设计DICE-CP2226为实验者提供运算器模块ALU，众多寄存器模块（A，W，IA ，ST，MAR，R0…R3等），程序计数器模块PC，指令部件模块IR，主存模块EM，微程序控制模块〈控存〉uM，微地址计数器模块UPC，组合逻辑控制模块及I/O等控制模块。
各模块间的电源线、地线、地址总线和数据总线等已分别连通，模块内各芯片间数据通路也已连好，各模块的控制信号及必要的输出信号已被引出到主板插孔，供实验者按自己的设计进行连接。
3、智能化控制系统在单片机监控下，管理模型机运行和读写，当模型机停机时，实验者可通过系统键盘，读写主存或控存指定单元的内容，使模型机实现在线开发。
模型机运行时，系统提供单步一条微指令（微单步）、单步一条机器指令（程单步），连续运行程序及无限止暂停等调试手段，能动态跟踪数据，流向、捕捉各种控制信息。
4、提供两种实验模式①手动运行“Hand……”：通过拨动开关和发光二极管二进制电平显示，支持最底层的手动操作方式的输入/输出和机器调试。
②自动运行：通过系统键盘及液晶显示器或PC机，直接接输入或编译装载用户程序<机器码程序和微程序>，实现微程序控制运行。
5、开放性设计运算器采用了EDA技术设计，随机出厂时，已提供一套已装载的方案，能进行加、减、与、或、带进位加、带进位减、取反、直通八种运算方式，若用户不满意该套方案，可自行重新设计并通过JTAG 口下载。
用户还可以设计自己的指令/微指令系统。
系统中已带三套指令/微程序系统，用户可参照来设计新的指令/微程序系统。
计算机组成原理实验报告
计算机组成原理实验报告计算机组成原理实验报告姓名：专业：计算机科学与技术学号：计算机组成原理实验（⼀）实验题⽬：时标系统的设置和组合成绩：⼀、实验⽬的1、了解时标系统的作⽤2、会设计、组装简单的时标发⽣器⼆、实验内容参照时标系统的设计⽅法，⽤组合逻辑⽅法设计⼀个简单的节拍脉冲发⽣器，产⽣图1-6所⽰的节拍脉冲，并⽤单脉冲验证设计的正确性。
在实验报告中画出完整电路，写出1W 、0W 和1N 的表达式。
图1-6 简单的节拍脉冲发⽣器⼀周期的波形设计提⽰：1、由波形图求出节拍脉冲1W 和0W 的表达式，进⽽组合成1N 的表达式。
2、注意节拍电平1T 和0T 的翻转时刻应在0M 下降沿与M 的上升沿同时出现的时刻。
3、注意D 触发器的触发翻转要求。
三、实验仪器及器材1、计算机组成原理实验台和+5V 直流稳压电源2、集成电路由附录A “集成电路清单”内选⽤四、实验电路原理（实验电路原理图）时标系统主要由时钟脉冲发⽣器、启停电路和节拍脉冲发⽣器三部分组成成，结构如图1-1所⽰。
图1-1 时标系统组成1、时钟脉冲发⽣器主要由振荡电路、分频电路组成，其作⽤是产⽣⼀定频率的时钟脉冲，作为计算机中基准时钟信号。
如图1-2所⽰。
图1-2 时钟脉冲发⽣器组成2、启停电路计算机是靠⾮常严格的节拍脉冲，按时间的先后次序⼀步⼀步地控制各部件⼯作的，所以，机器启停的标志是有⽆节拍脉冲，⽽控制节拍脉冲按⼀定的时序发⽣和停⽌，不能简单地⽤电源开关来实现。
如图1-3所⽰。
图1-3 简单的启停电路为了使机器可靠地⼯作，要求启停电路在机器启动或停机时，保证每次从规定的第⼀个脉冲开始启动，到最后⼀个脉冲结束才停机，并且必须保证第⼀个和最后⼀个脉冲的波形完整。
如图1-4所⽰。
图1-4 利⽤维持阻塞原理的启停电路3、节拍脉冲发⽣器节拍脉冲发⽣器的作⽤是产⽣⼀序列的节拍电平和⼯作脉冲。
节拍电平是保证计算机微操作的时序性，⼯作脉冲是各寄存器数据的打⼊脉冲。
计算机组成原理的实验报告
计算机组成原理的实验报告一、实验目的本次实验的主要目的是深入理解计算机组成原理中的关键概念和组件，通过实际操作和观察，增强对计算机硬件系统的认识和掌握能力。
具体包括：1、了解计算机内部各部件的工作原理和相互关系。
2、熟悉计算机指令的执行流程和数据的传输方式。
3、掌握计算机存储系统的组织和管理方法。
4、培养分析和解决计算机硬件相关问题的能力。
二、实验设备本次实验使用的设备包括计算机、逻辑分析仪、示波器以及相关的实验软件和工具。
三、实验内容1、运算器实验进行了简单的算术运算和逻辑运算，如加法、减法、与、或等操作。
观察运算结果在寄存器中的存储和变化情况。
2、控制器实验模拟了指令的取指、译码和执行过程。
分析不同指令对计算机状态的影响。
3、存储系统实验研究了内存的读写操作和地址映射方式。
考察了缓存的工作原理和命中率的计算。
4、总线实验观察数据在总线上的传输过程和时序。
分析总线竞争和仲裁的机制。
四、实验步骤1、运算器实验步骤连接实验设备，将运算器模块与计算机主机相连。
打开实验软件，设置运算类型和操作数。
启动运算，通过逻辑分析仪观察运算过程中的信号变化。
记录运算结果，并与预期结果进行比较。
2、控制器实验步骤连接控制器模块到计算机。
输入指令序列，使用示波器监测控制信号的产生和变化。
分析指令执行过程中各个阶段的状态转换。
3、存储系统实验步骤搭建存储系统实验电路。
进行内存读写操作，改变地址和数据，观察存储单元的内容变化。
分析缓存的替换策略和命中率的影响因素。
4、总线实验步骤连接总线模块，配置总线参数。
多个设备同时发送数据，观察总线的仲裁过程。
测量数据传输的时序和带宽。
五、实验结果与分析1、运算器实验结果加法、减法等运算结果准确，符合预期。
逻辑运算的结果也正确无误。
观察到在运算过程中，寄存器的值按照预定的规则进行更新。
分析：运算器的功能正常，能够准确执行各种运算操作，其内部的电路和逻辑设计合理。
2、控制器实验结果指令能够正确取指、译码和执行，控制信号的产生和时序符合指令的要求。
计算机组成原理存储器读写和总线控制实验实验报告
千里之行，始于足下。
计算机组成原理存储器读写和总线控制实验实验报告计算机组成原理存储器读写和总线控制实验实验报告摘要：本实验主要通过使用计算机系统的存储器读写和总线控制实验来深入了解计算机组成原理中存储器的工作原理和总线控制的相关知识。
实验过程中，我们通过搭建实验平台、编写程序，并通过数据传输和总线控制，实现了存储器的数据读写功能。
通过实际操作和观察实验结果，对存储器读写和总线控制有了更深刻的理解。
1. 引言计算机组成原理是计算机科学与技术专业的重要课程之一，它涵盖了计算机硬件的各个方面，包括处理器、存储器、总线等。
存储器是计算机中储存数据的地方，而总线则负责处理信息传输。
了解存储器读写和总线控制的原理对于理解计算机工作方式至关重要。
2. 实验目的本实验的主要目的是通过实际操作了解存储器读写和总线控制的原理，并掌握相应的实验技能。
具体来说，我们要搭建实验平台、编写程序，并通过数据传输和总线控制，实现存储器的数据读写功能。
3. 实验内容第1页/共3页锲而不舍，金石可镂。
3.1 实验平台搭建首先，我们需要搭建实验平台。
根据实验要求，我们使用了一个基于Xilinx FPGA的开发板，并连接上需要的外设设备。
3.2 编写程序接下来，我们需要编写程序，以完成存储器读写和总线控制的功能。
我们使用了Verilog语言，通过编写相应的模块和逻辑电路，实现了存储器的数据读写。
3.3 数据传输和总线控制在编写程序后，我们开始进行数据传输和总线控制。
通过向存储器发送读写指令，并传输相应的数据，我们能够实现存储器数据的读取和写入。
同时，通过总线的控制，我们能够实现数据在各个设备之间的传输。
4. 实验步骤1. 搭建实验平台；2. 编写程序；3. 数据传输和总线控制。
5. 实验结果与分析在实验过程中，我们成功搭建了实验平台，并完成了程序的编写。
通过数据传输和总线控制，我们能够准确读取和写入存储器中的数据。
通过观察实验结果，我们发现存储器读写和总线控制的效果良好，能够满足我们的需求。
计算机组成原理实验4.1_实验报告
学生实验报告学院：软件学院专业：软件工程年级：2010级学号：24320102202460 24320102202441 学生姓名：高伟同组学生姓名：陈紫桓实验课程名称：计算机组成原理实验名称：系统总线和具有基本输入输出功能的总线接口指导教师：曾文华、蔡艺军、廖凌宇实验时间： 2012.3.12 实验地点：漳州校区生化楼6032012年 3月12日一、实验目的与要求1．理解总线的概念及其特性。
2．掌握控制总线的功能和应用。
二、实验设备1、TD-CMA教学实验系统1台（通过USB串行接口与PC微机相连）2、PC微机1台三、实验原理由于存储器和输入。
输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信号、地址信号以及控制信号。
在该实验平台中，外部总线被分为数据总线、地址总线和控制总线，分别为外设提供上述信号。
外部总线和CPU内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。
地址总线可以为外设提供地址信号和片选信号。
由地址总线的高位进行译码，系统的I/O地址译码原理见图1.由于使用A6、A7进行译码，I/O地址空间被分为四个区，如表1图1 I/O地址译码原理图表1 I/O地址空间分配为了实现对于MEM和外设的读写操作，还需要一个读写控制逻辑，使得CPU能控制MEM和I/O设备的读写，实验中的读写控制逻辑如图2，由于T3的参与，可以保证写脉冲宽与T3一致，T3由时序单元的TS3 给出。
IOM用来选择是对I/O设备还是对MEM进行读写操作，IOM=1时对I/O设备进行读写操作，IOM=0时对MEM进行读操作。
RD=1时为读，WR=1时为写。
图2 读写控制逻辑四、实验步骤1、读写控制逻辑设计实验。
(1)按照图3实验接线图进行接线。
图3 实验接线图(2)具体操作步骤首先将时序与操作台单元的开关KK1、KK3置为‘运行’档，开关KK2置为‘单拍’档，按动CON单元的总清按钮CLR，并执行下述操作。
计算机组成原理存储器和总线实验报告
数据开关 （00010001） 在缓冲输入 单元拨动数 据开关， 相应 的灯亮， 向相 应单元置入 此数据， 数据 总线显示输 入的数据 11
三态门 CBA=000 LDAR=0 SW-B=1 CBA 的状态从 000-111，此时 CBA 为 000 灯均不亮， 表 示数据开关送总线， SW-B 是数据送总线， 此时灯亮为 1 表示 将数据开关的 00010001 送总线
五、实验总结
1、一开始能做出 00 的地址，也能把数据写入到 00 中，读时总读不出自己刚才写入的数据，就 反复的做，最终成功了 2、吸取教训 做实验要有耐心
三、实验连线
图 7-6-2 实验连线示意图 按图 7-6-2 所示，连接实验电路： ① 总线接口连接：用 8 芯扁平线连接图 7-6-2 中所有标明“ 案的总线接口。 ② 控制线与时钟信号“ ”连接：用双头实验导线连接图 7-6-2 中所有标明“ ”或“ ” ”或“ ”或“ ”图
图案的插孔（注：Dais-CMH 的时钟信号已作内部连接）。
存储器 RAM （00010001） CE=1 WE=1 CE 为存储器控 制端，此时为 1 灯亮， 表示将数 据送到存储器， WE=1， 将数据写 出到地址总线
读存储器的数据到总线上
数据开关 （00000000） 在缓冲输入单 元拨动数据开 关，相应的灯 亮，向相应单 元置入此数据
三态门 CBA=000 CE=0 SW-B=1 CBA 的状态从 000-111， 此时 CBA 为 000 灯均不亮， 表示数据开关 送总线，CE 为存储器控制端， 此时为 0 灯不亮， 表示进行的操 作与存储器无关，SW-B 是数据 送总线， 此时为 1 表示将灯亮表 示将数据开关的 01100101 送总 线
计算机组成原理实验
1. 采用 Cache-Memory 存储层次。 2. 地址长度为 16 位，数据寄存器长度 16 位，存储字长是 8 位，采用小端存储模式。 3. Cache 采用二路组相联，Cache 大小为 1KB，每个字块 4 个字，字长为 2B。 4. 能根据有效地址读 Cache 和内存，把数据读入数据寄存器中；能根据有效地址把
1、 运算器由 ALU，状态寄存器，通用寄存器组成。 2、 ALU 能够进行加、减、乘、除等四则运算，与、或、非、异或等逻辑运算以及移
位求补等操作。其中乘除法要实现原码 1 位乘、补码 1 位乘（Booth）、原码加减 交替除法、补码加减交替除法 4 种算法。选作原码/补码 2 位乘算法。 3、 通用寄存器组用于保存参加运算的操作数和运算结果。 4、 状态寄存器用于记录算术、逻辑运算的结果状态。程序设计中，这些状态通常用 作条件转移指令的判断条件，所以又称为条件码寄存器。一般均设置如下几种状 态位：零标志位（Z），负标志位（N），溢出标志位（v），仅为或借位标志（C）。 【输入】从 ins_input.txt 读入。每行有一个操作码和两个操作数，用空格分开，操作数用原 码表示。 e.g. Add 0.110111 1.101110 Sub 0.100111 0.101011 Mul 1.101110 0.110111 【输出】将运算过程和结果输入到 output.txt 例如： ori_onebit_times [x]ori=1.101110 [y]ori=0.110111 x*=0.101110 y*=0.110111 0.000000 110111 + 0.101110 -------------------------------0.101110 0.010111 0 11011 + 0.101110 -------------------------------1.000101 0 0.100010 10 1101 + 0.101110 -------------------------------1.010000 10 0.101000 010 110 0.010100 0010 11 + 0.101110 -------------------------------1.000010 0010 0.100001 00010 1 + 0.101110 --------------------------------
实验三 数据通路(总线)实验
.实验三数据通路(总线)实验一、实验目的（1）将双端口通用寄存器堆和双端口存储器模块联机；（2）进一步熟悉计算机的数据通路；（3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；（4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
二、实验电路图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的。
双端口存储器的指令端口不参与本次实验。
通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。
由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS上。
此外，DBUS上还连接着双端口通用寄存器堆。
这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。
双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使用过。
通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的MC14580并联构成的寄存器堆类似。
RF内含四个8位的通用寄存器R0、RI、R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。
写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，这是一个74HC374。
输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1、DR2。
RS端口（B端口）的数据输出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。
双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。
而WR1、WR0则用于选择从WR端口写入的通用寄存器。
WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。
《计算机组成原理》总线传输数据实验报告
《计算机组成原理》实验报告实验名称：总线传输数据实验班级：
学号：姓名：
4、通用寄存器部件（
6、实验流程：即把数据从输入电路总线，通过总线送通用寄存器部件的R0，再由
通过总线送算术逻辑部件的移位寄存器，经移位寄存器右移或者左移后通过总线送通用寄存器的R1，最后把数据送到输出电路显示。
比较输入数据与输出数据，
数据在总线中传送的规律。
四、实验结果记录
连线准备（记录进行实验结果记录前的连线）
、连接实验一（输入/输出实验）的全部连线。
、按实验逻辑原理图连接寄存器单元的B-R0，B-R1正脉冲信号到控制单元。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
WE=0 关R0三态门 关存储器
CE=0 存储器输出到LED 显示
LEDB=0 OUTWR=0
将存储器的内容输出到LED上 上 将存储器的内容输出到
实验二 系统总线
• 实验注意事项 1. 实验初始状态： 初始状态设为：关闭所有三态门（SWB=1，CE=1，R0B=1， LEDB=1），其它控制信号为LDAR=0，LDR0=0，WE=0， OUTWR=1。 2. 为正脉冲，用拨动开关设置：初始为“0”然后置“1”再置 “0” 。 3. 注意各部件单元的控制信号同微地址输入开关之间的对应关 系。 4. 总清开关（LCLR）应为“1”，不能为“0”，为“0”时，地 址总线上的数据永远为00H。 5. J1-J12保留，跳左，其它的跳线器全部拔掉。
• 总线仲裁 为了有效地进行部件间的通信，必须要有一 个总线控制机构对总线进行合理的分配和管理， 否则会造成争用局面，从而毁坏系统。当部件要 使用总线，就得先向总线仲裁机构发出请求，而 在同一时刻，也可能有多个部件发出请求，总线 仲裁机构就会根据一定的原则和优先顺序来决定 哪个部件可以使用总线。 • 总线仲裁方式有：集中式和异步式。
实验二 系统总线
• 实验步骤
（1）送数据63到寄存器R0； （2）数据20送地址寄存器； （3）然后将R0寄存器中的数送入 存储器； （4）将存储器的内容输出到LED 上显示，
实验二 系统总线
KD7-KD0 01100011 数据开关置数 SWB=0 LDR0= 开输入三态门 存入寄存器R0
送数据63到寄存器 送数据 到寄存器R0 到寄存器
•
•
•
实验二 系统总线
• 本次实验所需用线 3根8芯接线，4根单芯线。
实验二 系统总线
• 实验接线 1、REGBUS连EXJ2； 2、EXJ1连BUS1,MBUS连BUS2； 3、跳线器SWB、LDAR、CE、We拨在左边（手 动位置）； 4、用单芯线连接J13（中间端LDR0）到UJ2最右 端，J14（中间端R0B）到UJ2右端第二针，J18 （中间端OUTWR）连UJ2右端第三针，J24（中间 端LEDB）连UJ2右端第四针，即UA0控制LDR0、 UA1控制R0B、UA2控制OUTWR、UA3控制LEDB。 5、J1-J12保留，跳左，拔掉其它全部的跳线器。
实验前知识
• 总线的两个特点： 分时与共享 分时 是指同一总线在同一时刻，只能有一个部件 占领总线发送信息，其他部件要发送信息得在该 部件发送完并释放总线后才能申请使用，但同一 时刻可以有多个部件接收信息。 共享 是指在总线上可以挂接多个部件，它们都可 以使用这一信息通路来和其他部件传输信息。
实验前知识
计算机组成原理实验
西工大软件学院 李易
实验前知识
• 总线的基本概念 总线是计算机系统的重要组成部分，它将各个部 件连接在一起组成计算机系统，并为部件之间信息 传送提供公共的信息通路。 • 总线的组成 总线是由传输线（地址总线、数据总线、控制总 线）、总线接口和总线仲裁部件三部分构成。 • 常用的总线 常用的总线有ISA，EISA ， MCA ， SCSI ， VL-BUS ，PCI等 。
实验二 系统总线
• 实验目的 1. 理解总线的概念及其特征 2. 掌握总线传输控制特性 • 实验内容 根据挂在总线上的几个基本部件，设计一个简单的流程： （１）输入设备将一个数打入Ｒ０寄存器。 （２）输入设备将另一个数打入地址寄存器。 （３）将Ｒ０寄存器中的数写入到当前地址的存储器中。 （４）将当前地址的存储器中的数用ＬＥＤ数码管显示。
实验二 系统总线
• • U51 74LS245 三态门 SW-B 门控信号，低有效 U37 74LS273 地址寄存器 LDAR 地址寄存器门控信号，高有效 T3 正向脉冲时，可锁存地址 U52 6264 主存储器单元 WE 读写信号 CE 存储器片选信号，低有效 寄存器单元 R0-B R0寄存器片选信号 LDR0 保存总线上的数据 数码管显示单元LED LED-B 数码管选择信号 W/R 总线上的数据显示在数码管上
实验二 系统总线
• 实验思考题 将实验一中某一存储单元中的数据显示在数 码管上。
KD7-KD0 00100000 数据开关置数 SWB=0 LDAR= 开输入三态门 存入寄存器AR
数ቤተ መጻሕፍቲ ባይዱ20送地址寄存器 数据 送地址寄存器
SWB=1 R0B=0
关输入三态门 开R0三态门
CE=0 WE=1
R0寄存器的数存入存储 器RAM
R0寄存器中的数送入存储器 寄存器中的数送入存储器
CE=1 R0B=1
实验二 系统总线
• 实验原理图
存储器的读写信 号
总线
SW-B LDAR CE WE LED-B W/R R0-B LDR0
总线上的数据显示 在数码管上 保存总线数据
数据输 入开关
地址寄 存器AR
存储器RAM
数码管显示
R0寄存器
实验二 系统总线
• 存储器、输入设备、输出设备、寄存器。 这些设备都需要有三态输出控制。 • 注意传输线的方向性，单向还是双向，单 向线箭头的指向。