COP2000系列集成开发环境使用简介

在存储器页面上显示出 64Kx16 位存储器的内容，你可以在此页面上对存 储器中的数据进行修改、下载、上载、从文件中读入、写到文件中等操作，也 可以对数据进行填充、移动，通过“下载存储器”将程序下载到扩展板的存储 器内就可运行程序了。
存储器地址
存储器数据
功能选择
图 9 存储器窗口
“存储器页面”中有五个功能键：“下载存储器”、“上载存储器”、“读文件”、 “写文件”、“字/字节”。“下载存储器”是将存储器窗口中的数据下载到 FPGA 扩展板上的 64Kx16 位存储器中，在弹出的对话框中输入要下载的起始地址和 结束地址，程序会自动将指定地址的数据下载到扩展板上的 RAM 中。“上载存
COP2000+集成开发环境使用简介
COP2000+集成开发环境是为了使用 SD2100 数字逻辑设计实验台进行 FPGA 的.bit 文件下载的升级版。下载的方法如下：
首先确认“SD2100 数字逻辑实验台”实验台已经通过 USB 接口与系统计算 机相连。接通实验箱左侧的电源开关。电源然后点击桌面上的“COP2000+.exe” 快捷方式 ，在弹出实验环境选择对话框中点击“计算机设计与实践”按钮，进 入图 10 所示的数字逻辑设计实验环境。
FPGA0 结构图页面内各器件接到 XCV200 芯片的管脚如表 1 所示：
表1 FPGA0 结构图内器件管脚连接表
结构图内器件
连接XCV200的管脚从高位到低位
七段数码管S0
215, 216, 217, 218, 220, 221, 222, 223
七段数码管S1
224, 228, 229, 230, 231, 232, 234, 235
来自百度文库
时就不需要再次定义这些名称，只要用“打开模式”功能直接打开相应的文件 即可。
图8 FPGA1结构图页面
FPGA1 结构图页面与 FPGA0 结构图页面类似，不再详述。 FPGA1 结构图页面内各器件接到 XCV200 芯片的管脚如表 1 所示：
表1 FPGA1结构图内器件管脚连接表
结构图内器件
连接XCV200的管脚从高位到低位
031, 042, 046, 052, 057, 067, 068, 074 078, 093, 099, 107, 108, 109, 124, 125 147, 152, 178, 184, 177, 203, 111, 110 094, 095, 096, 097, 100, 101, 102, 103 079, 080, 081, 082, 084, 085, 086, 087 063, 064, 065, 066, 070, 071, 072, 073 056, 055, 054, 053, 050, 049, 048, 047 033, 034, 035, 036, 038, 039, 040, 041 170, 169, 168, 167, 163, 162, 161, 160 192, 193, 194, 195, 199, 200, 201, 202 175, 174, 173, 157, 156, 155, 154, 153 187, 205, 206, 207, 208, 185, 186, 176 159(CS), 171(WR), 188(RD), 189(BH), 191(BL) 140，141，142，144，145，146，147，149 128，130，131，132，133，134，138，139
图1 COP2000主界面
在 COP2000 的主界面上按“打开 FPGA 扩展板窗口”按钮打开 FPGA 扩 展板的界面，此窗口有三个页面，两个“结构图”页面和一个“存储器”页面。
七段数码管
七段管名称
FPGA管脚号
RAM管脚及值
时钟选择
单脉冲、中断 申请状态
扩展IO脚
功能按键
单键状态及名称
发光二极管状态及名称
连接 COP2000 实验仪
结构图窗口内有四个功能按键：“FPGA 编程”、“通信设置”、“打开模式”、“保 存模式”。
单击“通信设置”按钮，弹出图 4 对话框。此时打开实验台电源开关，然后 选择“串口 1”，单击“连接 COP2000 实验仪”。如果 COP2000 实验仪上没有插 FPGA 扩展板或在下载过程中出错，系统会显示如图 5 的 FPGA 出错信息，这 时需要插上 FPGA 扩展板或重新编程。如果 COP2000 实验仪没有连接到计算
储器”是从扩展板上的 RAM 中读出数据并写到此窗口中，在弹出的对话框中 输入要上载数据的起始地址和结束地址，程序会将指定地址的 RAM 数据上载 到窗口中。“读文件”从磁盘上读入数据文件，在此窗口中显示。“写文件”是 将存储器窗口中的数据写到磁盘上。“字/字节”选择数据显示方式是以‘字’ 的方式（16 位）显示还是以‘字节’方式（8 位）显示，注意不论数据显示方 式是 16 位方式还是 8 位方式，前面介绍的所有的数据操作（上载、下载、读文 件、写文件）都是以 16 位方式来完成的。 如果要改变窗口内数据的值，可以用鼠标选中要修改的单元直接用键盘输入十 六进制数据即可，也可以在数据窗口内按鼠标右键在弹出菜单中选择“修改” 功能，在弹出对话框中可以输入十六进制数据或十进制数据，若在数据最后加 上‘H’表示输入十六进制数据，在弹出菜单中还可以选择“转到指定地址”、 “数据块填充”、“数据块移动”、“读文件”、“写文件”、“改变显示列数”等功 能。
COP2000 系列软件开发环境介绍
本 教 程 介 绍 两 个 软 件 开 发 环 境 ， 分 别 是 COP2000 集 成 开 发 环 境 与 COP2000+软件开发环境。二者使用属于同一个系列，但分别适用于不同的平 台。其中，COP2000 软件适用于使用 COP2000 实验台进行 FGPA 的.bit 文件下 载与运行。COP2000+软件适用于使用 SD2100 数字逻辑设计实验台进行 FPGA 的.bit 文件的下载与运行。所以大家要依据自己所使用的开发平台来选择相应 的软件。在使用上稍有差别。
开关组K6
186，187，188，189，191，192，193，194
存储器数据线低8 位
010，011，012，013，018，019，020，021
存储器数据线高8 位
218，217，216，215，238，237，236，235
存储器地址线低8 位
005，006，007，024，025，026，027，028
图 4 连接实验仪
图 5 通信出错
图 6 通信成功
FPGA 文件下载
“FPGA 编程”按钮是将 XILINX 开发环境中设计生成的*.bit 格式程序文
件下载到 XCV200 芯片中，在下载过程中有进度条显示下载进度。单击“FPGA
编程”按钮弹出图 7 对话框，选择.bit 文件，进行文件下载。
图 7 选择.bit 文件进行下载 “保存模式”是将定义好的器件名称保存到文件中，这样下次做相同实验
FPGA0 与 FPGA1 之间有 16 个引脚相连，它们的对应关系如下： 芯片 管脚 管脚 管脚 管脚 管脚 管脚 管脚 管脚
FPGA0 P140 P141 P142 P144 P145 P146 P147 P149 FPGA1 P72 P71 P70 P68 P67 P66 P65 P64
芯片 管脚 管脚 管脚 管脚 管脚 管脚 管脚 管脚 FPGA0 P128 P130 P131 P132 P133 P134 P138 P139 FPGA1 P84 P82 P81 P80 P79 P78 P74 P73
下面分别介绍 COP2000 集成开发环境使用与 COP2000+集成开发环境的使 用。
COP2000 集成开发环境使用简介
使用 COP2000 实验平台进行 FPGA 设计时，需要用到 COP2000 集成开发 环境将编译生成的.bit 文件下载到实验台的 XCV200 FPGA 芯片中。下面简单介 绍下 COP2000 集成开发环境的使用方法。
键盘组值及名称
图2 FPGA0扩展板结构
在 FPGA0 结构图页面上显示出与实际 FPGA 扩展板相同的器件及各器件 与 FPGA XCV200 相连接的管脚号，在实验时，只要将想观察的值从相应的管 脚输出就会在七段数码管或发光二极管上显示出来，注意用七段数码管观察值 时只需直接在管脚上输出数据即可，无需另加译码逻辑电路将数据值译成七段 码格式。需要读入键盘值时，就直接从该键盘相连的管脚读入。RAM 与 XCV200 相连的地址线、数据线及读写控制线所对应的管脚也显示在图上，当有存储器 读写操作时各信号所对应的值会在图上显示。CLOCK、INT 状态灯显示单脉冲 信号和中断申请信号的状态，在做实验时可以在 COP2000 的主板上按下单脉冲 或中断申请按键，键的状态会在此显示。时钟选择用于选择实验时，时钟是单 脉冲还是连续的高速时钟脉冲。XCV200 下方的管脚号表示 16 个扩展的 IO 信 号，当实验中需要另外的输入输出脚时可以使用这些扩展脚。
上表中存储器控制线的 CS 表示片选信号，WR 为写信号，RD 为读信号， BH 为数据高八位选择信号，BL 为数据低八位选择信号。
每个器件的名称都可以修改，以适合于不同的应用。单击名称，系统就会 弹出改变名称的对话框让你输入想要定义的名称。关于键盘，既可以定义键盘 组 8 个键的名称，也可定义单个键的名称，这些名称可以保存在文件中，下次 实验时无需重新定义直接从相应文件中读入即可。
机上会显示串口未连接信息，这时用“通信设置”功能选择好串行口并连接实 验仪，如果实验仪与计算机通信成功会显示通信成功信息，否则会显示与实验 仪通信错误的信息，这时要检查串口通信电缆是否连接实验仪、是否加电等。 如果弹出“通信成功”对话框，如图 6 所示，表示实验仪连接成功。可以进行 FPGA 文件下载。
存储器地址线高8 位
223，234，232，231，230，228，224，004
存储器控制线
023(CS), 009(WR), 222(RD), 221(BH), 220(BL)
扩展IO 端口
072，071，070，068，067，066，065，064
扩展IO 端口
084，082，081，080，079，078，074，073
七段数码管S0
041，040，039，038，036，035，034，033
七段数码管S1
055，054，053，052，049，048，047，046
发光二极管[E7..E0]
147，146，145，144，142，141，140，139
开关组K5
199，200，201，202，205，206，207，208
当通信成功后，点击“FPGA 编程”按钮，弹出如图 12（1）所示的浏览文件 对话框。找到之前编译生成的“count8_updn.bit”配置文件，然后点击“open”，软 件会自动将文件下载 XC3S500E 芯片中。
下载成功后会弹出如图 12 对话框。此时可以验证硬件设计的正确性。当拨 动开关 K4:5（对应输入信号“clr”）拨到上端（逻辑“1”），K4:6（对应输入信 号“updown”）拨到下端（置逻辑“0”）时，按动实验台上的“CLOCK”按钮， 仔细观察硬件实验台上 C 组 LED 发光二级管的输出，会发现 C 组发光二极管 会按照二进制的方式显示“CLOCK”按钮的按动次数。每按一次“CLOCK” 按钮，发光二极管输出的二进制数加一。当 K4:6 拨到上端时，每按动一次，则 发光二极管输出的二进制数减一。
七段数码管S2
236, 237, 238, 003, 004, 005, 006, 007
七段数码管S3
009, 010, 011, 012, 013, 017, 018, 019
七段数码管S4
020, 021, 023, 024, 025, 026, 027, 028
七段数码管S5 发光二极管[B7..B0] 发光二极管[A7..A0] 开关组K0 开关组K1 开关组K2 开关组K3 开关组K4 存储器数据线低8 位 存储器数据线高8 位 存储器地址线低8 位 存储器地址线高8 位 存储器控制线 扩展IO 端口 扩展IO 端口
图 10 数字逻辑设计实验环境
点击图 10 右侧的“连接实验仪”按钮，将实验仪与系统计算机相连接。如果
系统计算机与实验仪通讯不成功，则会显示“与实验仪通信错误”的信息，如图 11 所示。
(a) 通信错误提示
(b) 通信成功
图 11 提示对话框
这时要检查 USB 电缆是否连接，实验仪是否加电等。如果实验仪与计算机 通信成功，会显示“通信成功”信息，如图 1(b) 所示。这一步一定要完成，否则 不能进行后续的操作。