氧化层击穿原理
ESD引起集成电路损坏原理模式及实例
ESD引起集成电路损坏原理模式及实例一.ESD引起集成电路损伤的三种途径(1)人体活动引起的摩擦起电是重要的静电来源，带静电的操作者与器件接触并通过器件放电。
(2)器件与用绝缘材料制作的包装袋、传递盒和传送带等摩擦，使器件本身带静电，它与人体或地接触时发生的静电放电。
(3)当器件处在很强的静电场中时，因静电感应在器件内部的芯片上将感应出很高的电位差，从而引起芯片内部薄氧化层的击穿。
或者某一管脚与地相碰也会发生静电放电。
根据上述三种ESD的损伤途径，建立了三种 ESD损伤模型：人体带电模型、器件带电模型和场感应模型。
其中人体模型是主要的。
二.ESD损伤的失效模式(1)双极型数字电路a.输入端漏电流增加b.参数退化c.失去功能，其中对带有肖特基管的STTL和LSTTL电路更为敏感。
(2)双极型线性电路a.输入失调电压增大b.输入失调电流增大c.MOS电容(补偿电容)漏电或短路d.失去功能(3)MOS集成电路a.输入端漏电流增大b.输出端漏电流增大c.静态功耗电流增大d.失去功能(4)双极型单稳电路和振荡器电路a.单稳电路的单稳时间发生变化b.振荡器的振荡频率发生变化c.R.C连接端对地出现反向漏电。
三.ESD对集成电路的损坏形式a.MOS电路输入端保护电路的二极管出现反向漏电流增大b.输入端MOS管发生栅穿c.MOS电路输入保护电路中的保护电阻或接触孔发生烧毁d.引起ROM电路或PAL电路中的熔断丝熔断e.集成电路内部的MOS电容器发生栅穿f.运算放大器输入端(对管)小电流放大系数减小g.集成电路内部的精密电阻的阻值发生漂移h.与外接端子相连的铝条被熔断i.引起多层布线间的介质击穿(例如：输入端铝条与n+、间的介质击穿)四.ESD损伤机理(1)电压型损伤a.栅氧化层击穿(MOS电路输入端、MOS电容)b.气体电弧放电引起的损坏(芯片上键合根部、金属化条的最窄间距处、声表面波器件的梳状电极条间)c.输入端多晶硅电阻与铝金属化条间的介质击穿d.输入/输出端n+扩区与铝金属化条间的介质击穿。
栅氧击穿机理研究
栅氧击穿机理研究徐政缪海滨郑若成(中国电子科技集团公司第58研究所，江苏无锡214035)摘要：栅氧击穿不仅和栅氧质量相关，而且受前工序的影响很大。
本文介绍了影响栅氧击穿的因素，如PBL隔离和腐蚀、电容结构。
关键词：栅氧；击穿；多晶缓冲隔离；能带中图分类号：TN386．4 文献标识码：A1前言人们通常只从栅氧生长、栅氧前的清洗来提高栅氧击穿，但是栅氧前工序的制造同样对栅氧击穿影响很大，而且往往是决定性的，却容易被忽视。
2栅氧击穿机理2．1 SiO2击穿现象2．1．1 Si02在施加高场时会发生致命击穿，根据击穿场强的大小可分成三种情形(1)击穿场强在8-12MV／cm称为本征击穿。
发生本征击穿时SiO2的无缺陷，在低场加长时间应力，发生本征击穿Si02的的失效时间大致相同；(2)击穿场强<1MV／cm，SiO2存在巨大缺陷，例如针孔。
(3)击穿场强在2~6MV／cm，正常工作条件下会发生击穿。
2．1．2 SiO2性能退化分为二阶段(1)栅电流不断通过SiO2，SiO2的某些点形成电流通道，SiO2性能缓慢下降；(2)MOS电容通过缺陷通道放电，SiO2被击穿，栅极被气化，但是整个MOS电容仍可能继续工作。
2．2 SiO2本征击穿的物理模型2．2．1空穴产生和陷阱模型(hole generation and trap-ping model) 该模型认为：由于FN(Fowler-Nordheim)隧道效应，有许多高能电子注入到SiO2导带，这些电子在SiO2中的电场作用下到达阳极并获得一定动能，一些高能电子SiO2在中碰撞产生电子空穴对，同时SiO2本身存在一些缺陷，如Si的悬挂键、杂质、微孔，这些区域成为吸附中心，空穴在这儿被俘获，这些区域占整个Si02的1E-6。
随着正电荷在缺陷处的积累，隧道电流不断增加，当某点的氧化陷阱电荷密度Qot+达到临界值时，隧道电流突然增加发生击穿。
热电子导致空穴产生有以下几种机理：①带带之间的碰撞电离；②陷阱辅助碰撞电离；③SiO2导带价带间的跃迁，后两种效应即使在低压下也会有明显的空穴产生。
栅氧讨论(重要)
为感谢大家支持——VDMOS栅氧氧化工艺的研究（免下载）zhanghuakang 发表于: 2008-7-16 09:10 来源: 半导体技术天地VDMOS栅氧氧化工艺的研究VDMOS栅氧氧化工艺的研究摘要为VDMOS栅氧工艺改进提出试验依据，通过了解氧化层的击穿机理和制备方法，以及收集mos电容耐压的测试结果，以提供合适的栅氧工艺。
关键词：栅氧、击穿、MOS电容、再分布、Abstract：For offer impr oving G_OX(gate oxide) technic of VDMOS’s basis, by discussing breakdown principle and facure process of oxide-layer, and collecting the rearults of testing MOS’s capacitance breakdown voltage, to provide fitting G_OX(gate oxide) technic.Key Words：G_OX(ga te oxide), breakdown, MOS’s capacitance, second’s distributing前言随着微电子产业，超大规模集成电路的飞速发展，MOS器件的尺寸在不断的减小。
在器件尺寸等比缩小的同时，工作电压却没有相应的等比缩小，这就使得薄栅氧化层中的电场强度增大，器件的击穿电压降低，直接影响了器件的可靠性。
因此，薄栅氧化层的击穿问题已经成为阻碍集成电路进一步发展的主要因素之一。
如何改善栅氧化层的质量，提高器件电路的可靠性，已经成为当今微电子领域非常热门的话题之一。
栅氧氧化层击穿机理：1 ．SiO2击穿现象Si02在施加高场时会发生致命击穿，根据击穿场强的大小可分成三种情形(1)击穿场强在8-12MV／cm称为本征击穿。
发生本征击穿时SiO2无缺陷。
MOS管的这几种“击穿”，你搞清楚了吗？
MOS管的这几种“击穿”，你搞清楚了吗？MOSFET的击穿有哪几种?Source、Drain、Gate场效应管的三极:源级S 漏级D 栅级G(这里不讲栅极GOX击穿了啊，只针对漏极电压击穿)先讲测试条件，都是源栅衬底都是接地，然后扫描漏极电压，直至Drain端电流达到1uA。
所以从器件结构上看，它的漏电通道有三条：Drain到source、Drain到Bulk、Drain到Gate。
1) Drain->Source穿通击穿:这个主要是Drain加反偏电压后，使得Drain/Bulk的PN结耗尽区延展，当耗尽区碰到Source的时候，那源漏之间就不需要开启就形成了通路，所以叫做穿通(punch through)。
那如何防止穿通呢?这就要回到二极管反偏特性了，耗尽区宽度除了与电压有关，还与两边的掺杂浓度有关，浓度越高可以抑制耗尽区宽度延展，所以flow里面有个防穿通注入(APT: Anti Punch Through)，记住它要打和well同type的specis。
当然实际遇到WAT的BV跑了而且确定是从Source 端走了，可能还要看是否PolyCD或者Spacer宽度，或者LDD_IMP 问题了，那如何排除呢?这就要看你是否NMOS和PMOS都跑了?POLY CD可以通过Poly相关的WAT来验证。
对吧?对于穿通击穿，有以下一些特征：(1)穿通击穿的击穿点软，击穿过程中，电流有逐步增大的特征，这是因为耗尽层扩展较宽，产生电流较大。
另一方面，耗尽层展宽大容易发生DIBL效应，使源衬底结正偏出现电流逐步增大的特征。
(2)穿通击穿的软击穿点发生在源漏的耗尽层相接时，此时源端的载流子注入到耗尽层中，被耗尽层中的电场加速达到漏端，因此，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大不同，这时的电流相当于源衬底PN结正向导通时的电流，而雪崩击穿时的电流主要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。
薄栅氧化层斜坡电压TDDB击穿参数的研究
第２ ９卷
第 ３期
电 子 器 件
Ｃ ｉｅｅ Ｊ ｕ ＩＯｆＥｌ ｔｏ ｅ ｉｅ ｈｎ ｓ ｏ ｍａ ｅ ｒｎ Ｄ ｖｃｓ ｃ
ｖ０ ． ９ Ｎｏ ３ １２ ． Ｓ ｐ ２０ ｅ ．０６
２０ ０ ６年 ９月
Ｖｏ ｔ ｇ ｍ ｐ ＴＤＤＢ ｓ ｎｄ Ｒｅ ｅ ｒ ｈ ｏ ｈ ｒ ｅ ｅ ｓｏ ｅ ｋｄ ｗｎ ｌａ ｅＲａ Ｔｅ ｔａ ｓ ａ ｃ ｆｔ ｅ Ｐａ ａ ｔ ｒ ｆＢｒ ａ ｏ ｍ
Ａｂ ｔａ ｔＷ ｉ ｈ ｅ ｅｏ ｍｅ ｔｏ ｅｙ ｌｒ ｅｓ ａｅｉｔ ｇ ａ ｅ ｉｃ ｉ ＶＬＳ ） ｈ ｕ ｌ ｙｏ ｈｎ ｇ ｔ ｘｄ ｓｒ ｃ ： ｔ ｔ ｅｄ ｖ ｌ ｐ ｎ ｆ ｒ ａ ｇ ｃ ｌ ｎ ｅ ｒ ｔｄ ｃｒ ｕｔ（ ｈ ｖ Ｉ ，ｔ ｅｑ ａｉ ｆｔ ｉ ａ ｅｏ ｉ ｅ ｔ ｐ ａ ｓａｖ ｒ ｏ ｔｎ ｏｅｉ ｈ ｅｉｂ ｌ ｙｏ ｅ ｉｅ ｎ ｉｃ ｉ ．ＴＤＤＢ（ｉ － ｅ ｅ ｄ ｎ ｉｌｃｒｃｂ ｅ ｋ ｌｙ ｅ ｙ ｉ ｍｐ ｒａ ｔｒ ｌ ｎｔ ｅｒ ｌ ｉ ｔ ｆ ｖｃ ｓａ ｄｃｒｕ ｔ ａ ｉ ｄ ｓ ｔｍｅｄ ｐ ｎ ｅ ｔｄｅｅ ｔｉ ｒａ —
ｄ ｗｎ ｉ ａｋ ｙ ｍｅ ｈ ｄ ｔ ａｕ ｈ ｕ ｌ ｙ ｏ ｈｎ ｇ ｔ ｘｄ ． Ｔｈ ｒ ａ ｄ ｗｎ ｃ ａ ａ ｔ ｒｓｉｓｏ ｈｎ ｇ ｔ ｏ ） ｓ ｅ ｔ ｏ ｏｖ ｌｅｔ ｅｑ ａｉ ｆｔ ｉ ａ ｅｏ ｅ ｔ ｉ ｅｂ ｅ ｋ ｏ ｈ ｒ ｃｅ ｉｔｃ ｆｔ ｉ ａ ｅ ｏ ｄ ａ ｅ ｎ０ ５ ｍ ｅ ｈ ｏｏ ｙ ａ ｅｓｕ ｉｄｕ ｄ ｒｔ ｅｒ ｍ ｐ ｄ ｖ ｌａ ｅａ ｃ ｌｒ ｔ ｄｔ ｓｉ ｇ ｈ ｅａｉｎ ｆ ｉ ｘ ｅｂ ｓ ｄｏ ． ｕ ｔｃ ｎ ｌｇ ｒ ｔ ｄｅ ｎ ｅ ｈ ａ ｅ ｏｔ ｇ ｃ ｅｅ ａｅ ｅ ｔ ；ｔ ｅｒｌｔｏ ｓｏ ｎ
阳极氧化封孔原理
阳极氧化封孔原理
阳极氧化封孔是一种通过阳极氧化工艺使金属表面形成氧化层，并通过这一过程在氧化层上形成微小的氧化孔洞，以改善金属表面的耐腐蚀性和耐磨性。
以下是阳极氧化封孔的基本原理：
1. 阳极氧化过程：阳极氧化是一种电化学过程，通过在含有电解质的酸性溶液中通入电流，将金属表面氧化成氧化物。
这个过程通常涉及铝或其合金，因为铝具有较好的氧化反应性。
2. 氧化层形成：在阳极氧化的过程中，金属表面的氧化物层逐渐形成。
这一层氧化物通常是氧化铝（Al2O3），它具有较高的硬度和耐腐蚀性。
3. 孔洞生成：在氧化层形成的同时，电解质中的气泡或氧气会在氧化层下形成微小的孔洞。
这些孔洞的形成是由于金属表面与氧化物层之间的气体产生，推动气体穿透氧化物层并在其下形成孔洞。
4. 封孔过程：封孔的目的是通过某种方法将这些微小的孔洞封闭，以提高氧化层的密度和紧密度。
最常见的封孔方法之一是将氧化层置于热水中进行膨胀，然后再冷却。
在膨胀和冷却的过程中，氧化物层的微小孔洞会逐渐闭合。
5. 密度提高：通过封孔过程，氧化物层的密度提高，从而提高了其硬度和紧密度。
这种致密的氧化层不仅提高了金属表面的抗腐蚀性能，还提供了额外的硬度和耐磨性。
阳极氧化封孔的原理使金属表面形成了一层致密的氧化层，有效提高了金属件的耐腐蚀性和耐磨性。
这一过程常用于铝制品的表面处理，如铝合金构件、电子产品外壳等。
MOS管器件击穿机理分析
MOS管器件击穿机理分析1 MOS管发生雪崩击穿时场强分布MOS管击穿发生时场强分布如图1所示，如果没有栅，则PN结的最大场强出现在结中间Ei，由于多晶栅的存在，则在A点又出现一个场强峰值Ed，因为MOS管具有栅结构，所以其击穿和单纯的PN结击穿是不完全相同的。
这里我们从A、B两点的场强Ei和Ed的大小来讨论MOS管的击穿特性。
如图1所示，Xbd是衬底中结耗尽宽度，Xdd是漏区结耗尽宽度。
横向电场分布我们已经很了解，这里主要看纵向电场分布，从Xbd到Xdd，纵向电场和栅沟道电势差有关，在测试击穿时，栅是接地的，因为为0电位，所以纵向电场分布和沟道电势变化趋势一致。
从B到A点，电势逐步升高，因此，纵向场强增大，但是从A到Xdd，尽管电势仍然升高，但是由于氧化层增厚，因此场强有减小趋势。
所以在A点存在一个峰值电场。
这个峰值电场的具体位置是否一定在多晶边缘正下方和栅氧厚度有关。
但A点的位置一定在多晶边缘的外侧的漏区。
图2（a）大致反应了从Xbd到Xdd的场强和电势分布情况，图2（b）则分别从纵向和横向反映电场分布情况。
纵向电场分两部分，一部分是氧化层中，一部分是Si中耗尽层；同样，电势也分为两部分，一部分是在氧化层上的降落，一部分是Si中耗尽层降落。
由于介电常数的关系，SiO2中场强是Si中峰值场强的3倍。
下面讨论在Ed发生击穿的情形：（1）A点（Ed）击穿由于漏端电阻小，基本无电势降落，在LDD上会出现电势降落（若无LDD结构，则A点的电势和VCC 基本相同相等）降落到A点时，此时A点和多晶栅之间的电势在栅氧和耗尽层中形成电场，LDD处于耗尽状态，会诱发LDD中雪崩击穿。
如图3所示。
对Nsub接正，多晶接地，压降降落在氧化层和耗尽层上，氧化层中是均强电场，耗尽层中电场和具体位置相关。
根据高斯定理：QP＝ε0εsiEsi，QT=ε0εSiO2ESiO2，这里QT是总电荷，QP是多晶上的正电荷和耗尽层中负电荷的和。
《氧化层击穿原理》课件
防雷
研究氧化层击穿有助于改进防雷 设施，保护人们和建筑物免受雷 击。
氧化层击穿的发展前景
随着科学技术的不断发展，氧化层击穿研究将在环境保护、天气预报、航空航天等领域发挥越来越重要的作用。
氧化层击穿的挑战与解决方案
1
挑战
氧化层击穿现象复杂性和可变性使得研
解决方案
2
究、模拟和预测变得具有挑战性。
开发更精确的数值模拟方法，建立全球
合作平台共享数据和研究成果。
3
挑战
氧化层击穿对人类和环境具有潜在风险， 应采取有效的防护措施。
结论和总结
氧化层击穿是一项重要的研究课题，其定义、原理和应用领域的探索对于环境保护和科学发展具有重要意义。
氧化层击穿的实验方法
电容法
使用电容器充电，通过测量电 容器的放电曲线来判断氧化层 是否发生击穿。
放电法
使用高压电源，在氧化层模拟 实验室设备中产生氧化层击穿 现象。
数值模拟
通过计算机仿真，模拟氧化层 受到外部电磁场激励时的击穿 现象。
氧化层击穿与大气压力密切相关。
《氧化层击穿原理》PPT 课件
本课件将介绍氧化层击穿的定义和原理，实验方法，影响因素，应用领域和 发展前景。同时，我们也将探讨该问题的挑战与解决方案，并总结结论。
氧化层击穿的定义和原理
1 定义
氧化层击穿是指在大气中形成高压、高温的 电弧现象，穿透氧化层，连接地面和云端。
2 原理
氧化层击穿是由于电荷分离引起的能量释放， 导致空气中的氧气分子发生电离和化学反应。
湿度
湿度的变化对氧化层击穿有一定的影响，湿度 高时会减缓击穿速度和产生轰鸣声。
温度
温度越高，氧化层的电导率越高，导致击穿更 容易发生。
超簿氧化层的击穿24页PPT
35、不要以为自己成功一次就可以了 ，也不 要以为 过去的 光荣可 以被永 远肯定 。
31、只有永远躺在泥坑里的人，才不会再掉进坑里。——黑格尔 32、希望的灯一旦熄灭，生活刹那间变成了一片黑暗。——普列姆昌德 33、希望是人生的乳母。——科策布 34、形成天才的决定因素应该是勤奋。——郭沫若 35、学到很多东西的诀窍，就是一下子不要学很多。——洛克
超簿氧化层的击穿
31、别人笑我太疯癫，我笑他人看不 穿。(名 言网) 32、我不想听失意者的哭泣，抱怨者 的牢骚 ，这是 羊群中 的瘟疫 ，我不 能被它 传染。 我要尽 量避免 绝望， 辛勤耕 耘，忍 受苦楚 。我一 试再试 ，争取 每天的 成功， 避免以 失败收 常在别 人停滞 不前时 ，我继 续拼搏 。
பைடு நூலகம்
MOS管器件击穿机理分析
MOS管器件击穿机理分析1 MOS管发生雪崩击穿时场强分布MOS管击穿发生时场强分布如图1所示，如果没有栅，则PN结的最大场强出现在结中间Ei，由于多晶栅的存在，则在A点又出现一个场强峰值Ed，因为MOS管具有栅结构，所以其击穿和单纯的PN结击穿是不完全相同的。
这里我们从A、B两点的场强Ei和Ed的大小来讨论MOS管的击穿特性。
如图1所示，Xbd是衬底中结耗尽宽度，Xdd是漏区结耗尽宽度。
横向电场分布我们已经很了解，这里主要看纵向电场分布，从Xbd到Xdd，纵向电场和栅沟道电势差有关，在测试击穿时，栅是接地的，因为为0电位，所以纵向电场分布和沟道电势变化趋势一致。
从B到A点，电势逐步升高，因此，纵向场强增大，但是从A到Xdd，尽管电势仍然升高，但是由于氧化层增厚，因此场强有减小趋势。
所以在A点存在一个峰值电场。
这个峰值电场的具体位置是否一定在多晶边缘正下方和栅氧厚度有关。
但A点的位置一定在多晶边缘的外侧的漏区。
图2（a）大致反应了从Xbd到Xdd的场强和电势分布情况，图2（b）则分别从纵向和横向反映电场分布情况。
纵向电场分两部分，一部分是氧化层中，一部分是Si中耗尽层；同样，电势也分为两部分，一部分是在氧化层上的降落，一部分是Si中耗尽层降落。
由于介电常数的关系，SiO2中场强是Si中峰值场强的3倍。
下面讨论在Ed发生击穿的情形：（1）A点（Ed）击穿由于漏端电阻小，基本无电势降落，在LDD上会出现电势降落（若无LDD结构，则A点的电势和VCC 基本相同相等）降落到A点时，此时A点和多晶栅之间的电势在栅氧和耗尽层中形成电场，LDD处于耗尽状态，会诱发LDD中雪崩击穿。
如图3所示。
对Nsub接正，多晶接地，压降降落在氧化层和耗尽层上，氧化层中是均强电场，耗尽层中电场和具体位置相关。
根据高斯定理：QP＝ε0εsiEsi，QT=ε0εSiO2ESiO2，这里QT是总电荷，QP是多晶上的正电荷和耗尽层中负电荷的和。
可靠性3-1
雪崩热载流子的产生和注入
类似钱塘江潮，越 窄的地方流越急
•
热载流子的研究方法——电荷泵技术（CP）
• 器件源漏极相连与衬底间施加一 反向偏压，栅极连到一脉冲发生 器．波形及幅度示波器监视。脉 冲常用矩形。 脉冲电压使nMOS从堆积到反型， 从源-漏区进入沟道的电子，一部 分被界面态所俘获，当栅脉冲使 沟道回到堆积时，沟道区未被俘 获的电子在反向偏压作用下又回 到源(漏)，被界面态俘获电子与衬 底的多子(空穴)复合，通过界面态 产生从衬底到漏源电荷流动，即 电荷泵电流Icp(Isub)，由串在衬底回 路的电流计测出。
降低Na+ 的措施
①含氯的氧化工艺； 干氧中添加含氯气态物(Cl2,HCl,C2HCl3)，改善 SiO2质量，完美钝化效果。 减少Na+沾污，正电荷效应减弱，丧失电活性 和不稳定性。 ②氧化层表面覆盖PSG或BSG； ③超纯净化学试剂，如MOS极；
2 界面陷阱电荷(界面态)Qit 来源：Si-SiO2界面缺陷、金属杂质及辐射引起的缺陷 分布：Si-SiO2界面处，能量在Si的禁带中； 界面态密度Dit：单位能量的界面陷阱密度(eVcm-2) 用禁带中心能级Dit表征陷阱浓度 (图2.30)
•
•
AuAl2发紫色叫紫斑； Au2Al呈白色叫白斑，性脆，易产生裂纹引起开路。
Au-A1接触300℃以上高温下容易发生空洞，Kirkendall效应。因高温下金向铝 中迅速扩散形成Au 2A1，在键合点四周出现环形空洞，铝膜部分或全部脱离， 形成高阻或开路。 金-铝控合处开路失效后，在电测试中又会恢复正常，时通时断现象，可进行高 温(200℃以上)存贮，观察开路失效是否再次出现来确定。
非本征击穿
非本征击穿
栅氧化层击穿
MOS管击穿原因和防护措施！
MOS管击穿原因和防护措施！MOS管为什么会被静电击穿?静电击穿是指击穿MOS管G极的那层绝缘层吗?击穿就一定短路了吗?JFET管静电击穿又是怎么回事?MOS管一个ESD敏感器件，它本身的输入电阻很高，而栅-源极间电容又非常小，所以极易受外界电磁场或静电的感应而带电(少量电荷就可能在极间电容上形成相当高的电压(想想U=Q/C)将管子损坏)，又因在静电较强的场合难于泄放电荷，容易引起静电击穿。
静电击穿有两种方式：一是电压型，即栅极的薄氧化层发生击穿，形成针孔，使栅极和源极间短路，或者使栅极和漏极间短路;二是功率型，即金属化薄膜铝条被熔断，造成栅极开路或者是源极开路。
JFET管和MOS 管一样，有很高的输入电阻，只是MOS管的输入电阻更高。
静电放电形成的是短时大电流，放电脉冲的时间常数远小于器件散热的时间常数。
因此，当静电放电电流通过面积很小的pn结或肖特基结时，将产生很大的瞬间功率密度，形成局部过热，有可能使局部结温达到甚至超过材料的本征温度(如硅的熔点1415℃)，使结区局部或多处熔化导致pn结短路，器件彻底失效。
这种失效的发生与否，主要取决于器件内部区域的功率密度，功率密度越小，说明器件越不易受到损伤。
反偏pn结比正偏pn结更容易发生热致失效，在反偏条件下使结损坏所需要的能量只有正偏条件下的十分之一左右。
这是因为反偏时，大部分功率消耗在结区中心，而正偏时，则多消耗在结区外的体电阻上。
对于双极器件，通常发射结的面积比其它结的面积都小，而且结面也比其它结更靠近表面，所以常常观察到的是发射结的退化。
此外，击穿电压高于100V或漏电流小于1nA的pn结(如JFET的栅结)，比类似尺寸的常规pn结对静电放电更加敏感。
所有的东西是相对的，不是绝对的，MOS管只是相对其它的器件要敏感些，ESD有一个很大的特点就是随机性，并不是没有碰到MOS 管都能够把它击穿。
另外，就算是产生ESD，也不一定会把管子击穿。
静电的基本物理特征为：(1)有吸引或排斥的力量;(2)有电场存在，与大地有电位差;(3)会产生放电电流。
氧化层击穿原理 ppt课件
而二氧化硅从整体上看，原子的排列是混乱的，不规则的，即“长程 无序”，但从局部看，原子的排列并非完全杂乱，而是有一定规则， 即“短程有序”。
ppt课件
二氧化硅中的杂质，如果是电中性的，则它只占据网络中孔洞的位置， 对二氧化硅的电特性没有影响。如果杂质已被电离，则会显著的影响 二氧化硅的电性能。而实验证明，二氧化硅中杂质绝大部分是被电离 的，且多数以正离子的形式存在于网络中。
ppt课件
6
1. 氧化硅的结构和性质
图3 本征二氧化硅 和非本征二氧化硅的二维网络
3
1. 氧化硅的结构和性质
图1 Si-O组成的正四面体
图2 长程有序的石英晶体
ppt课件
4
1. 氧化硅的结构和性质
在二氧化硅网络中，氧离子起着连接Si-O四面体的作用，并且存在着 两种不同的状态——桥键氧和非桥键氧。
为两个硅原子所共有的氧离子称为桥键氧，只同一个硅原子相连接的 氧离子称为非桥键氧。
表1 二氧化硅中重要的杂质离子半径
ppt课件
8
1. 氧化硅的结构和性质
在二氧化硅网络中，硅的化合价是4，配位数为（中心离子周围配位原 子的数目）4，而网络形成剂的化合价与硅不同，配位数也不一样。当 它们替代硅原子的位置后，其配位数也发生变化。
例如硼（B3+）在B2O3中配位数为3，替代硅原子后B的配位数将由3变 为4，结果造成二氧化硅中缺氧状态，使网络中非桥键氧离子浓度减少， 二氧化硅膜的强度增大。
12
2. Si-SiO2系统
实际的Si-SiO2系统存在着硅悬挂键和氧悬挂键，在氧化硅体内和界面 构成了陷阱和界面态。此外，还存在着杂质离子以及由于湿氧氧化和 合金化工艺时引入的H原子或离子，这些陷阱会俘获通过氧化硅的载 流子。
氧化层击穿原理
1. 氧化硅的结构和性质
图3 本征二氧化硅 和非本征二氧化硅的二维网络
Outline
1. 氧化硅的结构和性质 2. Si-SiO2系统 3. 氧化硅的击穿模型 4. 检测氧化硅质量的方法
1. 氧化硅的结构和性质
（1）二氧化硅的结构
二氧化硅薄膜具有无定形玻璃状结构，基本单元是一个由Si-O原子组 成的正四面体，硅原子位于正四面体的中心，氧原子位于四个角顶， 两个相邻的四面体通过一个桥键氧原子连接起来构成无规则排列的二 维网络结构。
（d）
图12 （a）n衬底积累 （b）n衬底反型 （c）p衬底反型 （d）p衬底积累
3. 氧化ቤተ መጻሕፍቲ ባይዱ的击穿模型
（2）氧化硅中电子的遂穿
以n+poly-SiO2-Si结构为例，硅与氧化硅之间形成的势垒高度Φb=3.25V， 在一定栅压Vg下，当加在MOS电容氧化层上的电压Vox>Φb时，电子穿 过三角形势垒注入到SiO2的导带中，形成可测量的Fowler-Nordheim隧穿 电流， Vox<Φb时，由阴极发射的电子穿过梯形势垒直接隧穿，如果氧化 层厚度>5nm，隧穿几率很小，直接隧穿电流可以忽略不计。
图5 实际的Si-SiO2系统
2. Si-SiO2系统
（1）Si悬挂键结构
当硅悬挂键出现在Si/SiO2界面时，就是人们通常所说的界面态的来源。 当硅悬挂键出现在通常所说的过渡层时，就是固定氧化物电荷的来源。 因为硅的热氧化过程是由于过剩的氧原子向内运动形成的，在近于SiSiO2界面的氧化物中必然存在着硅的过剩，等待着与氧进行反应，当 氧化终止时，这些硅离子固定下来而产生正电荷。当然在氧化硅内部 也存在着Si悬挂键结构。
碳化硅栅极氧化层
碳化硅栅极氧化层
碳化硅（SiC）栅极氧化层是SiC MOSFET（金属氧化物半导体场效应晶体管）的重要组成部分。
这个氧化层的质量和可靠性对器件的整体性能和使用寿命有着决定性的影响。
具体来说，栅极氧化层的抗电性如果不好，会导致MOS器件参数不稳定，甚至可能引发栅极氧化层的击穿。
为了评估栅极氧化层的可靠性，通常会使用MOS电容结构，评价参数包括界面态密度、经时击穿TDDB（time dependent dielectric breakdown）等。
在SiC栅极氧化层的制备过程中，一种常见的方法是先对碳化硅外延片进行热氧化处理，形成薄的第一二氧化硅层。
然后在这层二氧化硅上沉积硅，形成硅膜，再次进行热氧化处理，使硅膜氧化成第二二氧化硅层。
这种方法可以有效地提高碳化硅器件的沟道迁移率，同时保证了栅氧化层SiC/SiO2界面的质量。
然而，由于SiC和硅材料上生长的二氧化硅（SiO2）的质量和特性几乎相同，理论上相同面积和氧化层厚度的Si MOSFET和SiC MOSFET可以在相同的时间内承受大致相同的氧化层电场应力（相同的本征寿命）。
然而，与Si MOSFET相比，现阶段SiC MOSFET 栅极氧化物中的非本征缺陷密度要高得多。
这些非本征缺陷可能会影响栅极氧化层的可靠性，因此需要通过电筛选等方法来降低可靠性风险。
以上信息仅供参考，如需更专业的分析，建议咨询电子工程或材料科学领域的专家。
SBD器件击穿失效机理解析
SBD 器件击穿失效机理解析■MS&MOS 结构●金属(Metal)-半导体(Semi.)接触在所有器件的结构中都起着非常重要的作用。
肖特基二极管就是一种利用势垒金属(M)与硅(Si)接触的MS 整流型器件，故又称之为MS 二极管。
●金属(Metal)-氧化物(Oxide)-半导体(Semi.)结构，即MOS[*]结构无疑是当今微电子技术的核心结构。
甚至PN 结型器件都可以按其物理功能归结到MOS 结构中，例如，肖特基二极管[**]的场板限环结构(包括SiO2表面上的银迁移层及溢流的PbSn 焊料层等异常情况)都可归结为Metal-SiO2-Si 即MOS 结构。
因此，仅以台面器件之规审视外延平面结的肖特基器件是很不够的，必须从MS&MOS 结构入手方可洞察秋毫。
故本文试从研究MOS 结构出发，深入解析SBD 器件金属场板/场氧限环终端结构及击穿失效机理。
[*]由于早期MOS 管ESD 的高失效率，上个世纪60年代，人们给MOS 管一个绰号：摸死管。
[**]1938年肖特基（W.Schottky ）首次令人信服地揭示了金属-半导体接触结构中耗尽层的形成以及载流子的输运原理。
在经历74年后的今天，SBD 非但没被其他器件取代，反而在电子整机日益高频化、低功耗、低噪声的应用中展现出强大的生命力。
SBD 长盛不衰的事实被人们形象地描述为长寿的“猫咪胡须”(Cat's whisker)整流器。
■Si-SiO2系统在利用平面工艺制造的硅器件表面上，一般都覆盖一层SiO2薄膜。
这层SiO2对硅表面起着保护作用，对器件的稳定性影响很大。
试验发现在Si-SiO2系统中，存在着多种形式的电荷或能级状态，一般可归纳为四种基本类型。
(1)氧化层可动离子主要是带正电的钠离子、钾离子等。
这些离子在一定温度和偏压下，可在SiO2中迁移，对器件的影响最大的是钠离子。
钠离子来源于化学试剂、气氛、玻璃器皿、治具、高温材料、扩散炉管和舟以及人体污染等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图13 F-N隧穿示意图和直接隧穿示意图
3. 氧化硅的击穿模型
如果我们不考虑镜像力对势垒高度的影响，则电流密度与电场强度的
关系可表示成
其中，
是与电极和电介质的功函数有
关的常数。
3. 氧化硅的击穿模型
（3）电子在氧化层中输运及陷阱的产生
由F-N隧穿注入的电子受氧
化硅电场“加热”，获得高 于氧化层导带底的动能。穿 过氧化层时，电子与晶格发 生碰撞并释放能量。每一级 台阶对应于一次碰撞事件， 或弹性或非弹性。能量释放 时，可能造成Si-O键断裂， 产生陷阱。
（3）Si-O弱键结构
由于表面硅原子与硅氧四面体中的氧原子相互作用距离拉长，硅与氧
之间相互作用较弱而形成的结构。换种说法就是有悬挂键的硅原子与 SiO2中的O形成了Si-O弱键，从而使硅的禁带中出现局域的电子态。
图8 Si-O弱键结构
2. Si-SiO2系统
（4）非桥键氧（氧悬挂键）结构 （5）在界面和氧化硅内部的硅悬挂键上束缚着杂质原 子结构，比如H、OH等。
无序”，但从局部看，原子的排列并非完全杂乱，而是有一定规则， 即“短程有序”。
1. 氧化硅的结构和性质
图1 Si-O组成的正四面体
图2 长程有序的石英晶体
1. 氧化硅的结构和性质
在二氧化硅网络中，氧离子起着连接Si-O四面体的作用，并且存在着
两种不同的状态——桥键氧和非桥键氧。
为两个硅原子所共有的氧离子称为桥键氧，只同一个硅原子相连接的
形成陷阱电荷。而陷阱内的电子或空穴也可能被输运载流子碰撞而释 放出来。
3. 氧化硅的击穿模型
氧化硅中载流子的行为：
1. 电子从电子陷阱中隧穿到氧化硅的导
带； 2. 电子从电子陷阱中隧穿到硅的导带； 3.导带中的电子释放能量将电子陷阱中的 电子激发至氧化硅的导带； 4. 电子在阳极界面释放能量，将一个电 子从硅的价带激发至硅的导带，同时产 生一个空穴； 5. 能量大于9eV的电子碰撞产生电子空穴 对； 6. 电子释放能量破坏Si-H键，使H离子向 阴极运动；
3. 氧化硅的击穿模型
如果电子的能量大于Si-O的键能4.25eV，而且在与晶格碰撞后，释放
的能量大于4.25eV，则按照上面的方程式会产生硅悬挂键或氧悬挂键。 而硅悬挂键或氧悬挂键为了获得稳定的8个电子的外层结构，就可能俘 获一个电子，表现出陷阱的行为。能量大于9eV的电子通过碰撞电离 还可以激发电子-空穴对。如果是Si-X键，其键能一般小于Si-O键能， 更容易受到电子的破坏。 如果电子释放的能量不足以破坏Si-O键，释放的能量也可能使Si-O键 受到扭曲，形成Si-O或Si-Si弱键。此外，氧化硅中还存在一些在加电 学应力前已经存在的硅悬挂键、氧悬挂键、Si-O或Si-Si弱键，会被以 后的电子碰撞所破坏。大量的电子在穿过氧化硅时，产生陷阱的行为 是随机的，可以认为陷阱在氧化硅中的分布是随机的。
由于非桥键氧浓度增大，二氧化硅网络中出现更多的孔洞，使结构强
度减弱、熔点降低。而且这类杂质在外电场和温度的作用下，会在二 氧化硅中运动，影响器件稳定性和可靠性。
1. 氧化硅的结构和性质
SiO2层中的可动离子电荷主要就是指由于沾污而引入的钠、钾、氢等
正离子，其中最主要的是Na离子。 在未进行温度偏压（BT）处理前， Na+大多数集中在SiO2与金属界面 靠近金属的陷阱内，对硅表面性质影响不大。 在正BT处理后（温度一般为150~200℃），这些Na+可以被激活而离开 陷阱，在SiO2网络的孔洞之间向Si-SiO2界面运动，绝大多数集中在SiSiO2界面在靠近硅一侧的SiO2层中，将在Si表面感应出负电荷，使双极 型器件出现表面沟道或引起击穿电压的蠕变，使MOS器件的阈值电压 不稳定。此外，还会导致SiO2的过早击穿，降低SiO2层的介电强度。 而进行负BT处理，可把Na+离子驱至金属和SiO2界面。
1. 氧化硅的结构和性质
处于Si-O四面体网络空隙中孔洞位置的那一类杂质，称为网络调节剂，
又称为间隙式杂质。最常见的网络调节剂有Na、K、Pb、Ca、Ba等正 离子，其特点是离子半径较大。这类杂质多以氧化物的形式掺入二氧 化硅膜，电离后，杂质正离子将占据网络空隙位置，而氧离子进入网 络，使得在一个桥键氧处出现两个非桥键氧。例如Na2O的掺入反应为：
上面描述的这些物理结构即陷阱，在俘获了载流子后，它们与杂质离
子一起形成了Si-SiO2系统的几种电荷，SiO2层中的可动离子电荷、固 定氧化物电荷、界面陷阱电荷、氧化物陷阱电荷。另外，还有存在于 SiO2层外表面的正负离子电荷。
2. Si-SiO2系统
图11 Si-SiO2系统中的电荷
3. 氧化硅的击穿模型
2. Si-SiO2系统
理想状体下由扩散炉生长的氧化层的结构应该如图所示。在氧化硅内
部和Si-SiO2界面没有扭曲的键或断键，也没有悬挂键，或者杂质离子。 也就是没有陷阱和界面态。
图4 理想Si-SiO2系统
2. Si-SiO2系统
实际的Si-SiO2系统存在着硅悬挂键和氧悬挂键，在氧化硅体内和界面
3. 氧化硅的击穿模型
（4）空穴电流的产生
电子到达阳极时将能量释放给界面的晶格，破坏Si-O键，产生界面态。
部分电子将获得的能量释放给阳极界面一侧硅中价带的电子，使其激 发到导带底，因此产生的“热”空穴在电场作用下又隧穿进入氧化层。
（5）陷阱对载流子的俘获和释放
在氧化硅中输运的电子和空穴被不断产生的陷阱和已有的陷阱俘获，
表1 二氧化硅中重要的杂质离子半径
1. 氧化硅的结构和性质
在二氧化硅网络中，硅的化合价是4，配位数为（中心离子周围配位原
子的数目）4，而网络形成剂的化合价与硅不同，配位数也不一样。当 它们替代硅原子的位置后，其配位数也发生变化。 例如硼（B3+）在B2O3中配位数为3，替代硅原子后B的配位数将由3变 为4，结果造成二氧化硅中缺氧状态，使网络中非桥键氧离子浓度减少， 二氧化硅膜的强度增大。 磷（P5+）掺入后，其配位数由5变为4，结果造成二氧化硅中剩氧状态， 使网络中非桥键氧离子浓度增大，二氧化硅膜的强度减弱。
成的正四面体，硅原子位于正四面体的中心，氧原子位于四个角顶， 两个相邻的四面体通过一个桥键氧原子连接起来构成无规则排列的二 维网络结构。 无定形二氧化硅膜不同于石英晶体，石英晶体的结构可看成是由Si-O 正四面体基本单元向三维空间不断延伸、周期重复排列的结果，其特 点是“长程有序”。
而二氧化硅从整体上看，原子的排列是混乱的，不规则的，即“长程
图9 氧悬挂键结构
图10 硅悬挂键为杂质原子饱和
2. Si-SiO2系统
氧化硅内部的硅悬挂键和氧悬挂键实际上就是氧化硅中的陷阱，而界
面处的硅悬挂键和Si-Si、Si-O弱键实际上就是界面陷阱。
这些陷阱反应了氧化硅结构的损坏，而同时又具有俘获和释放载流子
的性质，正是因为陷阱的这两个特性，使我们可以通过电学测试研究 氧化硅结构的损伤。
离子，另一种是有一个键不饱和的硅离子。在载流子通过氧化硅的过 程中，它们都起到了陷阱的作用。
1. 氧化硅的结构和性质
（2）本征二氧化硅和非本征二氧化硅
在理想的条件下，二氧化硅的生长过程中不存在任何杂质的沾污，在
单晶硅表面将形成仅有硅和氧而无其它元素的本征二氧化硅薄膜，其 二维网络结构如图1所示。
（1）加氧化硅上的电压Vox
加在氧化硅上的电压Vox与我们测量得到的加在栅极上的电压Vg实际上
是不一样的。栅压Vg除了有一部分降在氧化层上以外，还有一部分降 在半导体的表面势Ψs上，一部分用来补偿多晶硅和衬底单晶硅的功函 数Φms，此外，还有一部分用来抵消陷阱电荷的影响（这部分可忽略）。 在初始状态下，也就是第一次给MOS电容施加电应力时，栅压Vg由三 部分组成：
任娜-WEEKLY-REPORT-20121110 氧化层击穿原理研究
Outline
1. 氧化硅的结构和性质 2. Si-SiO2系统 3. 氧化硅的击穿模型 4. 检测氧化硅质量的方法
1. 氧化硅的结构和性质
（1）二氧化硅的结构
二氧化硅薄膜具有无定形玻璃状结构，基本单元是一个由Si-O原子组
图14 电子在氧化层中的输运
3. 氧化硅的击穿模型
当电场在5~13MV/cm时，电子到达阳极时的能量一般在4~9eV的范围
内。所谓界面态和陷阱的产生，实际上是氧化硅的结构受到损坏后， 在电学上的一种体现。高能电子破坏Si-O键可能有以下几种形式： 如果将O用X代替，就可以表示杂质离子（X）与Si形成的键受到电子 破坏的过程。
（d）
3. 氧化硅的击穿模型
（2）氧化硅中电子的遂穿
以n+poly-SiO2-Si结构为例，硅与氧化硅之间形成的势垒高度Φb=3.25V， 在一定栅压Vg下，当加在MOS电容氧化层上的电压Vox>Φb时，电子穿 过三角形势垒注入到SiO2的导带中，形成可测量的Fowler-Nordheim隧穿 电流， Vox<Φb时，由阴极发射的电子穿过梯形势垒直接隧穿，如果氧化 层厚度>5nm，隧穿几率很小，直接隧穿电流可以忽略不计。
图15 载流子在氧化硅中的行为
3. 氧化硅的击穿模型
7. 电子被电子陷阱俘获； 8. 电子陷阱释放电子； 9. 空穴与电子陷阱中的电子复合； 10. 电子陷阱释放一个空穴； 11. 产生的空穴被空穴陷阱俘获； 12. 空穴陷阱释放一个空穴； 13. 电子与空穴陷阱中的空穴复
1. 氧化硅的结构和性质
图3 本征二氧化硅 和非本征二氧化硅的二维网络
1. 氧化硅的结构和性质
（3）网络形成剂和网络调节剂
掺入的电离杂质，按其在二氧化硅网络中的位置和作用，可以分为两