简易频率特性测试仪
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
简易频率特性测试仪(E题)
2013年全国电子设计大赛
摘要:本频率特性测试仪由AD9854为DDS频率合成器,MSP430为主控制器,根据零中频正交解调原理对被测网络针对频率特性进行扫描测量,将DDS 输出的正弦信号输入被测网络,将被测网络的出口信号分别与DDS输出的两路正交信号通过模拟乘法器进行乘法混频,通过低通滤波器取得含有幅频特性与相频特性的直流分量,由高精度A/D转换器传递给MSP430主控器,由MSP430对所测数据进行分析处理,最终测得目标网络的幅频特性与相频特性,同时通过LCD绘制相应的特性曲线,从而完成对目标网络的特性测试。本系统具有低功
耗,成本低廉,控制方便,人机交互友好,工作性能稳定等特点,不失为简易频率特性测试仪的一种优越方案。
关键字:DDS9854,MSP430,频率特性测试
目录
一、设计目标 (3)
1、基本要求: (4)
2、发挥部分: (4)
二、系统方案 (4)
方案一 (5)
方案三 (5)
方案二 (5)
三、控制方法及显示方案 (5)
四、系统总体框图 (6)
五、电路设计 (6)
1、DDS模块设计 (6)
2、DDS输出放大电路 (7)
3、RLC被测网络 (8)
4、乘法器电路 (8)
5、AD模数转换 (9)
六、软件方案 (10)
七、测试情况 (11)
1、测试仪器 (11)
2、DDS频率合成输出信号: (11)
3、RLC被测网络测试结果 (12)
4、频谱特性测试 (12)
八、总结 (12)
九、参考文献 (12)
十、附录 (13)
一、设计目标
根据零中频正交解调原理,设计并制作一个双端口网络频率特性测试仪,包括幅频特性和相频特性。
1、基本要求:
制作一个正交扫频信号源。
(1)频率范围为1MHz~40MHz,频率稳定度≤10-4;频率可设置,最小设置单位100kHz。
(2)正交信号相位差误差的绝对值≤5º,幅度平衡误差的绝对值≤5%。
(3)信号电压的峰峰值≥1V,幅度平坦度≤5%。
(4)可扫频输出,扫频范围及频率步进值可设置,最小步进100kHz;要求连续扫频输出,一次扫频时间≤2s。
2、发挥部分:
(1)使用基本要求中完成的正交扫频信号源,制作频率特性测试仪。
a.输入阻抗为50Ω,输出阻抗为50Ω;
b.可进行点频测量;幅频测量误差的绝对值≤0.5dB,相频测量误差的绝对
值≤5º;数据显示的分辨率:电压增益0.1dB,相移0.1º。
(2)制作一个RLC串联谐振电路作为被测网络,其中Ri和Ro分别为频率特性测试仪的输入阻抗和输出阻抗;制作的频率特性测试仪可对其进行线性扫频测量。
a.要求被测网络通带中心频率为20MHz,误差的绝对值≤5%;有载品质因
数为4,误差的绝对值≤5%;有载最大电压增益≥ -1dB;
b.扫频测量制作的被测网络,显示其中心频率和-3dB 带宽,频率数据显示
的分辨率为100kHz;
c.扫频测量并显示幅频特性曲线和相频特性曲线,要求具有电压增益、相移
和频率坐标刻度。幅频特性曲线的纵坐标为电压增益(dB);相频特性曲线的纵坐标为相移(º);特性曲线的横坐标均为线性频率(Hz)。发挥部分中,一次线性扫频测量完成时间≤30s。
(3)其他。
二、系统方案
图1 系统方案
方案一
方案一对DA的转换速率要求过高,市售DA速率根本无法达到题目要求,对主控芯片主频及驱动时钟频率要求过高,而且成本较高,故放弃方案一。
方案三
方案三中虽然采用DDS9854做信号源,想法较好,通过数字处理可以得到更好的结果,但考虑到信号最高频率达到40M,为保证奈奎斯特采样定律,至少应使用80M采样率的AD,考虑到高速AD价格不菲,所以不宜采用方案三。
方案二
综合考虑,方案二成本较低,且效果较好,前期通过模拟电路处理,最后通过低速AD送入单片机处理即可完成题目要求,整个方案保持低成本、低功耗,工作性能稳定,故选方案二。
三、控制方法及显示方案
对DDS9854定性分析并设计外围电路制作PCB板,可以实现峰峰值200~400mV两路正交信号输出。为满足输出信号峰峰值在1V以上,我们采用THS3001高速运放搭建宽带放大器连接在9854输出端,提供6.1倍增益。同时为满足正交信号相位误差和幅度平衡误差要求,两路宽带放大器电路应尽可能相同。另外为满足1~40MHz输出信号幅度平坦度在5%以内,宽带放大器应具有尽可能平坦的通带增益。利用MSP430单片机对DDS9854进行控制,并通过12864液晶屏显示菜单交互界面,满足直接设置频率、连续扫频输出、可调节步进输出等题目要求功能。
发挥部分中,设两路正交信号分别为V1=Acosωt与V2=Asinωt,且余弦信号经过待测网络后变为V x=ABcos(ωt+φ)。计算可知:
V1V x=1 2A2Bcos(2ωt+φ)+1 2A2Bcosφ
V2V x=1 2A2Bsin(2ωt+φ)-1 2A2Bsinφ
因此,如果将相乘所得信号经过低通滤波器滤出直流分量I=1 2A2Bcosφ和Q=-1 2A2Bsinφ,则可以计算出1 2A2B=√(I2+Q2),φ=-arctan(Q/I),由此可以得出频率f=ω/2π处待测网络的幅频与相频响应。在扫频模式下,每隔100KHz记录下一个频率点的响应,即可绘出待测网络的幅频与相频曲线。
在实际设计中,我们先将余弦信号送入被测网络,网络输出分为两路,分别与原正弦、余弦信号利用AD835高速模拟乘法器相乘。将此时两路输出信号各自经过低通滤波滤出直流分量。由于乘法器所得直流分量较小,约20~50mV,因此我们在低通滤波器之后加入了由低失调电压运放OP27搭建的放大器,将直流信号放大到200~500mV。此时信号需要经过AD转换送入单片机进行处理,我们打算采用高精度AD TLC2543完成。由于TLC2543只支持单极性输入,而I与Q极性无法事先确定,所以我们在AD转换之前加入了由LM385电压基准和AD817组成的加法器模块提供2.5V偏置。数字信号送入单片机后,由单片机分析数据得到直流信号中包含的频率与相位信息,通过320×240分辨率的TFT彩屏分两屏绘制出被测网络的幅频相频曲线。
四、系统总体框图
图2 系统总体框图
五、电路设计
1、DDS模块设计
DDS模块的设计是本系统的重点。DDS模块主要是围绕芯片AD9854进行设计的,设计要求既要满足性能指标,还要求优化电路,减小电路面积,改进布