altium 高级规则设置
Altium Designer Rules规则详解
Altium Designer Rules规则详解2011-09-18 08:10:58| 分类：我爱☆DIY|举报|字号订阅对于PCB的设计，AD提供了详尽的10种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。
根据这些规则，Protel DXP进行自动布局和自动布线。
很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。
对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。
本章将对Protel DXP的布线规则进行讲解。
6.1 设计规则设置进入设计规则设置对话框的方法是在PCB电路板编辑环境下，从Protel DXP的主菜单中执行菜单命令Desing/Rules ……，系统将弹出如图6-1所示的PCB Rules and Constraints Editor(PCB设计规则和约束) 对话框。
图6-1 PCB设计规则和约束对话框该对话框左侧显示的是设计规则的类型，共分10类。
左边列出的是Desing Rules( 设计规则) ，其中包括Electrical （电气类型）、Routing （布线类型）、SMT （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。
该对话框左下角有按钮Priorities ，单击该按钮，可以对同时存在的多个设计规则设置优先权的大小。
对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。
可以在左边任一类规则上右击鼠标，将会弹出如6-2所示的菜单。
在该设计规则菜单中，New Rule是新建规则；Delete Rule是删除规则；Export Rules是将规则导出，将以 .rul为后缀名导出到文件中；Import Rules 是从文件中导入规则；Report ……选项，将当前规则以报告文件的方式给出。
altium中区域room规则的设置 -回复
altium中区域room规则的设置-回复如何在Altium中设置区域（Room）规则？Altium Designer是一款功能强大的电子设计自动化软件，除了标准的电路布局和布线功能外，还提供了一系列高级功能，如区域（Room）规则。
区域规则可以帮助设计师更好地管理和控制复杂的设计布局，提高工作效率。
在本文中，我们将一步一步地回答如何在Altium中设置区域规则。
步骤1：打开Altium Designer软件首先，双击打开Altium Designer软件。
在启动界面上，您可以选择打开现有项目或创建一个新项目。
根据您的需求选择相应的选项。
步骤2：创建设计布局在Altium Designer中，要设置区域规则之前，您需要先创建一个设计布局。
设计布局可以包含电路图、封装、焊盘等元素。
点击“File”菜单，选择“New”来创建一个新的电路设计。
步骤3：打开PCB工具接下来，我们需要打开PCB工具以设置区域规则。
点击工具栏上的“PCB”按钮，或者点击“Design”菜单中的“Switch To PCB”选项，切换到PCB 编辑界面。
步骤4：创建设计区域在PCB编辑界面中，我们可以创建设计区域，并在其中设置区域规则。
点击右上角的“Design”按钮，在下拉菜单中选择“Board Shape”选项来创建设计区域。
步骤5：设置区域规则在设计区域创建完成后，我们可以开始设置区域规则。
点击右上角的“Place”按钮，在下拉菜单中选择“Room”选项，打开区域规则设置窗口。
步骤6：添加规则在区域规则设置窗口中，点击“Add”按钮来添加新的规则。
可以根据具体需求选择不同的规则类型，比如电气、机械、约束等。
步骤7：编辑规则属性在规则属性编辑窗口中，我们可以设置规则的详细属性。
例如，我们可以设置该规则适用的对象类型、对象名称、对象参数等。
步骤8：调整规则优先级如果设计中存在多个规则，我们可以根据需要调整规则的优先级。
在规则列表中，从上到下排列的规则优先级依次增高。
Altium 规则设置简明教程t
Altium 规则设置简明教程启动Altium Summer 08 启动画面如下图：大家在左上角可以看到Bulid 7.0.0.13815 这就是版本号即7.0版本，细分就是7.0.0.13815右边中间有Licensed to SEED 表示证书授权于SEED，就是我咯^_^，盗版的……同时启动时会加载很多组件，大家在屏幕上可以看到其中一个Starting Project Manager…下面就进入Interactive Routing 的讲解把Altium Summer 08 启动完毕后请选择一个PCB 文件打开，具体步骤如下：File>Open选择打开文件的路径，选择一个PCB文件打开大家可以进入Examples里选择一个PCB 文件现在打开了一个PCB文件，如下图：点击左上方的DXP>Preferences大类置对话框Routing Conflict ResolutionDragingInteractive Routing OptionsSmart Connection Pad ExitsInteractive Routing Width/Via Size SourcesFacorite Interactive Routing WidthsFacorite Interactive Routing Via SizesⅠ、Routing Conflict Resolution 篇下面对上面几个设置选项进行说明Routing Conflict Resolution 篇从上面可以看到Routing Conflict Resolution 对应有None，Push Conflicting Object ，Walk Around Conflicting Object，Hug And Push Conflicting Objec 4个布线方式Routing Conflict Resolution 篇之None回到PCB环境中进行None下的布线，这种方式布线就是常规式布线，你想连哪里就可以拖动鼠标移动到哪里，等介绍玩下面3种布线方式大家就会知道None与其他布线方式的区别了，在其它3种布线模式下将不能连接不同的网络，比如VCC连接到GND，光标始终停留在GND外围。
[转载]Altium规则详解及设置
![[转载]Altium规则详解及设置](https://img.taocdn.com/s3/m/6b28db64a517866fb84ae45c3b3567ec102ddc46.png)
[转载]Altium规则详解及设置在 Altium 中进⾏ PCB 的设计时，经常会使⽤规则（Rule）来进⾏限定以确定线宽孔径等参数，此⽂将简要的介绍规则中的⼀些标量代表了什么。
Electrical电⽓规则。
安全间距，线⽹连接等Routing布线，线宽、过孔形状尺⼨、布线拓扑、布线层、封装出线等SMTSurface Mount Technology，表⾯组装技术（表⾯贴装技术），贴⽚。
贴⽚元件焊盘的⼀些要求Mask掩膜，阻焊和焊膏的扩展Plane内电层和铺铜。
与焊盘的连接⽅式Testpoint测试点Manufacturing加⼯。
孔、焊盘、丝印和阻焊的尺⼨及相关关系HighSpeed⾼速信号。
串扰、线长、配长、过孔数量等⾼速信号相关的Placement放置。
元件放置与元件间距等SignalIntegrity信号完整性。
⾛线阻抗及⾼速信号的过冲、摆率等同⼀规则下可以包含（新建）多个规则，并为每个规则设置不同的使⽤范围和优先级，以根据具体需求实现灵活多样的规则。
设置优先权的⽅法：对话框右下⾓ Priorities，进⼊设置。
导⼊规则 .rul ⽂件规则详细描述Clearance 安全距离，包括元件焊盘与焊盘、焊盘与导线、导线与导线之间的最⼩距离Short Circuit 短路，及是否允许导线交叉短路，默认不允许Un-connect Net 未布线⽹络，可以指定⽹络、检查⽹络布线是否成功，如果不成功，将保持⽤飞线连接Un-connected Pin 未连接管教，对指定的⽹络检查是否所有元件管脚都连线了Width 导线宽度Routing Toplogy 布线拓扑。
拓扑规则定义是采⽤布线的拓扑逻辑约束，常⽤的布线约束为统计最短逻辑规则，⽤户可以根据具体设计选择不同的布线拓扑规则：Shortest 最短规则设置，所有节点的连线最短规则Horizontal ⽔平规则设置，连接节点的⽔平连线最短规则Vertical 垂直规则设置，连接节点的垂直连线最短规则Daisy Simple 简单雏菊规则设置，采⽤链式连通法则，从⼀点到另⼀点连通所有节点，并使连线最短Daisy-MidDriven 雏菊中点规则设置，选择⼀个 Source 源点，以它为中⼼向左右连通所有节点，并使连线最短Daisy Balanced 雏菊平衡规则设置，选择⼀个 Source 源点，将所有中间节点数⽬平均分成组，所有组都连接在源点上，并使连线最短Star Burst（星形）规则设置选择⼀个源点，以星形⽅式去连接别的节点，并使连线最短。
Altium designer 如何设置区域规则和器件规则
r 如何设置区域规则和器件规则
下面为大家介绍下区域（room)规则
打开altium designer软件，在设置Design>>Rooms
根据自己的要求，画不同的区域规则（如图所示）
在画的过程中，将要完成时，按键盘上的TAB键，弹出小窗口，如下图所示：根据自己的要求来命名：下例是我以0.8BGA来命名的，因为，这个区域是
画给0.8的BGA用的。
画好区域规则后：下面我们来设规则：
在design>rules(快捷键D+R)弹出下面对话框：
根据上图所示，来设计线间距规则，线宽规则，过孔规则
在设计规则选择Advanced(Query)，点击quer Helper 弹出上图所示的对话框
在里面输入WithinRoom('0.8bga')这里的0.8bga是上面命名的（小北PCb 设计）
器件规则：在design>rules(快捷键D+R)弹出下面对话框：和上面的打开方式一样在设计规则选择Advanced(Query)，点击quer Helper 弹出上图所示的对话框
在里面输入这里的InComponent(D1)这里我设置D1器件规则。
altiumdesigner规则设置技巧
Altium Designer 布线规则设定对于PCB 的设计，Altium Designer 6.0提供了详尽的10 种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。
根据这些规则，Protel DXP 进行自动布局和自动布线。
很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。
对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。
本章将对Altium Designer 6.0的布线规则进行讲解。
6.1 设计规则设置进入设计规则设置对话框的方法是在PCB 电路板编辑环境下，从Protel DXP 的主菜单中执行菜单命令Desing/R ules ……，系统将弹出如图 6 — 1 所示的PCB Rules and Constraints Editor(PCB 设计规则和约束) 对话框。
该对话框左侧显示的是设计规则的类型，共分10 类。
左边列出的是Desing Rules( 设计规则) ，其中包括Electrical （电气类型）、Routing （布线类型）、SMT （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。
该对话框左下角有按钮Priorities ，单击该按钮，可以对同时存在的多个设计规则设置优先权的大小。
对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。
可以在左边任一类规则上右击鼠标，将会弹出如图 6 — 2 所示的菜单。
在该设计规则菜单中，New Rule 是新建规则；Delete Rule 是删除规则；Export Rules 是将规则导出，将以.rul 为后缀名导出到文件中；Import Rules 是从文件中导入规则；Report ……选项，将当前规则以报告文件的方式给出。
图6 — 2 设计规则菜单下面，将分别介绍各类设计规则的设置和使用方法。
altium中区域room规则的设置
Altium Designer是一款功能强大的电子设计自动化软件，它具有丰富的功能和灵活的设置，可以满足各种电路设计的需求。
其中，区域（Room）规则是Altium Designer中的一个重要功能，它可以帮助设计师更好地管理和组织电路板上的元件和信号。
本文将介绍如何在Altium Designer中设置区域规则，以及区域规则的作用和应用。
一、区域（Room）规则的设置方式1. 打开Altium Designer软件，并创建一个新的PCB项目。
2. 在PCB文档中，选择“Design”菜单下的“Rooms”命令，即可进入区域（Room）规则的设置界面。
3. 在区域（Room）规则设置界面中，可以设置各种参数，包括区域的形状、大小、位置等。
可以通过拖拽鼠标来绘制一个新的区域，并通过设置参数来调整区域的属性。
4. 在设置完区域的基本参数后，可以进一步设置区域内的元件和信号，以及与其他区域之间的互斥或优先级关系。
5. 设置完成后，可以保存设置并退出区域（Room）规则设置界面。
二、区域（Room）规则的作用和应用1. 区域（Room）规则可以帮助设计师更好地组织和管理电路板上的元件和信号。
通过将元件和信号划分到不同的区域中，可以避免混乱和交叉干扰，提高设计的整体可读性和可维护性。
2. 区域（Room）规则还可以帮助设计师更好地控制电路板的布局和布线。
设计师可以根据电路板的实际需求，设置不同区域的大小、位置和形状，从而更好地满足电路板的设计要求。
3. 区域（Room）规则还可以帮助设计师更好地进行信号完整性和电磁兼容性的分析和仿真。
通过将信号线和功率线划分到不同的区域中，并设置相应的规则和约束，可以有效地减少信号的串扰和干扰，提高电路板的性能和可靠性。
三、区域（Room）规则的注意事项1. 在设置区域（Room）规则时，需要根据实际的电路板设计要求和布局需求，合理地划分和设置区域的属性和参数。
不能盲目地进行设置，否则会导致电路板设计的混乱和不可维护。
Altium-Designer-中关于PCB规则的设置
对于(duìyú) PCB的设计(shèjì)， AD提供(tígōng)了详尽的 10种不同的设计规则(guīzé)，这些设计规则则包括导线放置、导线布线方法(fāngfǎ)、元件放置、布线规则、元件移动和信号完整性等规则。
很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。
对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。
1、设计规则设置从 AD的主菜单中执行菜单命令Desing/Rules……，系统将弹出如图所示的 PCBRules and Constraints Editor(PCB设计规则和约束 )对话框。
对话框左侧显示的是设计规则的类型，共分 10类。
左边列出的是 Desing Rules(设计规则 )，其中包括 Electrical（电气类型）、Routing（布线类型）、 SMT（表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。
该对话框左下角有按钮 Priorities，单击该按钮，可以(kěyǐ)对同时存在的多个设计(shèjì)规则设置优先权的大小。
对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则(guīzé)等。
可以在左边任一类规则上右击鼠标，将会弹出下图所示的菜单。
在该设计规则(guīzé)菜单中， New Rule是新建规则(guīzé)； Delete Rule是删除规则；Export Rules是将规则导出，将以 .rul为后缀名导出到文件中；Import Rules是从文件中导入规则；Report……选项，将当前规则以报告文件的方式给出。
2、电气设计规则Electrical（电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短路允许等 4个小方面设置。
altium designer 规则设置 器件与边界
altium designer 规则设置器件与边界1. 器件规则设置在Altium Designer中，您可以设置器件规则来确保设计中的器件按照制造商的建议正确安装。
以下是设置器件规则的步骤：步骤1：打开规则编辑器。
在菜单栏中，选择“设计”>“编辑规则”。
步骤2：在规则编辑器中选择“器件”。
这将打开一个新的面板，您可以在其中设置器件规则。
该面板将显示“器件规则”和“规则关系”两个选项卡。
步骤3：选择“器件规则”选项卡。
在该选项卡中，您可以设置各种器件规则，例如焊盘大小、引脚间距、引脚类型等。
您可以使用下拉列表选择器件类型，并在“规则属性”栏中设置规则。
步骤4：设置规则关系。
在“规则关系”选项卡中，您可以设置器件规则之间的关系。
例如，如果您设置了一个器件规则，要求焊盘尺寸必须大于等于0.5毫米，您可以使用“与”或“或”关系将其与另一个规则组合。
例如，在另一个规则中，您可以要求引脚间距必须大于等于1毫米，并将两个规则使用“与”关系组合起来。
这将确保器件焊盘尺寸和引脚间距都符合规范。
2. 边界规则设置边界规则可确保设计的PCB布局在规定的边界内。
以下是设置边界规则的步骤：步骤1：打开规则编辑器。
在菜单栏中，选择“设计”>“编辑规则”。
步骤2：选择“边界”选项卡。
在该选项卡中，您可以设置各种边界规则，例如板子的轮廓、保留边缘和排除区域等。
步骤3：选择“板轮廓”规则。
在该规则中，您可以设置PCB的轮廓，这决定了设计的界限。
您可以手动输入轮廓数据或选择CAD绘图工具绘制轮廓。
如果您选择手动输入，请确保数据准确，否则您的PCB可能不会符合规格。
步骤4：选择“保留边缘”和/或“排除区域”规则。
在这些规则中，您可以设置要在PCB轮廓中保留或排除的区域。
保留边缘规则将确保您的元件不会与PCB轮廓重叠，而排除区域规则将确保您的元件不会位于被排除的区域内。
步骤5：应用规则。
在规则编辑器中，单击“应用”按钮应用规则。
altium designer 规则 自定义条件
Altium Designer规则自定义条件一、什么是Altium DesignerAltium Designer是一款专业的电子设计自动化(EDA)软件，为电子工程师提供了完整的PCB设计解决方案。
它集成了电子元件库管理、原理图设计、PCB布局、信号完整性分析、仿真和制造文件输出等功能，帮助工程师快速、高效地完成电路板设计。
二、Altium Designer规则在Altium Designer中，规则是用来确保设计符合特定标准和要求的设置。
规则包括设计规则检查(DRC)、信号完整性规则、层间规则、阻抗规则等。
这些规则可以帮助工程师提高设计质量、减少错误，并确保最终产品的性能和可靠性。
三、自定义条件Altium Designer提供了一系列的预定义规则，但有时候我们需要根据特定的需求自定义规则条件。
自定义条件可以根据设计要求、项目特点和个人偏好进行设置，以满足具体的设计需求。
3.1 自定义规则的设置路径在Altium Designer中，设置自定义规则的路径如下：1.打开Design规则对话框：Design -> Rules Manager。
2.在左侧的树状结构中选择相应的规则类型，如Design Rules、Net ClassesRules等。
3.在右侧的规则列表中选择需要进行自定义的规则。
4.在底部的Details区域中，可以设置规则的条件、违例方式和违例检查时机等参数。
3.2 自定义条件的常见应用自定义条件可以应用于各种不同的设计需求，下面介绍一些常见的应用场景。
3.2.1 电子元件布局规则在PCB布局设计中，电子元件的布局是非常重要的。
通过自定义条件，可以设置元件之间的最小间距、最小间隔、阻焊盖孔的位置等规则，以确保元件布局的合理性和可靠性。
3.2.2 信号完整性规则信号完整性是保证电路板设计正常工作的关键因素之一。
通过自定义条件，可以设置信号线的最大长度、最小宽度、最小间距等规则，以避免信号完整性问题，如信号串扰、信号衰减等。
Altium Designer 高级规则
覆铜高级连接方式如过孔全连接，焊盘热焊盘连接；顶层GND 网络全连接，其他层热焊盘连接线宽0.3mm在AD PCB环境下，Design>Rules>Plane> Polygon Connect style ,点中Polygon Connect style，右键点击new rule ---------------新建一个规则点击新建的规则既选中该规则，在name框中改变里面的内容即可修改该规则的名称，默认是PolygonConnect_1 ，现我们修改为GND-Via，选项Where The Frist Object Matches 选Advanced（Query），Full Query 输入IsVia（大小写随意），Connect Style 选 Direct Connect，其他默认设置，点击下边的priorities 把GND-Via规则优先级置最高，（1为最高，2次之…）如下图：回到PCB设计环境下进行覆铜，覆铜网络选GND，覆好铜以后对于网络为GND的Via（过孔）将为全覆铜的连接，而非默认的relief connect方式（热焊盘方式），由于规则是对过孔的全连接覆铜，所以对于焊盘的覆铜是热焊盘方式连接方式，见下图（左）：如果想过孔和焊盘多用热焊盘方式，那在Full Query 修改为IsVia or Is pad ，更新下刚才的覆铜，地焊盘也全连接了，如上图（右）同样也可以Full Query为Is pad ，InNet(‘GND’) , InNet('GND') And OnLayer('TopLayer'), InComponent(' U1'),InComponent('U1') OR InComponent('U2') OR InComponent('U3') , innetclass('Power')等等…1.InNet(‘GND’) 对于网络名为GND的网络进行覆铜连接，覆铜连接规则采用InNet(‘GND’)的覆铜连接规则，注：InNet(‘X’),X为PCB中的网络名，Connect Style 可全连接或热焊盘或无连接方式；热焊盘方式还可设置2，4连接，45度，90度和连接线宽，下面的也类同；2.InNet('GND') And OnLayer('TopLayer')，对于位于TopLayer层的GND网络进行的覆铜采用该覆铜连接规则，OnLayer('X'),X 为层名，层名称修改可通过Design>Layer Stack Manager,双击层名称修改。
altium designer设置类规则
一、概述在PCB设计中，规则设置是非常重要的一部分，它可以影响到电路板的性能和可靠性。
Altium Designer作为一款强大的PCB设计软件，拥有丰富的规则设置功能，可以帮助设计师更好地完成电路板设计。
本文将主要讨论Altium Designer中的规则设置，包括信号完整性规则、阻抗规则、布线规则等内容。
二、信号完整性规则1. 差分对规则：在差分对中定义了两条信号线，通常用于高速差分信号传输，Altium Designer允许用户设置差分对的长度匹配、偶极耦合等规则，以确保差分信号的完整性。
2. 信号线长度匹配规则：在高速数字设计中，信号线的长度匹配是非常重要的，可以减少时序问题和串扰。
Altium Designer允许用户设置信号线的长度匹配规则，以保证同一差分信号对中的两条信号线长度相等。
三、阻抗规则1. 阻抗匹配规则：不同的信号线宽度和堆叠方式会导致不同的阻抗值，Altium Designer可以根据设计要求自动计算并匹配阻抗。
2. 差分对阻抗匹配规则：对于差分信号线，其阻抗匹配同样非常重要，Altium Designer允许用户设置差分对的阻抗匹配规则，以确保差分信号的稳定传输。
四、布线规则1. 最佳路径规则：Altium Designer可以根据布线规则自动寻找最佳路径，以减少布线长度、降低串扰和时延。
2. 避让规则：布线中常常需要避让其他元件或信号线，Altium Designer可以根据用户设置的规则自动进行避让。
五、其他规则1. 特殊构建规则：Altium Designer允许用户设置特殊构建规则，比如盲埋孔、控制阻抗线等规则。
2. 特殊信号规则：一些特殊的信号需要特殊处理，比如电源线、地线等，Altium Designer可以根据用户设置的规则进行处理。
六、总结通过对Altium Designer中规则设置的讨论，我们可以看到规则设置在PCB设计中的重要性。
合理的规则设置可以保证信号的完整性、降低串扰和时延，确保设计的可靠性和稳定性。
altium designer 规则设置应用
Altium design 规则的使用熟悉rule的设置对用AD来画PCB有很大帮助。
AD的规则有两大类：unary design rules 和binary design rules。
Unary design rulesThese apply to one object, or each object in a set of objects. For example, width Constraint. Binary design rulesThese apply between any object in the first set to any object in the second set. Binary rules have two object set sections that must be configured. An example of a binary rule is the Clearance rule-it defines the clearance required between any copper object in the first set and any copper object in the second set, as identified by the two rule queries.规则的优先级设置点Priorities 就可以设置规则的优先级了。
规则运用实例。
实例1.使用rule，使焊盘和铺铜直接连接，过孔过孔和铺铜直接连接。
画PCB的时候，会希望焊盘和铺铜relief连接。
而过孔和铺铜直接连接。
像7805之类的GND 脚和大面积的铺铜直接连接，人工焊和拆都比较麻烦。
这时可以设两个规则如下图：优先级设置过孔铺铜规则除过孔之外其它铺铜规则效果实例2 铺铜和其它走线、铜皮之间的安全距离设置大一些。
记得刚开始画板的时候经理就要求我把铺铜的安全距离弄大点，否则容易出现铺铜和其它线路短路的情况。
ADPCB高级规则altiumdesignerpcbadvancerule
覆铜高级连接方式如过孔全连接，焊盘热焊盘连接；顶层GND 网络全连接，其他层热焊盘连接线宽0.3mm在AD PCB环境下，Design>Rules>Plane> PolygonConnect style ,点中PolygonConnect style，右键点击new rule ---------------新建一个规则点击新建的规则既选中该规则，在name框中改变里面的内容即可修改该规则的名称，默认是PolygonConnect_1，现我们修改为GND-Via，选项Where The Frist Object Matches 选Advanced（Query），Full Query 输入IsVia（大小写随意），Connect Style 选 Direct Connect，其他默认设置，点击下边的priorities 把GND-Via规则优先级置最高，（1为最高，2次之…）如下图：回到PCB设计环境下进行覆铜，覆铜网络选GND，覆好铜以后对于网络为GND的Via（过孔）将为全覆铜的连接，而非默认的relief connect方式（热焊盘方式），由于规则是对过孔的全连接覆铜，所以对于焊盘的覆铜是热焊盘方式连接方式，见下图（左）：如果想过孔和焊盘多用热焊盘方式，那在Full Query 修改为IsVia or Is pad ，更新下刚才的覆铜，地焊盘也全连接了，如上图（右）同样也可以Full Query为Is pad ，InNet(‘GND’) , InNet('GND') And OnLayer('TopLayer'), InComponent(' U1'),InComponent('U1') OR InComponent('U2') OR InComponent('U3') , innetclass('Power')等等…1.InNet(‘GND’) 对于网络名为GND的网络进行覆铜连接，覆铜连接规则采用InNet(‘GND’)的覆铜连接规则，注：InNet(‘X’),X为PCB中的网络名，Connect Style 可全连接或热焊盘或无连接方式；热焊盘方式还可设置2，4连接，45度，90度和连接线宽，下面的也类同；2.InNet('GND') And OnLayer('TopLayer')，对于位于TopLayer层的GND网络进行的覆铜采用该覆铜连接规则，OnLayer('X'),X 为层名，层名称修改可通过Design>Layer Stack Manager,双击层名称修改。
altium限高的规则语句
altium限高的规则语句
在 Altium Designer 中，可以使用 Constraints（约束）来设置 PCB 设计中的限高规则。
以下是一些设置 PCB 限高规则的语句示例：
1. 设置最小间距限高规则：
Rule: MinSpacing
LayerPair: TopLayer - BottomLayer
Constraint: Width < 10mil
2. 设置临近元件的限高规则：
Rule: ComponentHeight
ObjectKind: Component
Constraint: Height < 20mm
3. 设置整个 PCB 板的限高规则：
Rule: PCBHeight
Constraint: Height < 5mm
4. 设置特定区域内的限高规则：
Rule: AreaHeight
InArea: MySpecificArea
Constraint: Height < 15mm
5. 设置不同层次的元件限高规则（例如 BGA 封装）：
Rule: BGAHeight
ObjectKind: Component
ComponentKind: BGA
Constraint: Height < 2mm
请注意，上述示例中的语句仅为演示目的。
实际上，在 Altium Designer 中设置限高规则涉及到更多的参数和选项。
需要根据具体设计需求来调整这些规则语句。
为了正确设置 PCB 限高规则，建议参考 Altium Designer 的文档和用户手册，以确保设计在物理限制内得到良好的布局和布线。
AltiumDesigner规则设置技巧
AltiumDesigner规则设置技巧前言：在PCB 设计完成后,为了加强抗干扰性,我们会经常进行一些铺铜操作,在大面积对地覆铜时，接地焊盘与该覆铜相连接，其管脚连接方式的处理需要综合考虑。
从电气性能方面考虑，管脚与覆铜直接连接(Direct Connect)为好，但是直接连接的覆铜面积大，焊接时散热快，焊接温度可能达不到要求，容易造成虚焊。
因此，考虑到兼顾电气性能与工艺需要，接地焊盘做成十字花焊盘连接(Relief Connect)，接地过孔为直接连接。
Altium Designer 在PCB覆铜时，所有的过孔和焊盘都是十字连接即Relief Connect连接的，那么怎么设置才能完成只有接地的焊盘才是十字连接而过孔是直接连接的呢？接下来我们一起来分析一下实现技巧：1.过孔和焊盘有三种连接状态：2.no connect（不连接）3.relief connect（十字形连接）4.directconnect（直接连接）5.在PCB环境下，点击Design（设计）>Rules（规则）>Plane>Polygon Connect style,6.7.点中Polygon Connect style，右键点击new rule新建一个规则，点击新建的规则既选中该规则，在name框中改变里面的内容即可修改该规则的名称，默认是PolygonConnect_1，现我们修改为polygon（改为任何名字都可以），选项Where The Frist Object Matches选Advanced（Query）即高级的（查询），Full Query输入IsVia（大小写随意），ConnectStyle选DirectConnect，其他默认设置点击下边的priorities （优先权）把Via规则优先级置最高，前面的优先级高于后面的（1高于2）如下图这样过孔和覆铜(过孔为GND，覆铜为GND)的连接就会变为直连了，而不是默认的十字形连接。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
建立差分组
• Design/classes/differential pair classes/ • 根据差分特性阻抗的不同可 将差分对分组，一般我们可 分为cf100,cf90，每组对应相应 的差分对。
Clearance_All
• 全局安全间距设置（默认为7mil） • 说明：Clearance_via_all和Clearance_pad_all两条规则 激活后，本规则实际是线到线的安全间距规则
差分信号设置
在右侧编辑器第一个下 拉选项中选择 Differential Pairs editor 点击右下脚的 Create from nets （从网络 创建）如图：
差分对添加
• 在差分后缀中分别键入N or P，点击execute（执行); • 在差分后缀一般有“N/P”“+/- ”“H/L” • 确定所有差分后缀的差分添加完毕
Clearance设置优先权
• 优先权默认为如图所示，不要随意改动 • 需要设置的规则打勾激活
Width设置
• • • • • • • • Width_room_Bga_08mm Width_room_Bga_1mm Width_class_clk Width_class_vcc&gnd Width_diffPairs_cf90 Width_diffPairs_cf100 Width_signal_50,65,75 Width_all
主要规则
• • • • • • • Clearance设置 Width设置 Routing Vias Style设置 Differential Pairs Routing设置 Plane设置 Length_class_设置 Acute Angle设置
Clearance设置
• • • • • • • • • • • • Clearance_poly Clearance_room_Bga_08mm Clearance_room_Bga_1mm Clearance_cf_via Clearance_cf_pad Clearance_via_all Clearance_pad_all Clearance_cf90_1 Clearance_cf90_2 Clearance_cf100_1 Clearance_cf100_2 Clearance_All
Clearance_via_all
• 过孔安全间距设置（默认7mil）
Clearance_pad_all
• 焊盘安全间距设置（默认7mil）
Clearance_cf90_1
• 控制90欧姆差分线推挤间距，避免单线推挤时间距发 生变化 • 更改层名和间距（根据阻抗结构图）
Clearance_cf90_2 • 控制差分推挤间距，避免单线推挤时间距发生 变化(其余查分同理设置) • 更改层名和间距（根据阻抗结构图）
PlaneConnect_via
• 电源地在plane层过孔全连接(需要时激活）
PlaneClearance_via
• 过孔在Plane层的隔离大小设置（在过孔密度较高的 板上可激活）
PolygonConnect_via
• 铺铜过孔全连接(需要时激活）
Plane优先权
• 过孔规则优先于全局规则
Clearance_poly
• 更改铺铜间距设置（默认20mil）
Clearance_room_Bga_08mm
• 更改安全间距设置（默认4mil，可根据实际情况进行 更改） • 更改或添加Room名称
Clearance_room_Bga_1mm
• 更改安全间距设置（默认为4mil，可根据实际情况进 行更改） • 更改或添加Room名称
RoutingVias Style设置
• RoutingVias_room_Bga_08mm • RoutingVias_room_Bga_1mm • RoutingVias_all
RoutingVias_room_Bga_08mm
• 更改过孔设置（默认为0.2/0.45mm） • 更改或添加Room名称
Length_class_设置
• 添加class等长规则 • 更改class内信号的等长误差范围
DiffPairsRouting_cf90
• 更改90欧姆差分在每层对应差分走线间距（根据阻抗 结构图）
DiffPairsห้องสมุดไป่ตู้outing_cf100
• 更改100欧姆差分在每层对应差分走线间距（根据阻抗 结构图）
DiffPairsRouting_all
• 更改差分在每层对应差分走线间距（无阻抗时默认设 置）
RoutingVias_room_Bga_1mm
• 更改过孔设置（默认为12/24mil） • 更改或添加Room名称
RoutingVias_all
• 更改过孔设置（默认为最小12/24mil最大20/40mil ）
Routing Vias Style优先权
• 无需更改优先权（默认设置） • 需要设置的规则打勾激活
Differential Pairs Routing优先权
• Cf90，cf100规则优先于全局 • 默认为全激活
Plane设置
• • • • • • PlaneConnect_via PlaneConnect_all PlaneClearance_via PlaneClearance_all PolygonConnect_via PolygonConnect_all
Width_room_Bga_08mm
• 更改线宽设置（默认全部最大最小5mil） • 更改或添加Room名称
Width_room_Bga_1mm
• 更改线宽设置（默认最大最小7mil） • 更改或添加Room名称
Width_class_clk
• 更改特殊信号（时钟）线宽设置（默认最大最小12mil） • 更改或添加Net class名称：clk
Width_class_vcc&gnd
• 更改电地线宽设置（默认最小10mil） • 更改或添加Net class名称：vcc&gnd
Width_diffPairs_cf90
• 更改90欧差分对应每层线宽（根据阻抗结构图）最大 最小值一致
Width_diffPairs_cf100
• 更改100欧差分对应每层线宽（根据阻抗结构图）最大 最小值一致
Width_signal_50,65,75
• 对于有多种单线阻抗的。新建相应的class,分别命名 为“signal_50”“signal_65”，“signal_75” • 根据结构图可更改不同层的线宽
Width_all
• 更改全局线宽（默认最小7mil，最大100mil）
Width优先权
• 可更改优先权（电地优先权最高，其它情况下线宽要 求由细变宽，规则优先级由高到低, ） • 需要设置的规则打勾激活