报时数字钟的设计
整点报时数字钟设计
![整点报时数字钟设计](https://img.taocdn.com/s3/m/cdcccddc6137ee06eff918d8.png)
信息与电气工程学院课程设计说明书课程名称:整点报时数字钟题目:整点报时数字钟专业班级:电气工程及其自动化07-05学生姓名:学号:指导教师:崔春艳设计周数:2周设计成绩:1. 课程设计目的………………………………………………………2 .课程设计的要求……………………………………………………3. 数字钟方案设计……………………………………………………3.1方案设计……………………………………………………………3.2数字钟逻辑框架图…………………………………………………4. 单元电路的设计和元器件的选择…………………………………4.1 时钟秒脉冲的产生…………………………………………………4.2 六十进制计数电路的设计…………………………………………4.3 双六十进制计数电路设计…………………………………………4.4 二十四进制计数电路的设计………………………………………4.5 译码驱动及显示单元电路设计……………………………………4.6 整点报时器单元电路………………………………………………4.7 校正单元电路的设计………………………………………………5.数字钟的PCB 板图的设计……………………………………………5.1PROTEL99的使用……………………………………………………5.2具体工艺要求和相关规则…………………………………………5.3 注意事项…………………………………………………………6.系统调试………………………………………………………………6.1 系统调试方法………………………………………………………6.2调试出现的问题及解决方法………………………………………7. 元器件清单…………………………………………………………8. 主要元件介绍………………………………………………………9. 课程设计总结和心得体会…………………………………………9.1 设计过程中遇到的问题及解决方法………………………………9.2 个人体会……………………………………………………………10. 参考文献……………………………………………………………附录……………………………………………………………………1 数字钟原理图………………………………………………………2 数字钟PCB板………………………………………………………课程设计评语表格……………………………………………………1 课程设计的目的(1)设计的目的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
报时数字钟的设计
![报时数字钟的设计](https://img.taocdn.com/s3/m/f3323fb5e43a580216fc700abb68a98271feac35.png)
报时数字钟的设计
报时数字钟的设计主要包括以下几个方面:
1.数字显示屏:数字显示屏是报时数字钟的核心部分,可以采用LED、LCD或OLED等技术实现。
数字显示屏通常显示小时数、分钟数和秒数,以及AM/PM等标识符号。
2.时钟芯片:时钟芯片是报时数字钟的控制中心,它可以精确地显示时间,还可以控制报时功能的开关。
时钟芯片的选择应该考虑稳定性、精准度以及易用性等方面。
3.报时功能:报时数字钟的报时功能可以采用语音、铃声或震动等方式实现,一般可以设置相应的时间间隔和报时内容。
4.电源系统:报时数字钟的电源系统一般采用电池或AC电源供电,电池通常是干电池或锂电池,AC电源则需要内置电源适配器,能够适时切换电压。
5.外壳设计:外壳设计应该考虑美观性、实用性以及易于维护等要素,同时还需要考虑灯光亮度、屏幕大小、按钮设置、调整音量等方面。
数字电子钟(计时、校时以及整点报时)数电课程设计报告
![数字电子钟(计时、校时以及整点报时)数电课程设计报告](https://img.taocdn.com/s3/m/35fb9f182af90242a995e52e.png)
设计要求1.用秒脉冲作信号源,构成数字钟,显示秒、分、时2.具有“对时”功能,即时间可以快速预置3.具有整点提示功能。
一种实现的方法是每到整点时触发“音乐芯片”或每到整点前几秒钟,发出如“的、的、的、答”声音信号。
系统框图设计过程时间显示模块电路可以用3个CD4518作为核心芯片,进行级联,再辅以若干逻辑门,完成进位、置零等功能,CD4518是双十进制计数器,有两个时钟输入端,正好可以满足进位和校时的功能,而不会产生干扰,且有一个置零功能,可以组成六十进制和二十四进制的计数器。
整点报时模块电路用的是555芯片和一块CD4068芯片组成的电2路,555芯片可以接成多谐振荡器,提供交变信号使蜂鸣器发出声音,而整点报时的控制可以用CD4068实现,CD4068是8输入与/与非门,可以在整点之前输出脉冲信号,经过由555芯片组成的多谐振荡器,为其提供一个信号,这样由多谐振荡器输出端可以使蜂鸣器发出“嘀、嘀、嘀”的响声。
秒信号发生器可以用实验箱上的秒脉冲信号代替。
考虑到开关抖动现象,校时模块电路实验实验箱上的按键开关,每输出一个脉冲信号可以改变分个位和十个位,同时考虑到干扰问题,进位接线和校时接线接在不同的时钟输入端。
电路仿真与设计3.1所需芯片及芯片管脚图CD4518 CD4068CD4002 CD40112CD4069 5553.2时、分、秒显示电路模块设计整个电路的的核心芯片是CD4518,它是一个双10进制加法计数器,因此只需要三个芯片,进行级联即可实现两个六十进制和一个二十四进制计数器,再加上一些合适的逻辑门,实现置零和进位。
上图是秒显示电路设计图,右边为秒个位,左边为秒十位,秒个位的电路中置零引脚和时钟输入端CP1必须接地,这是因为CMOS 的引脚不能悬空,否则会影响实验结果,CP0接秒脉冲信号,考虑到秒个位计数到9的时候必须进位,所以在显示0的同时输出一个进位信号,输出是0000,因此可以用一个或非门,当输出是0000的时候提供一个进位信号至秒十位的时钟输入端,秒十位另一个时钟输入端接地,当秒十位计数器计到5时,在输出为0110时提供一个信号到秒十位计数器的置零端,使其实现0110——0000,即六十进制。
仿广播电台整点报时数字钟设计
![仿广播电台整点报时数字钟设计](https://img.taocdn.com/s3/m/8c5093fbfab069dc5022013a.png)
sel : out std_logic_vector ( 2 downto 0));
END seltime;
ARCHITECTURE fun OF seltime IS
SIGNAL count: STD_LOGIC_vector ( 2 downto 0);
if (reset='0') then
count <= "0000000";
elsif (setmin='0') then
enmin <= clk;
elsif (clk 'event and clk='1') then
if (count(3 downto 0)="1001") then
if (count <16#60#) then
if (count="1011001") then
enmin<='1';
count<="0000000";ELSE
count<=count+7;
end if;
else
count<="0000000";
end if;
elsif (count < 16#60#) then
count <= count+1;
原理图如图2
图2振荡器原理图
这里选用由555构成多谐振荡器,振荡频率为fo=1KHZ
由 f= ;
假定C1=0.1uf,
得到R1=2K;R2=5.1K;
24小时数字时钟设计
![24小时数字时钟设计](https://img.taocdn.com/s3/m/42678553ad02de80d4d84035.png)
转功能(初始为零)
时钟
分钟 进位 信号
分钟
秒钟 进位 信号
秒钟
秒脉冲
图 1 基本原理图 三、 功能描述: 1. 555 定时器秒脉冲产生电路
图 2 秒脉冲产生电路及波形图
2/8
理论计算秒脉冲周期T 0.7 (2R 7 R 6 ) C 4 1.041s
2010 至 2011 学年度下学期
《电子线路 CAD》课程设计
24 小时数字时钟设计
1/8
24 小时数字时钟设计
一、 设计内容: 设计 24 小时数字时钟,要求如下: 1. 具有时、分、秒的十进制数字显示的计时器 2. 具有手动校时、校分功能 3. 通过开关实现小时的 12 进制和 24 进制转换 4. 具有整点报时功能,如 3 点钟响 3 声 二、 基本原理 多谐振荡器、计数器、触发器、门电路以及相关的模拟电路、数字电路知识。
非门 与非门 电阻 电容 单刀双掷开关 电源 五、
14 2 (四输入) ,2 (二输入) 2 (10k 、9.76k ) 2(50nF、100Nf) 3 若干
实验总原理图 运行测试: 1、实验前,开关 J5、J6 处于低电平状态。 2、启动仿真开关后,闭合 T 键,获取秒脉冲电路,计时开始。 3、按下空格键(设置此键目的在于避免报警器在初始状态鸣响) ,使报警 电路处于接通状态,到达整点时,自动实现整点报时。 4、按下 Z 键实现 12 进制和 24 进制转换。 5、按下 F 键实现递增校分电路,按下 S 键实现递增校时电路。 电路优缺点分析及改进 (1) 本电路基本达到了设计要求,尤其是校时、校分电路只用一个单刀 双掷开关即可实现,简单、方便。报警电路设计思路清晰,巧妙利 用分钟进位信号和秒钟时钟相同信号,实现报警。 (2) 本电路也有一些问题。首先,本电路可实现 12/24 进制转换,但是 不能实现实时转换,但是可以通过增加两个计数器,用四个计数器 两两实现 12、 24 进制计数, 通过 8 个单刀双掷开关实现实时计时。
整点报时可调式数字电子时钟的设计
![整点报时可调式数字电子时钟的设计](https://img.taocdn.com/s3/m/0a42268c195f312b3169a5bc.png)
用EDA软件实现整点报时数字式可调电子时钟的设计一、设计目的了解常见中规模数字集成电路的使用方法,包括计数器、显示译码器、多谐振荡器的工作原理及使用方法。
通过组装具有整点报时数字可调电子时钟,了解这类电路的使用技巧及调整方法。
通过对电路板的实际布线焊接检测调试,提高电子技术硬件的基本能力。
二、系统组成1、先用Multisim实现如下系统:本组合电路包括时基多谐振荡器、计数器、十进制译码显示器、发光数码管等部分组成。
各部分组成框图如下:系统组成图2、仿真通过三、单元电路组成原理与参数选择1、多谐振荡器:这里采用最常见的时基电路555组成的周期为1秒的振荡器。
555集成电路的原理及应用可以参见教材,此不重复。
通常选择适当的定时电阻和电容元件使振荡刚好为1秒钟。
多谐振荡器的电路图和NE555的芯片引脚图如下:2、十进制计数器:本系统采用的是十进制计数器7490。
本系统秒钟是用两个7490构成60进制组成。
分钟也是用两个7490构成60进制组成时钟采用两个7490构成24进制计数器组成。
将三个计数器级连起来就构成了电子时钟。
7490的芯片图和真值表如下:(5脚接电源VCC,10脚接地其中1脚和12脚相连)。
X 0 0 X COUNT下面介绍秒钟和分钟连接方法如下图(如果是秒钟14脚则接多谐振荡器555电路的第3脚,如果是分钟14脚则接秒钟的7408(与门)芯片的第3脚。
下面介绍时钟的接法(14脚接分钟的7408的第3脚):3、7448实现多位数字码显示译(如果是选用共阳极七段数码管则选择7447)7448为七段译码显示器,其功能可详细参见数字电路书。
它实现的功能是把7490输出的(QA、QB、QC、QD)实现译码驱动七段共阴极数码显示它的接法如下:7448的8引脚接第,16脚接电源。
7490的3脚接7480的输出引脚输出高电平时控制计数器时及时清零。
4、LED数码显示管数码显示管是7段显示器,其内部有八个LED发光二极管,7个组成7段显示,一个为小数点指示。
24时制数字电子钟设计
![24时制数字电子钟设计](https://img.taocdn.com/s3/m/161ce52d915f804d2b16c1e1.png)
实验八 综合设计实验——设计24时制数字电子钟一、实验方案数字钟是一个将“ 时”,“分”,“秒”显示于人的视觉器官的计时装置.它的计时周期为24小时,显示满刻度为23时59分59秒,另外应有闹钟功能和报时功能.。
因此,一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”计数器、校时电路、报时电路和振荡器组成.干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、整点报时电路、闹钟电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现.将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发现胡一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲.“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”.“时计数器”采用24进制计时器,可实现对一天24小时的累计.译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码,通过LED 七段显示器显示出来.整点报时电路及闹钟电路是根据计时系统的输出状态产生一脉冲信号,然后去触发一音频发生器实现报时.(由于EWB 元件中没有扬声器,故电路中一红色小灯泡代替)。
二、系统框图三、数字时钟的原理图:1、信号源及分频器信号源及分频器是数字电子中的核心,其作用是信号源产生一个频率标准,即时间标准信号,然后再由分频器生成秒脉冲。
由于实验室的信号源可提供10Hz 的信号,故要分频成1hz。
74290的引脚图74290的功能表分频电路的仿真图为:2、振荡器(如果要做成一个独立的电子时钟,则要一个能自动产生信号的电路,即振荡电路)振荡器是数字电子中的核心,其作用是产生一个频率标准,即时间标准信号,然后再由分频器生成秒脉冲。
我们有三种选择,即石英晶体振荡器、集成逻辑门与RC组成的时钟源振荡器和由集成电路定时器555和RC组成的多谐振荡器。
基于ISD1110语音报时数字钟的设计
![基于ISD1110语音报时数字钟的设计](https://img.taocdn.com/s3/m/bbc3d50a11a6f524ccbff121dd36a32d7375c76d.png)
基于ISD1110语⾳报时数字钟的设计基于ISD1110语⾳报时数字钟的设计摘要:随着信息时代的不断发展和进步,语⾳芯⽚的普及,语⾳播报被⼴泛应⽤于⼤型商场、公交车、医院、银⾏等公共场所,并且⾯向家庭个⼈使⽤的⽅向发展。
语⾳报时具有准确、定时、快速的性能将为⼈们提供更加快捷、便利的⽣活。
本⽂采⽤AT89C51单⽚机为核⼼构成的语⾳报时功能的数字钟。
该系统操作简单,⽅便,可随时调节时间,制定时间报时。
系统采⽤语⾳芯⽚ISD1110和⽶头组成了语⾳录放模块;采⽤时钟芯⽚DS1302和32768HZ晶振组成了时钟模块;采⽤液晶LCM128645ZK实现了显⽰模块;通过按键和各模块的组合实现了良好的语⾳录放功能。
语⾳报时数字钟各性能指标良好,可靠性、准确性提⾼。
关键词:单⽚机AT89C51语⾳芯⽚ISD1110时钟芯⽚DS1302液晶显⽰器LCM128645ZK前⾔:在幼⼉园、⼩学、中学、⼤学,我们经常会听到雷鸣般的铃声,把我们从睡梦中振醒,有可能会影响我们的情绪,时刻都保持在紧张的状态。
特别是对正在长⾝体的⼩朋友极为不利,他们需要温和亲切带语⾳功能的⼩铃声提醒。
为此,本项⽬就是针对在校园范围内课间铃声进⾏改装设计的。
本⽂内容分为四个部分:第⼀部分,系统的设计⽅案,由设计要求、功能分析和设计框图来说明;第⼆部分,系统硬件电路的设计,从ISD1110语⾳芯⽚、DS1302时钟芯⽚、LCM128645ZK液晶显⽰的⼯作原理及应⽤,还有硬件电路图设计来阐述;第三部分,系统软件的设计,结合语⾳模块、时钟模块、液晶显⽰模块来进⾏编写程序,实现ISD语⾳报时数字钟的功能;第四部分,系统调试,从器件采购、布置电路,进⾏焊接,最后进⾏软硬件调试。
1系统的设计⽅案1.1系统的设计要求1)以MCS-51系列单⽚机AT89C51为核⼼器件组成⼀个语⾳报时系统。
2)系统具有标准的⽇历/时钟,即年、⽉、⽇、星期、时、分和秒。
3)系统显⽰器采⽤LCM128645ZK液晶显⽰器显⽰年、⽉、⽇、星期、时、分和秒。
多功能语音报时数字钟的设计开题报告
![多功能语音报时数字钟的设计开题报告](https://img.taocdn.com/s3/m/67f3cdbc9f3143323968011ca300a6c30c22f19c.png)
本设计的关键问题是时钟的设计和语音芯片的驱动。
这我们采用89C52单片机的内部定时器来做时钟部分。为了提高走时精度,尽量不在中断函数中处理更多数据,这样可以减少中断的误差,使时钟的走时更加精确。
本系统就是采用ISD4004语音录放芯片,来解决语音录放问题。ISD4004语音录放芯片,工作电压3V,单片录放时间8至16分钟,音质好,适用于移动电话及其他便携式电子产品中。芯片采用CMOS技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。芯片设计是基于所有操作必须由微控制器控制,操作命令可通过串行通信接口(SPI或Microwire)送入。芯片采用多电平直接模拟量存储技术,每个采样值直接存贮在片内闪烁存贮器中,因此能够非常真实、自然地再现语音、音乐、音调和效果声,避免了一般固体录音电路因量化和压缩造成的量化噪声和"金属声"。采样频率可为4.0,5.3,6.4,8.0kHz,频率越低,录放时间越长,而音质则有所下降,片内信息存于闪烁存贮器中,可在断电情况下保存100年(典型值),反复录音10万次。
[ 7 ]周凯.EWB虚拟电子实验室—Multisim7电子电路设计应用[M.电子工业出版社,2005(6):
8—11.
[ 8 ]王有绪. PIC系列单片机接口技术及应用系统设计[M].北京:北京航空航天大学出版社,2000:87—98.
[ 9 ]何立民.单片机应用系统设计[M].北京:北京航空航天大学出版社,1990:128—139.
数字钟的实现,更体现了这一点。在不久的将来,数字钟肯定会逐渐被人们接受。很快会走进千家万户,给人们带来方便。
三、主要研究或设计内容,需要解决的关键问题和思路:
(1)本设计的主要内容:
课程设计整点报时数字钟
![课程设计整点报时数字钟](https://img.taocdn.com/s3/m/6406ca3dbd64783e09122bbd.png)
“数字电子技术”课程设计实验报告电子时钟整点报时;姓名:学号:年级:日期:目录一、选题意义 (1)二、设计方案 (1)三、电路设计 (2)四、电路调试 (4)五、实验结果总结及电路实物照片 (5)六、存在问题及可能改进思路 (6)七、心得体会 (6)附:所用元件清单 (6)一、选题意义电子钟已成为人们日常生活中的必需品,它是一种利用数字电路来显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时准确、显示直观、无机械传动装置等优点,因而得到广泛应用。
随着人们生活环境的不断改善和美化,在许多场合可以看到数字电子钟。
通过该课程设计可以增强对数字电路系统设计、模块设计、画原理图、电路仿真、元件布线和调试等方面的能力,从而加深对课堂所学的理论知识的了解,增强发现问题、分析问题、解决问题和制作实验报告的综合能力。
二、设计方案观察上图,整点报时电子钟的设计可分为逻辑运算部分、校时部分、时间显示部分和报时部分。
用秒脉冲作信号源,构成电子钟,显示秒、分、时,具有高精度和高稳定度。
可以快速预置时间,当时间达到整点,蜂鸣器会发出如“的、答”的声音。
三、电路设计设计原理:设计以CD4518为核心芯片,C D4518是双10进制加法计数器,右侧都作为时、分、秒计时模块的低位计数显示,而左侧则作为高位显示。
通过逻辑组合,将三个CD4518分别做成一个24进制加法计数器和两个60进制加法计数器。
当时间到达00分00秒时,振荡器在脉冲信号的作用下发出响声,实现整点报时的功能。
而校时功能则是将上一级的低位时钟输入端,利用一个单向双刀开关,分别与下一级的高位时钟输出端和时钟信号连接起来,通过手动切换来实现校时功能。
图1:计时模块时钟部分图2:计时模块分、秒钟部分图3:报时模块图4:电路图总图四、电路调试遭遇问题:(1)在接报时部分的电路时,把CD4518的高位输出接成低位输出,达到整点时蜂鸣器没有发声。
(2)有时候数码管显示有点混乱。
整点报时数字钟设计
![整点报时数字钟设计](https://img.taocdn.com/s3/m/dbe5034ea26925c52cc5bf8b.png)
实用标准电子电路课程设计报告题目:整点报时数字钟设计姓名:年级专业:学号:完成时间:目录一、设计任务与要求 (3)1设计任务 (3)2设计要求 (3)二、总体概要设计 (4)三、单元模块电路设计分析 (4)1时钟驱动脉冲产生模块 (4)2时间技术模块 (5)3校时模块 (6)4整点报时 (7)5显示选择模块 (9)6比较模块 (10)四、组装调试 (11)1使用的主要仪器及仪表 (11)2调试电路的方法和技巧 (11)3调试中出现的故障,原因及排除方法 (12)五、元器件清单 (12)六、设计总结及改进期望 (13)七、收获和体会 (13)八、参考文献 (14)一、设计任务与要求1设计任务数字钟一种用数字显示分,秒,时的即使装置,与传统的机械钟相比,它具有走势准确,显示直观,无需机械传动等有点。
因而得到了广泛的应用。
本次课程设计要求以中规模集成电路为主,利用所学知识,设计一个数字钟。
通过本次课程设计,进一步加强数字短路综合应用能力,掌握数字电路的设计技巧,增强实践能力,以及熟练掌握数字钟的系统设计,组装,调试及故障排除的方法。
2设计要求数字钟采用数码管显示。
显示范围0时0分00秒——23时59分59秒。
有校时功能,可以分别对时及单独校时,使其校正到标准时间;电路具有整点报时功能,报时声响为四低一高,最后一响正好为整点,并且要求走时准确。
画出电路原理图。
选择元器件及参数,列出有相关元器件的清单。
自行装配和调试,并能发现问题和解决问题。
编写设计报告,写出设计与制作的全过程附上有关资料和图纸,心得体会。
二、总体概要设计三、单元模块电路设计分析1时钟驱动脉冲产生模块时钟驱动脉冲产生模块是构成数字式时钟的核心,它产生一个矩形波时间基准源信号,其稳定性和频率精确度决定了计时的准确度,振荡频率越高,计时精度也就越高。
分频器采用计数器实现,以得到1s的标准秒脉冲。
通常,数字钟的晶体振荡器输出频率较高,为了得到1HZ的秒信号输入,需要对振荡器的输出信号进行分频。
多功能语音报时数字钟的设计 (4)
![多功能语音报时数字钟的设计 (4)](https://img.taocdn.com/s3/m/4b304993cf84b9d529ea7a04.png)
多功能语音报时数字钟的设计摘要:自进入21世纪以来,电子产业飞速发展,各种新兴的电子产品布满了电子专柜,电子产品几乎走进了家家户户,走进了社会的各个行业,有力的推动了社会生产力的发展和电子信息化、电子智能化的提高。
数字钟也在发生着各种各样的变化,由体积较大、功能少、运行不精确的机械钟变为在液晶显示屏上显示数字的数字钟,再到多种功能于一钟的语音报时数字钟等等。
本设计是实现一款可正常显示当前时间,测量当前温度,带有语音报时的多功能数字钟。
本设计是采用AT89C51单片机控制的多功能语音报时数钟,可以显示年、月、日、时、分、秒、星期、温度。
具有年、月、日、时、分校准功能,自动提取温度并显示功能,语音报时功能,调整时间按下相应键会发出嘟嘟提示声功能。
采用DS1302时钟芯片进行时钟控制,DS18B20传感器实现温度采集功能,LCD12864作为液晶显示模块,ISD1420语音芯片实现语音播报时间功能。
钟表的多功能化给我们生活带来了很大的改善,比如定时报警、备忘提醒、电气设备的自动断电、自动开启关闭等功能。
数字时钟对世界有着重要的影响,对工业、电子业、商业有着重要的推进作用,使用简单方便,成本低,显示直观,在广阔的市场具有非常很好的前景市场。
数字时钟之所以这么受广大的欢迎,它使用简单直观,数字时钟在显示方面能清楚的在LED显示屏上显示出年、月、日、周日、时、分、秒,还有调准时间的准确度的功能,并且能够显示当日的温度情况。
但目前市场上的数字时钟还比较机械性和传统性,在实际运用过程中不够灵活。
而随着社会的不断发展,人们对数字时钟的控制要求越来越高,数字时钟应用到很多方面,在报警和闹铃的方面都应用到数字时钟准确的计时功能,还有定时器,微波炉,自动通电器,数字时钟可以成为自己生活中的小助手,可以轻松掌控时间,又能了解天气及温度的变化。
语音报时多功能数字时钟改善了人们的生活质量,为人们的生活、工作带来极大的便利。
关键词:数字钟单片机温度液晶显示语音报时一、绪论时间对于我们每个人都很重要,包括老人和小孩,通过眼睛看时间,当然可以看到当前时间,但是对于视力不好老人和不认识钟表的小孩来说,语音报时数字钟就给他们带来了很大的帮助,只需要按下相应键就可以自动播报获得时间。
整点报时数字钟电路设计
![整点报时数字钟电路设计](https://img.taocdn.com/s3/m/ddcf043700f69e3143323968011ca300a7c3f65e.png)
1VV课程设计说明书(2009 /2010 学年第一学期)课程名称:数字逻辑课程设计题目:整点报时数字钟电路设计专业班级:通信工程2班学生姓名:XXX学号:XXXXXXX指导教师:XX设计周数: 1设计成绩:2010年01月15 日目录1 设计目的 (3)2设计要求 (3)3数字钟的基本组成及工作原理 (4)3.1数字钟的构成 (4)四、数字钟的工作原理 (6)五、总体框图 (13)六、元器件及报表 (15)七、设计总结 (16)八、心得体会 (17)9参考文献 (18)1、课程设计目的 (1)2、设计要求 (1)3、数字钟的基本组成及工作原理 (1)3.1数字钟的构成3.2 单元电路设计4、数字钟的工作原理 (5)4.1晶体振荡器电路4.2分频器电路4.3时间计数器电路4.4译码驱动电路4.5数码管5、总体框图 (12)6、元器件及报表 (13)7、设计总结 (14)8、心得体会 (15)9、参考文献 (16)1 设计目的1.显示时、分、秒采用24小时进制。
2.具有校时功能,可以对小时和分单独校时,对分校验时的时候,停止分对时的进位。
3. 计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时。
4为了保证计时准确、稳定,由晶体振荡器提供标准时间的基准信号。
2设计要求1、设计指标时间以24小时为一个周期;显示时、分、秒;具有校时功能,可以对小时和分单独校时,使其校正到标准时间,计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时,为了保证计时准确、稳定,由晶体振荡器提供标准时间的基准信号。
2、设计要求画出电路原理图;元器件及参数选择。
3编写设计报告:写出设计与制作的全过程,附上相关资料和图片。
3数字钟的基本组成及工作原理3.1数字钟的构成电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
整点报时数字钟设计
![整点报时数字钟设计](https://img.taocdn.com/s3/m/85416092294ac850ad02de80d4d8d15abe2300e8.png)
整点报时数字钟设计随着时代的发展,流行于市场的钟表已从传统的机械钟表转变为数字式电子钟表。
数字式电子钟表大大提高了时间精度,并为人们带来了更加便利的使用体验。
然而,采用这种钟表需要特别注意的是,时刻要注意时间的走动,尤其是在许多场合下,如工作或学习中,需要有一款能够准确地报道时间的数字式电子钟表。
而本作品的整点报时数字钟设计,就是一款可以准确刻度时间,且更具音乐感和生活情致的电子钟表。
1. 设计思路我们最终设计产物的整点报时具有两大特点:一是时效性,即报时精准度高,可确保时间的同步;二是生活化,即通过更具音乐感和生活情致的方式,为用户带来更智能化的使用体验。
要达到这样的目标,我们在对市面现有数字式电子钟表的研究之后,结合了一些音乐元素和自然元素,包括音乐节奏、风铃的声响、鸟叫等元素,使得报时不再是单调的数字,而是融合了生活情致和音乐美的元素,更具有鲜活感、动感和律动感。
2. 设计结构整点报时数字钟表的机体主要以硬质方钢制作,设计上建议以角线为基座,以便于摆放和关注,同时便于整点报时的语音扩散。
时钟的底部会有音质强的喇叭,可保证报时时的语音声音清晰响亮。
整点报时的设计主要以人声报时为主,同时融合了自然元素。
例如,整点报时声音可以先是清脆悦耳的风铃声,然后缓慢地转入自然野外鸟鸣声,等到整点报时的时间来到,即可听到人声报时,并配合报时时刻的自然元素,如鸟鸣、风声、水声等等。
每当整点报时的时候,钟表的屏幕上会跳出一些短小的、浅色的动态图案,例如水滴、花朵、云朵等,以强化整点报时的视觉和整体氛围效果。
3. 设计功能整点报时数字钟表的功能非常多样化,除了传统的报时、时间设置、日期查询、闹钟等外,还可以设计一些更加细致的功能,比如定时播放,即在某个时候播放某个曲子,因此该数字钟还可有着音乐播放功能,用户可通过在工作上忙碌的时候,拥有一些音乐舒缓心情以及缓解疲劳的效果。
在音乐播放这个功能上,可以考虑先后加入美妙的钢琴曲、海浪声、电子音乐等,以及其它适合于不同情境使用的音乐元素,同时充分考虑到使用者的身体健康,可加入智能化的定时音乐享受,设定按需听音乐时间和音量大小等条件,以确保整点报时数字钟表的用户体验度和生活化程度。
整点报时数字钟
![整点报时数字钟](https://img.taocdn.com/s3/m/9177a45db52acfc788ebc908.png)
数字钟一、设计任务本任务为:数字钟。
设计任务具体内容如下:基本设计任务依据命题题意,本设计采用89C51进行24小时计时并显示。
要求其显示时间范围是00:00:00~23:59:59,具备有时分秒校准功能。
数字钟上面要带有闹钟,闹钟与时钟之间能随时切换,闹钟具备时分秒设置功能。
控制设计任务由于本设计采用手动校准时钟与手动设置闹钟方案,所以要求用较少的按键来达到切换闹钟与时钟、时钟时分秒校准、闹钟时分秒设置等功能。
软件设计任务数字钟的所有计时都要由软件控制实现。
用软件对几个按键所得信号进行相应改变,以控制时钟与闹钟的显示。
通过软件对闹钟与时钟进行比较,当时钟所显示时间与闹钟一样时,要启动报时模块。
三、总体设计经过对各个方案分析比较,最终确定总方案如图3-1所示。
该系统所有模块都由主单片机控制。
其中,设计各个模块,包括单片机、显示模块、电机驱动、光电探测由四节AA电池供电。
电机驱动采用L298驱动芯片控制。
用光电传感器对边线的探测来控制距离。
通过单片机的机器周期计算时间计数周期,以达到计时目的。
图3-1 系统方案图系统硬件电路设计3.1.1 显示及控制模块图3-4 语音报时模块系统软件设计3.2.1 软件计时的分析与计算单片机内部定时器有4种工作模式,方式0是13位计数器,由于计时时间过短,中断频率高,所以不选用此模式;方式2是自动重装式计数器,是8位计数器,同样中断频率过高;方式3也是8位计数器;方式1是16位计数器,综合考虑,选用方式1做精确计时。
由于51单片机是12分频,因此机器周期=晶振频率/12。
在该设计中,选用频率为12MHz的晶振,因此机器周期=1μs。
定时1s需要1000000个机器周期,因此通过20次定时器中断完成1s的定时,每次完成50000个周期的定时,因此每次给定时器的初值应该是TH0=B0H,TL0=3CH。
3.2.2 系统软件设计设计两套存储方案,一套存储时钟,一套存储闹钟,两者互不干涉,只有当两者相等时才会调用闹钟播放子程序,而当每次整点时则会调用整点报时子程序。
多功能数字钟的设计与实现项目设计方案
![多功能数字钟的设计与实现项目设计方案](https://img.taocdn.com/s3/m/45d239eb284ac850ad02425a.png)
多功能数字钟的设计与实现项目设计方案1 数字钟设计功能及方案论证基本功能:1)设计一个数字钟。
要求用六位数码管显示时间,格式为00:00:00。
2)具有60进制和24进制(或12进制)计数功能,秒、分为60进制计数,时为24进制(或12进制)计数。
3)有译码、七段数码显示功能,能显示时、分、秒计时的结果。
扩展功能:1)设计提供连续触发脉冲的脉冲信号发生器,2)具有校时单元、闹钟单元和整点报时单元。
方案论证:方案一:用逻辑门电路直接搭接数字钟电路,此方案所需元件众多,频率稳定性差,电路复杂,所以不采用此方案。
方案二:用计数器74LS90以及译码器74LS48等芯片组成电路,用555振荡器及分频器产生1Hz信号供计数器技术,较之第一种方案容易实现。
方案三:用单片机实现计数及显示等,这种方案简单明了,电路简单只需要写好程序就可以,容易达到任务要求。
但单片机对个人能力要求较高,鉴于还没有学习单片机方面知识,所以不使用第三种方案。
综上,决定采用第二种方案。
2 设计原理及框图1)计数器电路:计数器电路由秒计数器、分计数器及时计数器构成。
根据设计要求,其中,时计数器为24进制,分计数器及秒计数器为60进制计数器。
2)译码显示电路:由74LS48芯片组成的译码电路将计数器输出的8421BCD码转化为数码管所需的逻辑状态,并为保证数码管正常工作提供足够工作电流。
3)整点报时电路:在数字钟电路出现整点时,数字钟会自动报时,其工作方式是发出连续的音频声波,复杂一些的可以是实时语音或音乐提示。
4)定时闹钟电路:要求可以设定一个指定的时间,是数字钟在指定时刻发出信号,使蜂鸣器“闹时”。
5)555振荡器电路:石英晶体振荡器电路给数字钟提供一个频率稳定的32768Hz的方波信号,可保证数字钟的走时准确及稳定。
6)分频器电路:分频器电路将32768HZ的高频方波信号经分频后得到1Hz的方波信号供秒计数器进行计数。
数字钟原理框图如下:图1.1 数字钟原理框图3 电路模块分析3.1计数器电路计数器电路我选择的是74LS90芯片。
报时式数字钟
![报时式数字钟](https://img.taocdn.com/s3/m/b210778977232f60dccca157.png)
目录一、任务要求 (1)二、设计方法 (1)三、设计过程 (1)四、软件介绍 (3)五、原理图与仿真结果 (4)六、调试过程 (6)七、实习体会 (7)八、参考文献 (7)九、元器件及功能介绍 (8)一、任务要求设计并制作一台能显示小时、分、秒的数字钟。
具体要求如下:1、完成带时、分、秒显示的24h计时功能;2、能完成整点报时功能,要求当数字钟的分和秒计数器计到59min52s时,驱动音响电路,四高一低,最后一声高声结束,整点时间到;3、完成对“时”和“分”的校时,并能对秒计数器清零。
二、设计方法该数字钟由振荡器、分频器、秒计数器、分计数器、小时计数器、校时电路、报时电路和显示电路等几部分组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计时器。
每累计60s发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”业采用60进制计数器,每累计60min,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用24进制计数器,可实现对一天24h的累计。
整点报时电路是根据计时系统输出状态产生一个脉冲信号,然后去触发音频发声器实现报时。
校时电路是用来对“时”、“分”显示数字进行校对调整。
计数器清零是对“秒计数器”进行清零。
其组成框图如图1所示。
图1 数字钟组成框图三、设计过程1、秒、分、时计数器电路设计秒、分计数器为60进制计数器,小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS160,分两级构成。
下面讨论60和24进制计数器的电路构成和工作原理。
(1)60进制计数器由74LS160构成的60进制计数器如图2所示。
将一片74LS160设置成10进制加法计数器,另一片设置成6进制加法计数器。
两片74LS160按同步置数发串接而成。
秒计数器的十位和个位,输出脉冲除用作自身清零外,同时还作为分计数器的输入脉冲。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数字系统设计实习报告
课题 : 报时式数字钟的设计
系别:自动化
班级学号: 10-1(25)
**:***
指导老师:**
2012.5.28-6.1
北华大学电气信息工程学院
目录
一、前言 (3)
二、题目设计要求 (4)
三、方案设计 (5)
四、电路图 (10)
五、合成波形 (11)
六、实习心得 (14)
七、参考文献 (15)
前言
一、软件介绍
Max+plus II开发软件是美国Altera公司自行设计的的第三代PLD开发系统。
Altera是世界上最大可编程逻辑器件的供应商之一。
Max+plus II界面友好,使用便捷,在Max+plus II上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程。
主要特点介绍如下。
1、提供开放性的界面
Max+plus II支持Cadence,Exemplarlogic,Mentor
Graphics,Synplicty,Viewlogic和其他公司所提供的EDA工具接口。
2、提供与PLD器件结构无关的设计环境
Max+plus II系统的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件,提供了世界上唯一真正与结构无关的可编程逻辑设计环境。
使用者无需精通器件内部的复杂结构,只需用自己熟悉的设计输入工具,如原理图或硬件描述语言进行设计。
Max+plus II将这些设计转换为目标结构所需求的格式,设计处理一般在数分钟内完成。
3、完成集成化
Max+plus II的设计输入、处理与校验功能全部集成在统一的开发环境下,这样可以加快动态调试、缩短开发周期。
4、丰富的设计库
Max+plus II提供丰富的库单元供设计者调用,其中包括74系
列的全部器件和多种特殊的逻辑功能(Macro-Function)以及新型的参数化的兆功能(Mage-Function)模块库。
Max+plus II软件还允许设计人员添加自己认为有价值的宏功能模块,充分利用这些逻辑功能模块,可大大减少设计工作量。
5、模块工具化
设计人员可以从各种设计输入、处理和校验选项中进行选择从而是使设计环境用户化。
6、硬件描述语言
Max+plus II软件支持各种硬件描述语言(HDL)设计输入选项,包括VHDL、VerilogHDL和Altera自己的硬件描述语言ADHL。
二、题目设计要求
设计并制作一台能显示小时、分、秒的数字钟。
具体要求如下:
1、完成带时、分、秒显示的24h计时功能;
2、能完成整点报时功能,要求当数字钟的分和秒计数器计到59min51s时,驱动音响电路,四高一低,最后一声高声结束,整点时间到;
3、完成对“时”和“分”的校时,并能对秒计数器清零。
三、方案设计
1 数字钟的原理及组成框图
该数字钟由振荡器、分频器、秒计数器、分计数器、小时计数器、校时电路、报时电路和显示电路等几部分组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计时器。
每累计60s发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”业采用60进制计数器,每累计60min,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用24进制计数器,可实现对一天24h的累计。
整点报时电路是根据计时系统输出状态产生一个脉冲信号,然后去触发音频发声器实现报时。
校时电路是用来对“时”、“分”显示数字进行校对调整。
计数器清零是对“秒计数器”进行清零。
其组成框图如图1所示。
2 设计过程
(1)、秒、分、时计数器电路设计
秒、分计数器为60进制计数器,小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS160,分两级构成。
下面讨论60和24进制计数器的电路构成和工作原理。
●60进制计数器
由74LS160构成的60进制计数器如图2所示。
将一片74LS160设置成10进制加法计数器,另一片设置成6进制加法计数器。
两片74LS160按同步置数发串接而成。
秒计数器的十位和个位,输出脉冲除用作自身清零外,同时还作为分计数器的输入脉冲。
图2电路,既可以作为秒计数器,业可作为分计数器。
图2 60进制计数器
●24进制计数器
同理当个位计数状态为Q3Q2Q1Q0=0011,十位计数器状态为
Q3Q2Q1Q0=0010时,要求计数器规零。
通过把个位Q0Q1、十位Q1进入与非门后的信号送到个位、十位计数器的置数端,使计数器清零,从而
构成24进制计数器,如图3所示。
图3 24进制计数器
3、校时电路
校时电路时数字钟不可缺少的部分,每当数字钟显示与实际时间不符时,需要根据标准时间进行校时。
简单有效的校时电路如图4所示。
该电路针对分计时脉冲和时计时脉冲进行控制,达到校时的目的。
控制后对应的分计时脉冲位CM,时计时脉冲位CH。
或非门的输出和与门的输出接入一个或门来控制分计数器脉冲输入端。
脉冲信号置1时,正常工作;置0时,实现对分的校对,每来一个上升沿,分计数器就向上加一进行校时。
图4 校时电路
4、整点报时电路
一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。
根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分51秒到59分59秒期间时,报时电路报时控制信号。
当数字钟的分和秒计数器计到59min51s时,驱动音响电路,四高一低,最后59min59s一声高声结束,整点时间到。
高声接入1024Hz的高频信号,低声加入512Hz的低频信号给以控制。
图5 报时电路
5 元件清单
所用元器件:直流电源、或门、与门、非门、与非门、74LS160计数器(其中74LS160 是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器,功能表如下:
表1 74ls160功能表
管脚结构如下:
)
Q0 Q1 Q2 Q3 C
S1
S274LS160
CP D0 D1 D2 D3LD R D
四、电路图。