集成电路封装实验手册

实验一有限元分析软件Ansys 8.0 的认知

一、实验目的：

ANSYS有限元软件包是一个多用途的有限元法，其主要的分析功能包括结构分析、非线性分析、热分析、电磁场分析、电场分析、流体分析、耦合场分析。结构分析用于计算那些载荷作用于结构或部件上所引起的位移、应力、应变和力。热分析用于计算一个系统或部件的温度分布及其它热物理参数，如热量的获取或损失、温度梯度、热流密度等。通过本实验，让学习学会如何运用Ansys软件进行MCM组件技术的热-结构分析。

二、实验内容

有限元分析过程分建模、计算和后处理三个阶段。建模是对实物形状和工况条件抽象为有限元分析的计算模型；计算是由分析程序控制并在计算机上完成的对模型的计算；后处理则是对计算结果进行的各种处理和研究。实验的具体内容主要包括：建立有限元模型、施加载荷、求解与后处理。

三、实验报告要求：

1、按照实验报告册中要求具体填写；

2、实验预习报告部分的实验注意事项填写该实验的一些特殊要求和特殊规定等之类；

3、“实验过程及数据记录”一项中详细填写使用Ansys建模的具体流程可以以流程或1、

2、3、4的顺序记录；

4、实验结果分析简要说明Ansys软件的应用流程；

5、实验总结中主要填写通过该实验所学到的方法和体会。

实验二倒装焊焊点热-结构数值模拟

一、实验目的：

焊点的热疲劳失效（可靠性）是电子封装领域的关键问题之一。电子器件在封装及服役条件下，由于功率耗散和环境温度的变化，因材料的热膨胀失配在SnPb焊点内产生交变的应力和应变，导致焊点的热疲劳失效。

由于BGA封装中的焊点的几何尺寸很小，用一般的实验方法难以对热循环过程中焊点的应力、应变进行实时检测。理论方法（如有限元分析方法）可以对复杂加载条件下焊点中的应力、应变分布及其历史进行详尽的描述，是评价焊点可靠性的重要途径。

二、实验内容及要求：

了解倒装焊的基本结构，并通过软件仿真对其热-结构进行数值模拟。运用ANSYS 有限元软件对球栅阵列（BGA）封装中复合SnPb 焊点的应力、应变的分布进行有限元模拟，观察SnPb 焊料的蠕变行为和应力松弛现象。

三、建模要求和相关材料特性参数：

二维建模；模型结构分3层：最上层板为硅芯片，中间层为PbSn焊点，焊点下为焊盘，最下层为基板层。其几何尺寸示例如下：芯片尺寸为9mm×0.8mm，焊点尺寸为直径0.89mm，基板尺寸为10mm×0.5mm，实际建模时各部分尺寸大小应与示例芯片尺寸大小数量级一致；焊点数为4～10左右；芯片正常工作温度50-100摄氏度之间均可，环境温度为20摄氏度。

材料参数：

四、实验报告要求：

1、按照实验报告册中要求具体填写；

2、实验预习报告部分的实验注意事项填写该实验的一些特殊要求和特殊规定等之类；

3、实验中所用数据以列表形式填写在“实验过程及数据记录”一项中；

4、实验的建模及分析过程以流程或1、2、3、4的顺序记录；

5、实验结果分析应根据实验内容分析焊点的热-结构特性对封装整体的影响；

6、实验总结中主要填写通过该实验所学到的方法和体会。

五、相关的实验过程（数据）示例：

1、图1（a）和图1（b）分别是运用ANSYS建模后的图形及网格划分后的图形。

图1（a）图1（b）

2、图三是运用ANSYS进行热模拟以后的温度场分布图，注意观察焊点由上之下的温度变化。

图2

实验三器件级封装结构建模

一、实验目的：

随着半导体工业的飞速发展，如今人们生活中不可或缺电脑、网络通讯及移动终端产品、数码相机、PDA 以及液晶显示器等，无一不是半导体工业的相关产物，其周边的产品更是繁多。目前，微电子产业已经逐渐演变成为设计、制造和封装三个相对独立的产业。其中封装产业则主要由设计和制造产业来驱动。与前两者相比，电子封装范围广，带动的基础产业更多。电子封装已经成为整个微电子产业的瓶颈，从某种意义上讲，电子信息产业的竞争主要体现在电子封装上。

二、实验内容：

建立几种主要的封装结构的模型，进一步加深对各封装结构的认识和了解。当前，BGA(Ball Grid Array，球栅阵列封装)以其性能和价格优势已经成为封装技术的主流。BGA 主要有四种基本类型：塑料球栅阵列封装（PBGA）、陶瓷球栅平面阵列封装（CBGA）、陶瓷柱栅平面阵列封装（CCGA）和载带球栅平面阵列封装（TBGA）。为了满足多引脚、高散热能力、高频、低损耗、小型、薄形等各种特殊需要，每种 BGA 都派生出许多新的形式。本实验根据BGA封装的相同特征建立简化模型对其进行分析。CSP（Chip Size Package，或 Chip Scale Package），即芯片尺寸封装，是目前最先进的集成电路封装形式之一。根据实验的实际情况同学也可对该种类型的封装进行建模分析。

三、建模要求和相关材料特性参数：

封装为15 ×15三芯片叠层全阵列球栅阵列封装。参封装模型的基本尺寸设为：PCB 板：101.5 mm ×101.5 mm ×1.66mm；PCB 板表面掩膜层厚度：0.035mm ；PCB 板中的铜布线层（顶层为信号层，中间两层分别为电源层和接地层）厚度：0.07mm；封装基板核心层：13 mm ×13 mm ×0.15mm；封装基板表面掩膜层厚度：0.03mm ；封装上下两层铜布线层，厚度为0.027mm ；焊点高度0.28mm ，直径0.41mm；焊点间节距0.8mm ；底层芯片：10.5 mm ×10.5m m ×0.14mm；中间层芯片：6.4 mm × 6.4 mm × 3.8mm；顶层芯片：3.8m m × 3.8 mm ×0.14mm；塑封层总高度0.7mm。假设在实际工作时，三层芯片上分别均匀加载功率 1.0W、1.0W、0.5W（1/8有限元模型中，实际加载为0.125W、0.125W、0.0625W）。以上数据均为参考数据，实际建模数据各位同学可以结合实际进行调整，实验报告中的数据以实际建模数据为准。