数字逻辑 实验报告 基本RS触发器 D触发器 JK触发器

合集下载

数电实验:触发器及其应用

数电实验:触发器及其应用

数字电子技术实验报告 实验三:触发器及其应用一、实验目的:1、 熟悉基本RS 触发器,D 触发器的功能测试。

2、 了解触发器的两种触发方式(脉冲电平触发和脉冲边沿触发)及触发特点。

3、 熟悉触发器的实际应用。

二、实验设备:1、 数字电路实验箱;2、 数字双综示波器;3、 指示灯;4、 74LS00、74LS74。

三、实验原理:1、触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。

在数字系统和计算机中有着广泛的应用。

触发器具有两个稳定状态,即“0”和“1”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。

触发器有集成触发器和门电路(主要是“与非门”)组成的触发器。

按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。

触发方式有电平触发和边沿触发两种。

2、基本RS 触发器是最基本的触发器,可由两个与非门交叉耦合构成。

基本RS 触发器具有置“0”、置“1”和“保持”三种功能。

基本RS 触发器也可以用二个“或非门”组成,此时为高电平触发有效。

3、 D 触发器在CP 的前沿发生翻转,触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态,即Q n+1 = D 。

因此,它具有置“0”和“1”两种功能。

由于在CP=1期间电路具有阻塞作用,在CP=1期间,D 端数据结构变化,不会影响触发器的输出状态。

和 分别是置“0”端和置“1”端,不需要强迫置“0”和置“1”时,都应是高电平。

74LS74(CC4013),74LS74(CC4042)均为上升沿触发器。

以下为74LS74的引脚图和逻辑图。

D R D S四、实验原理图和实验结果:设计实验:1、一个水塔液位显示控制示意图,虚线表示水位。

传感器A、B被水浸沿时会有高电平输出。

框I是水泵控制电路。

逻辑函数L是水泵的控制信号,为1时水泵开启。

设计框I的逻辑电路,要求:水位低于A时,开启水泵L;水位高于B时,关闭水泵L。

触发器实验报告

触发器实验报告

触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特点以及其在数字电路中的应用。

通过实际操作和观察,提高对触发器逻辑功能的理解和运用能力,为进一步学习数字电路的相关知识打下坚实的基础。

二、实验设备与器材1、数字电路实验箱2、双踪示波器3、集成电路芯片:74LS74(D 触发器)、74LS112(JK 触发器)4、若干导线三、实验原理(一)D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器,其逻辑功能为:当 D 端输入为 1 时,在时钟脉冲的作用下,输出 Q 变为 1;当 D 端输入为 0 时,在时钟脉冲的作用下,输出 Q 变为 0。

其逻辑表达式为:Q(n+1) = D。

(二)JK 触发器JK 触发器也是一种在时钟脉冲上升沿或下降沿触发的触发器,具有置 0、置 1、保持和翻转四种功能。

当 J=1、K=0 时,在时钟脉冲作用下,输出 Q 置 1;当 J=0、K=1 时,在时钟脉冲作用下,输出 Q 置 0;当 J=K=0 时,输出保持不变;当 J=K=1 时,输出翻转。

其逻辑表达式为:Q(n+1) = JQ' + K'Q。

四、实验内容与步骤(一)D 触发器实验1、按照实验电路图,在数字电路实验箱上正确连接 74LS74 芯片和其他相关元件。

2、将 D 端分别接高电平(1)和低电平(0),用示波器观察时钟脉冲和输出 Q 的波形,记录实验结果。

3、改变时钟脉冲的频率,观察输出 Q 的变化,分析时钟频率对触发器工作的影响。

(二)JK 触发器实验1、依照实验电路图,在实验箱上连接 74LS112 芯片及相关元件。

2、分别设置 J、K 的不同输入组合,如 J=0、K=0;J=1、K=0;J=0、K=1;J=1、K=1,用示波器观察时钟脉冲和输出 Q 的波形,并做好记录。

3、调整时钟脉冲的占空比,观察输出 Q 的变化,探讨占空比对触发器工作的影响。

五、实验数据与结果分析(一)D 触发器1、当 D 端接高电平时,在时钟脉冲上升沿,输出 Q 变为高电平;当 D 端接低电平时,在时钟脉冲上升沿,输出 Q 变为低电平。

触发器实验报告

触发器实验报告

触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。

通过实际操作和观察,掌握触发器的基本概念,熟悉其逻辑功能和时序特性,为后续更复杂的数字电路设计和分析打下坚实的基础。

二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片,包括 D 触发器、JK 触发器等三、实验原理(一)D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。

当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。

其逻辑表达式为:Q(n+1) = D 。

(二)JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。

当 J = 1,K = 0 时,触发器置 1;当 J = 0,K = 1 时,触发器置 0;当 J = K = 0 时,触发器保持原态;当 J = K = 1 时,触发器翻转。

其逻辑表达式为:Q(n+1) = JQ' + K'Q 。

四、实验内容与步骤(一)D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。

2、将 D 输入端分别接高电平和低电平,通过示波器观察时钟脉冲和输出端 Q 的波形,记录实验结果。

(二)JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。

2、分别设置 J、K 输入端的不同组合,观察并记录输出端 Q 的状态变化。

(三)触发器的级联1、将多个 D 触发器或 JK 触发器级联,形成移位寄存器。

2、输入串行数据,观察移位寄存器的输出结果。

五、实验数据与结果分析(一)D 触发器实验结果当 D 输入端接高电平时,在时钟脉冲上升沿,输出端 Q 变为高电平;当 D 输入端接低电平时,在时钟脉冲上升沿,输出端 Q 变为低电平。

这与 D 触发器的逻辑功能相符,验证了其正确性。

(二)JK 触发器实验结果在不同的 J、K 输入组合下,JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态,与理论预期完全一致。

实验4触发器及其应用

实验4触发器及其应用

实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能;2、 熟悉集成触发器的逻辑功能及使用方法;3、 学会不同逻辑功能触发器之间的转换方法。

二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试,元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试,元件用74LS74(双上升沿触发D 触发器) (1) 直接复位端R D 和直接置位端S D 的功能测试 (2) D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关,CP 接单脉冲发生器,并改变D 的状态,将测试结果填入表5.2中。

3、 JK 触发器功能测试,选用74LS112直接复位、置位端R D 、S D 接模拟电位开关,CP 接单脉冲发生器,并改变J 、K 的状态,将测试结果填入表5.3中。

4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连,构成T’触发器。

其逻辑功能为:Q n+1=n表示每来一个CP脉冲翻转一次。

有计数功能。

(1)在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。

(2)CP端加连续脉冲,用示波器观察Q与Q波形,记录填表5.4,并画出波形图。

如图5.4所示。

CPQQ图5.3波形图5、用JK触发器接T和T’触发器(1)设计电路(2)测试功能并观察CP和Q的同步波形,体会触发器的分频作用。

四、实验报告1、整理实验数据,结果填入各表格,画出要求的有关电路图;2、依实验结果总结触发器的逻辑功能。

五、思考题1、何谓基本RS触发器的记忆功能?2、D触发器翻转条件及特点是什么?3、*D触发器实现可靠计数的基本思想是什么?六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器,其逻辑符号和管脚引线排列如图5.5所示。

数字逻辑JK触发器实验报告.doc

数字逻辑JK触发器实验报告.doc

数字逻辑JK触发器实验报告.doc
JK触发器实验报告
一、实验综述
本实验的目的是熟悉JK触发器,其中包括JK触发器的模型,以及JK触发器工作原理,以及如何利用JK触发器构成T型延迟线。

二、实验过程及结果
1、JK触发器模型
JK触发器是一种时序逻辑锁存器,也称为记忆器、单端锁存器或延时器,由两个输入J、K和一个输出Q共构成的三角型逻辑结构组成,且该触发器的输入J和K引脚可以为高电平或低电平。

2、JK触发器的工作原理
JK触发器以及其工作原理的机理可以归纳为:若J与K均为高电平时,Q变化,若J、K均为低电平时,Q不变化,若K为低电平,J为高电平时,Q变化,若K为高电平,J为
低电平时,Q变化。

3、如何利用JK触发器构成T型延迟线
本实验将JK触发器及时间开关利用起来,构成T型延时线,以实现对输入的按键信
号的定时操作,经过实验我们知道给定间隔时间后即可得到一段延时是输出与输入相同的
信号,定时作用,实现了定时控制。

三、实验结论
1、本实验通过理论分析及实验验证,熟悉了JK触发器的模型,以及JK触发器的工
作原理。

2、本实验搭建了一个T型延迟线,并验证了JK触发器可以实现定时操作,实现定时
控制。

四、实验总结
本实验通过JK触发器,理解了它的模型和工作原理,并将其用于搭建定时器,实现
定时控制,学到了JK触发器的理论知识和实际功能。

本实验也为今后更深入的探索和学
习预备了良好的基础。

触发器实验报告

触发器实验报告

触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能,通过实际操作和观察,掌握触发器在数字电路中的应用和特性。

二、实验原理触发器是一种具有记忆功能的基本逻辑单元,它能够在特定的输入条件下改变状态,并保持该状态直到接收到新的输入信号。

常见的触发器类型包括 SR 触发器、JK 触发器、D 触发器等。

以 D 触发器为例,其工作原理基于时钟信号的控制。

当时钟信号上升沿(或下降沿)到来时,D 输入端的数据被传送到输出端 Q。

三、实验设备与材料1、数字电路实验箱2、 74LS74(D 触发器芯片)3、示波器4、逻辑分析仪5、导线若干四、实验步骤1、按照实验电路图,在数字电路实验箱上连接好 D 触发器的引脚。

2、将 D 输入端分别连接到高电平(1)和低电平(0),观察时钟信号作用下 Q 输出端的变化。

3、使用示波器监测时钟信号和 Q 输出端的波形,记录并分析。

4、利用逻辑分析仪对触发器的输入和输出信号进行采集和分析,进一步验证其工作特性。

五、实验数据与结果在实验过程中,我们记录了以下数据:当 D 输入端为高电平时,在时钟信号的上升沿,Q 输出端变为高电平;当 D 输入端为低电平时,在时钟信号的上升沿,Q 输出端变为低电平。

通过示波器观察到的时钟信号和 Q 输出端的波形显示,Q 输出端的变化与时钟信号的上升沿和 D 输入端的电平状态相对应,符合 D 触发器的工作原理。

逻辑分析仪采集到的数据也进一步证实了触发器的正确工作。

六、实验分析与讨论1、从实验结果可以看出,D 触发器能够准确地在时钟信号的控制下存储和传输数据,具有稳定可靠的特性。

2、在实际应用中,触发器常用于存储二进制数据、实现计数器、移位寄存器等功能。

3、实验中可能存在的误差主要包括连接线路的接触不良、实验仪器的精度限制等。

但总体来说,实验结果能够清晰地反映出触发器的工作原理和性能。

七、实验结论通过本次触发器实验,我们成功地验证了 D 触发器的工作原理和特性。

触发器功能测试实验报告

触发器功能测试实验报告

触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一,其具有存储和放大信号的功能。

触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。

本实验旨在通过对不同类型的触发器进行功能测试,验证其在不同工作模式下的正确性和稳定性。

二、实验目的1. 了解触发器的基本原理和工作模式;2. 掌握触发器的功能测试方法;3. 验证不同类型触发器的工作特性。

三、实验器材和材料1. 实验板;2. 电源供应器;3. 逻辑分析仪;4. 电压表;5. 连接线。

四、实验步骤1. 准备工作:将实验板连接好电源供应器和逻辑分析仪,并确保连接正确;2. 功能测试:依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。

五、实验结果与分析1. RS触发器测试:a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端,CLK端接入逻辑分析仪的时钟信号输出端;b. 通过逻辑分析仪观察输入信号和输出信号的波形,并记录下来;c. 分析波形,验证RS触发器在不同输入情况下的工作特性。

2. D触发器测试:a. 将D触发器的D端接入逻辑分析仪的输入端,CLK端接入逻辑分析仪的时钟信号输出端;b. 通过逻辑分析仪观察输入信号和输出信号的波形,并记录下来;c. 分析波形,验证D触发器在不同输入情况下的工作特性。

3. JK触发器测试:a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端,CLK端接入逻辑分析仪的时钟信号输出端;b. 通过逻辑分析仪观察输入信号和输出信号的波形,并记录下来;c. 分析波形,验证JK触发器在不同输入情况下的工作特性。

4. T触发器测试:a. 将T触发器的T端接入逻辑分析仪的输入端,CLK端接入逻辑分析仪的时钟信号输出端;b. 通过逻辑分析仪观察输入信号和输出信号的波形,并记录下来;c. 分析波形,验证T触发器在不同输入情况下的工作特性。

六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试,我们可以得出以下结论:1. RS触发器具有存储和放大信号的功能,可以用于实现简单的存储器和时序电路;2. D触发器可以将输入信号在时钟脉冲到来时存储,并在下一个时钟脉冲到来时输出;3. JK触发器是一种带有异步清零和置位功能的触发器,可以用于实现频率分割和计数器等电路;4. T触发器是一种特殊的JK触发器,其输入端和输出端相连,可以实现频率分割和频率加倍等功能。

数字逻辑电路实验

数字逻辑电路实验

1.1 数电实验仪器的使用及门电路逻辑功能的测试1.1.1 实验目的(1)掌握数字电路实验仪器的使用方法。

(2)掌握门电路逻辑功能的测试方法。

1.1.2 实验设备双踪示波器一台数字电路实验箱一台万用表一块集成芯片:74LS00、74LS201.1.3 实验原理图1.1是TTL系列74LS00(四2输入端与非门)的引脚排列图。

Y A B其逻辑表达式为:=⋅图1.2是TTL系列74LS20(双4输入端与非门)的引脚排列图。

Y A B C D其逻辑表达式为:=⋅⋅⋅与非门的输入中任一个为低电平“0”时,输出便为高电平“1”。

只有当所有输入都为高电平“1”时,输出才为低电平“0”。

对于TTL逻辑电路,输入端如果悬空可看作逻辑“1”,但为防止干扰信号引入,一般不悬空。

对于MOS逻辑电路,输入端绝对不允许悬空,因为MOS电路输入阻抗很高,受外界电磁场干扰的影响大,悬空会破坏正常的逻辑功能,因此使用时一定要注意。

一般把多余的输入端接高电平或者和一个有用输入端连在一起。

1.1.4 实验内容及步骤(1)测量逻辑开关及电平指示功能用导线把一个数据开关的输出端与一个电平指示的输入端相连接,将数据开关置“0”位,电平指示灯应该不亮。

将数据开关置“1”位,电平指示灯应该亮。

以此类推,检测所有的数据开关及电平指示功能是否正常。

(2)检测脉冲信号源给示波器输入脉冲信号,调节频率旋钮,可观察到脉冲信号的波形。

改变脉冲信号的频率,示波器上的波形也应随之发生变化。

(3)检测译码显示器用导线将四个数据开关分别与一位译码显示器的四个输入端相连接,按8421码进位规律拨动数据开关,可观察到译码显示器上显示0~9十个数字。

(4)与非门逻辑功能测试①逻辑功能测试将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接,输出端Y与一个电平指示相连接。

电平指示的灯亮为1,灯不亮为0。

根据表1.1中输入的不同状态组合,分别测出输出端的相应状态,并将结果填入表中。

试验D触发器及JK触发器

试验D触发器及JK触发器
移位器
利用JK触发器的特性,可以实现数据的移位操作。
04
D触发器与JK触发器的比较
工作原理的比较
D触发器
D触发器是根据输入信号D的状态变化而动作的时序逻辑电路。当D端输入信号发 生变化时,Q端输出信号的状态也相应地发生变化。
JK触发器
JK触发器是根据输入信号J和K的状态变化而动作的时序逻辑电路。当J端和K端输 入信号发生变化时,Q端输出信号的状态也相应地发生变化。
感谢观看
THANKS
特性的比较
D触发器
D触发器具有简单、可靠、速度快等优点,因此在数字电路 中得到广泛应用。D触发器的缺点是输出信号的状态仅取决 于输入信号D的状态,缺乏灵活性。
JK触发器
JK触发器具有双控制信号输入端,可以通过不同的J和K信号 组合实现多种逻辑功能,因此具有更高的灵活性和通用性。 但相比之下,JK触发器的电路结构较为复杂,速度较慢。
考虑性能参数
在选择触发器时,需要考虑其 性能参数,如功耗、传输延迟 、抗干扰能力等。根据实际需 求和条件,选择性能参数符合 要求的触发器。
03
比较不同产品
04
在市场上存在多种品牌的触发器 产品,可以通过比较不同产品之 间的性能、价格、易用性等方面 ,选择最适合自己的产品。
参考专业意见
在选择触发器时,可以参考专业 人士的意见和建议,了解不同类 型触发器的优缺点和应用场合, 从而更好地选择适合自己的触发 器。
应用场景的比较
D触发器
D触发器适用于需要简单、快速响应 的数字电路中,如寄存器、计数器等 。
JK触发器
JK触发器适用于需要实现复杂逻辑功 能的数字电路中,如分频器、多路复 用器等。
05
实验操作
D触发器的实验操作

数字电子逻辑 触发器R-S 、J-K、T、D 实验报告

数字电子逻辑 触发器R-S 、J-K、T、D 实验报告

福建农林大学计算机与信息学院信息工程类实验报告系:计算机系专业:计算机科学与技术年级: 07级姓名:学号:实验课程:数字电子技术基础实验室号:___田实验设备号: 9 实验时间: 2008-12-16 指导教师签字:成绩:实验四触发器R-S 、J-K、T、D一、实验目的和要求1、掌握基本RS、JK、T和D触发器的逻辑功能。

2、掌握集成触发器的功能和使用方法。

3、熟悉触发器之间相互转换的方法。

二、实验原理触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。

触发器有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”,置“1”和保持三种功能。

通常称S为置“1”端,因为S=0时触发器被置“1”;R为置“0”端,因为R=0时触发器被置“0”。

当S=R=1时状态保持,当S=R=0时为不定状态,应当避免这种状态。

基本RS触发器的逻辑符号见图4-1(b),二输入端的边框外侧都画有小圆圈,这是因为置1与置0都是低电平有效。

基本RS触发器也可以用两个“或非门”组成,此时置位为高电平有效。

2、JK触发器在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。

引脚逻辑图如图4-2所示:图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为:+1nn QnQ+=KQJ其中,J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。

Q和Q为两个互补输出端。

通常把Q=0、Q=1的状态定为触发器“0”状态;而把Q=1,Q=0定为“1”状态。

触发器实验报告

触发器实验报告

触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及在数字电路中的应用。

通过实际操作和观察,增强对触发器逻辑行为的直观认识,提高电路设计和故障排查的能力。

二、实验设备和材料1、数字电路实验箱2、示波器3、逻辑分析仪4、各种集成触发器芯片(如 D 触发器、JK 触发器等)5、电阻、电容、导线若干三、实验原理1、触发器的定义和分类触发器是一种能够存储一位二进制信息的基本单元电路,根据其逻辑功能的不同,可分为 D 触发器、JK 触发器、T 触发器和 SR 触发器等。

2、 D 触发器D 触发器在时钟脉冲 CP 的上升沿(或下降沿)将输入数据 D 锁存到输出端 Q。

其逻辑表达式为:Q(n+1) = D。

3、 JK 触发器JK 触发器具有置0、置1、保持和翻转四种功能。

当J=1,K=0 时,在时钟脉冲作用下触发器置 1;当 J=0,K=1 时,触发器置 0;当J=K=0 时,触发器保持原态;当 J=K=1 时,触发器翻转。

其逻辑表达式为:Q(n+1) =JQ(n)’ +K’Q(n)。

4、触发器的触发方式触发器的触发方式分为边沿触发和电平触发。

边沿触发是指在时钟脉冲的上升沿或下降沿触发,而电平触发是指在时钟脉冲为高电平或低电平时触发。

边沿触发方式可以有效地避免空翻现象,提高电路的可靠性。

四、实验内容和步骤1、 D 触发器实验(1)按照实验电路图,在实验箱上连接好 D 触发器电路,将输入信号 D 接逻辑电平开关,时钟信号 CP 接脉冲信号源。

(2)通过改变输入信号 D 的电平状态和时钟信号 CP 的脉冲,用示波器观察输出端 Q 和Q’的波形,并记录下来。

(3)分析输出波形与输入信号之间的关系,验证 D 触发器的逻辑功能。

2、 JK 触发器实验(1)类似地,连接好 JK 触发器电路,将 J、K 输入端分别接逻辑电平开关,时钟信号 CP 接脉冲信号源。

(2)设置不同的 J、K 输入组合,观察输出端 Q 和Q’的波形,并记录。

触发器实验报告

触发器实验报告

触发器实验报告实验目的:本实验旨在设计和实现一个简单的触发器电路,触发器能够在输入信号满足特定条件时切换输出状态。

实验原理:触发器是由逻辑门组成的电路,输入信号作为触发器的控制信号,当输入信号满足特定条件时触发器切换输出状态。

常见的触发器有RS触发器、JK触发器、D触发器等。

本实验使用RS触发器作为示例。

RS触发器是由两个交叉连接的反馈AND门和非门组成。

输入引脚R和S用于控制RS触发器的切换状态。

当输入信号R=0,S=1时,触发器置位,输出Q=1;当输入信号R=1,S=0时,触发器复位,输出Q=0;当输入信号R=0,S=0时,触发器保持当前状态。

实验材料:- 7404反相器芯片- 与门芯片- LED灯- 电阻- 杜邦线实验步骤:1. 根据实验原理,搭建RS触发器电路。

使用7404芯片作为反相器,使用与门芯片作为交叉连接的反馈AND门和非门。

2. 将反相器的输入端和与门的输入端连接,形成交叉连接。

3. 将R和S输入信号引脚接到对应的输入开关上,将Q输出引脚接到LED灯。

4. 打开电源,通过调节R和S输入信号的开关,观察LED灯的亮灭变化。

实验结果:根据输入信号R和S的不同组合,可以观察到LED灯的亮灭变化。

当输入信号R=0,S=1时,LED灯亮;当输入信号R=1,S=0时,LED灯灭;当输入信号R=0,S=0时,LED灯保持当前状态。

实验结论:通过搭建RS触发器电路,成功实现了一个简单的触发器。

触发器能够根据输入信号的不同组合,切换输出状态。

触发器在电子电路中有广泛应用,常用于存储和传输信息。

基本RS触发器

基本RS触发器
输 入 输 出
状态不定,使用过程中应避免此种情况发生。 通常称 为置“ R 0”端. S 1”端, 为置“ 基本RS触发器也可以用两个“或非门” 组成,此时为高电平触发有效。
S
0 1 1 0
R
1 0 1 0
Q
1 0 Qn φ
Q
0 1 Qn φ
例、基本RS触发器R、S波形如下,触发器初态为0。
画出输出端Q和Q的波形。
注意:74LS112和74LS74转换为其它功能的触发器,触发特性并不改变!
实验内容:
1、测试基本RS触发器的逻辑功能 按图用两个与非门组成基本R S触发器 输入端接单次脉冲源(负脉冲) , 输出端接逻辑电平显示器,按表3 -7 要求测试,记录数据。
输 Q
出 Q
实验内容:
2、双JK触发器74LS112逻辑功能实验
3、双D触发器 74LS74
上升沿触发的边沿触发器,引脚 功能及逻辑符号如右图。 D触发器的状态方程为 Q n+1=D n 右图为双D 74LS74的引脚排列及 逻辑符号。 单端输入,其输出状态的更新 发生在CP脉冲的上升沿,故称为 上升沿触发的边沿触发器,触发 器的状态只取决于时钟到来前D 端的状态, RD是置0端,SD是置1端, 低电平有效。功能如右表。 D触发器的应用很广,可用作 数字信号的寄存,移位寄存,分频 和波形发生等。 D触发器品种很多,可按需要选择 如双D 74LS74、四D 74LS175、 八D 74LS174等。
输入端J K接逻辑电平开关,SD RD接单次脉冲 源(负脉冲) ,CP接单次脉冲源(正脉冲) , 输出端接逻辑电平显示器,
(1)测试JK触发器的逻辑功能 按表3-8要求改变J、K、CP端状态, 观察Q、Q状态变化,观察触发器状态 更新是否发生在CP脉冲的下降沿(即 CP由1→0),记录之。 (2)将JK触发器的J、K端连在一起, 构成T触发器, 测试功能。 (3) 按图3-5接线(J、K端都接”1”), 构成T’触发器 在CP端输入数HZ的连续脉冲,用 双踪示波器观察CP、Q 、 Q端波形, 注意相位关系及触发沿,描绘之。

实验七rs触发器和jk触发器

实验七rs触发器和jk触发器

实验七 RS触发器和JK触发器一、实验目的1. 掌握RS触发器特性和设计方法;2. 掌握JK触发器特性和设计方法。

二、实验要求1. 上机前要作好充分准备,预习实验。

2. 实验完成后,写出详细实验报告。

三、实验内容及步骤1. 创建RS触发器电路在元(器)件库中单击TTL,再单击74系列,选取与非门74LS00N。

在元(器)件库中单击Basic(基本元(器)件),然后单击SWITCH,再单击SPDT,选取两个开关J1、J2。

在元(器)件库中单击Sources(信号源),取一个电源V1和地。

电源V1设置为5 V。

因为开关J1和J2“Key=Space”,所以按空格键可改变开关位置。

为了便于控制,双击开关J2图标,打开SWITCH对话框,在对话框V alue页中的Key for Switch栏下拉菜单中选择字母符号A,则“Key=A”,如图7-1。

也可以选择不同字母符号或者数字符号,来表示对应开关的开关键。

图7-1 选择开关在元(器)件库中单击指示器件,选探测器来显示数据。

连接电路如图7-2所示:图7-2 RS电路2. 观测输出通过两个开关改变输入数据,按对应的开关的开关键符号,即可改变开关位置,从而改变输入数据,电源V1和地分别表示数据1和0。

探测器亮表示数据为“1”,探测器灭表示数据为“0”。

当触发器的输入R=0、S=1时,触发器的输出Q=0、=1。

只要不改变开关J6、J7的状态,RS触发器的输出和Q将保持不变。

取其他输入数据,即可列出RS触发器真值表。

RS触发器真值表如表7-1所示:表7-1 RS电路真值表3. 创建JK触发器电路JK触发器是数字电路触发器中的一种电路单元。

JK触发器具有置0、置1、保持和翻转功能,在各类集成触发器中,JK触发器的功能最为齐全。

在实际应用中,它不仅有很强的通用性,而且能灵活地转换其他类型的触发器。

由JK触发器可以构成D触发器和T触发器。

在元(器)件库中单击TTL,再单击74系列,选中JK触发器7473N。

基本rs和d触发器的应用实验报告

基本rs和d触发器的应用实验报告

基本rs和d触发器的应用实验报告基本RS触发器和D触发器实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能;2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。

二、实验预习要求1.预习触发器的相关内容;2.熟悉触发器功能测试表格。

三、实验原理触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序电路的最基本逻辑单元。

触发器具有两个稳定状态,即“0”和“1”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。

1.基本RS触发器基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称/S为置“1”端,因为/S=0时触发器被置“1”;/R端为置“0”端,因为/R =0时触发器被置“0”;当/S =/R =1时,触发器状态保持。

基本RS触发器也可以用两个“或非门”组成,此时为高电平有效置位触发器。

2. D触发器D触发器的状态方程为:Qn+1=D。

其状态的更新发生在CP脉冲的边沿,74LS74(CC4013)、74LS175(CC4042)等均为上升沿触发,故又称之为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态。

D触发器应用很广,可用做数字信号的寄存、移位寄存、分频和波形发生器等。

四、实验仪器设备1、TPE-AD数字电路实验箱1台2、双D触发器集成电路74LS74(CC4013)2片3、四两输入集成与非门74LS00(CC4011)1片五、实验内容及方法1.测试基本RS触发器的逻辑功能如图连接电路,用两个与非门组成基本RS触发器,输入端S、R 接逻辑开关的输出口,输出端Q、/Q接逻辑电平显示灯输入接口,按表实验的要求测试并记录。

2.测试D触发器的逻辑功能。

(1)测试/RD、/SD的复位、置位功能。

在/Rd=0,/Sd=1作用期间,改变D与CP的状态,观察Q、/Q 状态。

在/Rd=1,/Sd=0作用期间,改变D与CP的状态,观察Q 、/Q 状态。

【免费下载】数字逻辑 实验报告基本RS触发器D触发器JK触发器

【免费下载】数字逻辑 实验报告基本RS触发器D触发器JK触发器

学 号 2012030311043
指导老师 吴保贞
对全部高中资料试卷电气设备,在安装过程中以及安装结束后进行高中资料试卷调整试验;通电检查所有设备高中资料电试力卷保相护互装作置用调与试相技互术关,系电,力根通保据过护生管高产线中工敷资艺设料高技试中术卷资,配料不置试仅技卷可术要以是求解指,决机对吊组电顶在气层进设配行备置继进不电行规保空范护载高与中带资负料荷试下卷高问总中题体资,配料而置试且时卷可,调保需控障要试各在验类最;管大对路限设习度备题内进到来行位确调。保整在机使管组其路高在敷中正设资常过料工程试况中卷下,安与要全过加,度强并工看且作护尽下关可都于能可管地以路缩正高小常中故工资障作料高;试中对卷资于连料继接试电管卷保口破护处坏进理范行高围整中,核资或对料者定试对值卷某,弯些审扁异核度常与固高校定中对盒资图位料纸置试,.卷保编工护写况层复进防杂行腐设自跨备动接与处地装理线置,弯高尤曲中其半资要径料避标试免高卷错等调误,试高要方中求案资技,料术编试交写5、卷底重电保。要气护管设设装线备备置敷4高、调动设中电试作技资气高,术料课中并3中试、件资且包卷管中料拒含试路调试绝线验敷试卷动槽方设技作、案技术,管以术来架及避等系免多统不项启必方动要式方高,案中为;资解对料决整试高套卷中启突语动然文过停电程机气中。课高因件中此中资,管料电壁试力薄卷高、电中接气资口设料不备试严进卷等行保问调护题试装,工置合作调理并试利且技用进术管行,线过要敷关求设运电技行力术高保。中护线资装缆料置敷试做设卷到原技准则术确:指灵在导活分。。线对对盒于于处调差,试动当过保不程护同中装电高置压中高回资中路料资交试料叉卷试时技卷,术调应问试采题技用,术金作是属为指隔调发板试电进人机行员一隔,变开需压处要器理在组;事在同前发一掌生线握内槽图部内纸故,资障强料时电、,回设需路备要须制进同造行时厂外切家部断出电习具源题高高电中中源资资,料料线试试缆卷卷敷试切设验除完报从毕告而,与采要相用进关高行技中检术资查资料和料试检,卷测并主处且要理了保。解护现装场置设。备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况,然后根据规范与规程规定,制定设备调试高中资料试卷方案。

试验六基本RS和D触发器的应用

试验六基本RS和D触发器的应用
探索触发器的优化设计
我们可以探索如何优化触发器的设计,以提高其性能和稳定性,例如通过改进触发器的结 构、材料、工艺等方面。
开发具有实际应用价值的触发器产品
基于对触发器的基本理论和应用的掌握,我们可以开发具有实际应用价值的触发器产品, 如用于通信、控制、计算机等领域。
未来工作展望
深入研究触发器的其他应用
实验结果
D触发器实验结果:
在时钟信号的上升沿或下降沿时,输出信号的状态取决于数据输入端D的状态。
实验结果
D触发器实验结果:
在时钟信号的上升沿或下降沿时,输出信号的状态取决于数据输入端D的状态。
结果分析
RS触发器分析:
RS触发器是根据输入信号R和 S的状态来决定输出信号的状 态。当R为1且S为0时,输出 为1;当R为0且S为1时,输出 为0;当R和S都为1或都为0时, 输出状态保持不变。这表明 RS触发器具有置位和复位功 能。
复位特性
当输入信号R为1,S为0时, 触发器被复位,输出信号 Q为0。
保持特性
当输入信号R和S同时为0 或同时为1时,触发器保 持原状态不变。
特性描述
01
02
03
置位特性
当输入信号R为0,S为1时, 触发器被置位,输出信号 Q为1。
复位特性
当输入信号R为1,S为0时, 触发器被复位,输出信号 Q为0。
02
此外,基本RS触发器还可以用于 实现逻辑函数、控制电路等。
03 D触发器介绍
03 D触发器介绍
工作原理
D触发器是一种双稳态触发器, 其工作原理是当输入信号D发生 变化时,输出信号Q也会随之发
生变化。
当D端输入信号从0变为1时,Q 端输出信号从0变为1;当D端输 入信号从1变为0时,Q端输出信
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
翻转
JK触发器功能:解决了在时钟脉冲作用期间两个输入同时为一的将导致触发器状态不确定的问题
JK触发器的特征方程Qn+1=JQ+KQ
JK触发器状态转换图:
10,11
00,0100,10
01,11
3.实验分析与体会
1懂得了触发器的逻辑功能,得到了实验结果
2知道了触发器输入端的作用
实验日期 :2013年05月09日
实 验 报 告
学院:计算机科学学院专业:计算机应用技术(2)班2013年05 月09 日
姓 名
操文健
学 号
2012030311043
班 级
计应(2)班
指导老师
吴保贞
课程名称
数字逻辑


实验名称
基本RS触发器、D触发器、JK触发器
1.实验目的
1.验证基本RS触发器、门控D触发器、JK触发器的逻辑功能
2.熟悉常用触发器的使用方法。
0
0
1
0
不变
0
1
0
1
不变
1
0
1
0
置零
1
1
1
1
置一
D锁存器功能:能够改变输出端的状态,避免了不定的状态
特征方程Qn+1=D
D锁存器的状态的转换图
1
01
0
③边沿JK触发器的逻辑功能测试
Q
K
CP
J
K
Qn+1
功能说明
0
0
0
Q
不变
0
0
1
Q
不变
0
1
0
Q
不变
0
1
1
Q
不变
1
0
0
Q
不变
1
0
1
0
置零
1
1
0
1
置一
1
1
1
Q
教师评语
签名: 年 月 日
2.实验内容方法和步骤
①基本RS触发器的功能测试
Q
S
发光二极管
逻 辑开关
R
Q
S
R
Q
Q
功能说明
0
0
1
1
不定
0
1
1
0
置一
1
0
0
1
置零
1
1
1
0
不变
RS触发器逻辑功能:改变Q的输出状态
Qn+1特征方程=S+RQ
RS触发器状态转换图:
0 1
00,10
1 0
②门控D触发器功能测试
D
Q
逻 辑开关
Q
E
D
Qபைடு நூலகம்
Q
功能说明
相关文档
最新文档