数字逻辑电路总复习
数字逻辑复习题
一、填空题：1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
15、数字逻辑中的有与, 或, 非基本逻辑运算。
16、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
数字逻辑电路总复习
128
16
4 2 1
二、常用逻辑关系及运算
1. 三种基本逻辑运算：与 、或、非 2. 四种复合逻辑运算： 与非 、或非、与或非、异或 真值表 函数式 逻辑符号
三、逻辑代数的公式和定理
是推演、变换和化简逻辑函数的依据，有些与普通代数相 同，有些则完全不同，要认真加以区别。这些定理中，摩根定 理最为常用。
第一章 逻辑代数基础
一、数制和码制 1. 数制：计数方法或计数体制（由基数和位权组成）
种类 十进制
二进制 八进制
基数 09
0 ，1 07
位权 10i
2i 8i
应用 日常
数字电路 计算机程序
备注
2 = 21 8 = 23
十六进制 0 9，A F
16i
计算机程序
16 = 24
各种数制之间的相互转换，特别是十进制→二进制的转换， 要求熟练掌握。
逻辑代数的基本公式 1. 关于常量与变量关系公式
A 0 A （1） A1 A （1’） A 1 1 （2） A 0 0 （2’）
2. 若干定律 交换律：
A B B A （3） A B B A （3’）
( A B) C A ( B C )
2. 码制：常用的 BCD 码有 8421 码、2421 码、5421 码、余 3 码等，其中以 8421 码使用最广泛。
1.十进制数到N进制数的转换 整数部分：除以N看余数 小数部分：乘以N看向整数的进位 2. N进制数转换为十进制数:方法：按权展开 3.基本逻辑和复合逻辑: (1)异或逻辑:特点：相同为0、相异为1 逻辑函数表达式：P = AB＝AB+AB (2)同或逻辑:特点：相同为1、相异为0 逻辑函数表达式：P = A⊙ B ＝AB+AB 异或逻辑与同或逻辑是互非关系：
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字电路(复习)
②C＝1、C＝0，即C端为高电平（+VDD）、C端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，uO＝uI 。
2．三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
（a）控制端低电平有效
控制端加低电平信号时，三 态门处于工作状态，Y＝A， 加高电平信号时禁止，Y＝Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即 相当于3个1位二进制数的相加，求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同，加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢，超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输出 端，也是由一组选择控制（地址）信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选通 控制端当作数据输入端，二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式
数字逻辑及电路复习题及答案
"数字逻辑与电路"复习题第一章数字逻辑根底〔数制与编码〕一、选择题1．以下代码中为无权码的为 CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为 AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A. 10 101B. 0010 0101C. 100101D. 101015．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A.〔256〕10B.〔127〕10C.〔FF〕16D.〔255〕10 6．与十进制数〔53.5〕10等值的数或代码为 ABCD 。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B 。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题〔正确打√，错误的打×〕1. 方波的占空比为0.5。
〔√〕2. 8421码1001比0001大。
〔×〕3. 数字电路中用"1〞和"0〞分别表示两种状态,二者无大小之分。
〔√〕4．格雷码具有任何相邻码只有一位码元不同的特性。
〔√〕5．八进制数〔17〕8比十进制数〔17〕10小。
〔√〕6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
〔√〕7．十进制数〔9〕10比十六进制数〔9〕16小。
〔×〕8．当8421奇校验码在传送十进制数〔8〕10时，在校验位上出现了1时，说明在传送过程中出现了错误。
〔√〕三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1和 0来表示。
数字逻辑期末复习资料
第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；二转BCD ：二B 到十D 到BCD ，二B 到十六H ，二B 到八O2、有符号数的编码；代码的最高位为符号位，1为负，0为正3、各种进制如何用BCD 码表示；4、有权码和无权码有哪些？BCD 码的分类：有权码：8421,5421,2421 无权码：余3码，BCD Gray 码 例：1、〔1100110〕B =〔0001 0000 0010〕8421BCD =〔102〕D =〔 66 〕H =〔146〕O〔178〕10=〔10110010〕2=〔0001 0111 1000 〕8421BCD =〔B2 〕16=〔 262〕8 2、将数1101.11B 转换为十六进制数为〔 A 〕A. D.C HB. 15.3HC. 12.E HD. 21.3H 3、在以下一组数中，最大数是〔 A 〕。
A.(258)D1 0000 0010B.(100000001 )B 257C.(103)H 0001 0000 0011259D.(001001010111 )8421BCD 2574、假设用8位字长来表示，〔-62〕D =( 1011 1110)原5、属于无权码的是〔B 〕A.8421 码B.余3 码 和 BCD Gray 的码C.2421 码D.自然二进制码 6、BCD 码是一种人为选定的0～9十个数字的代码，可以有许多种。
〔√〕 第二章 逻辑代数根底1、根本逻辑运算和复合逻辑运算的运算规律、逻辑符号；F=AB 与 逻辑乘 F=A+B 或 逻辑加F=A 非 逻辑反2、逻辑代数的根本定律及三个规则；3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简〔有约束的和无约束的〕。
例：1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于〔 A 〕逻辑关系。
A 、与B 、或C 、非 2、数字电路中使用的数制是〔 A 〕。
数字电路逻辑门知识点总结
数字电路逻辑门知识点总结一、基本概念1.1 逻辑门的定义逻辑门是数字电路中的基本组成元件，它们用于执行逻辑运算。
逻辑门有不同的类型，比如AND门、OR门、NOT门等。
1.2 逻辑门的功能不同类型的逻辑门执行不同的逻辑运算。
比如，AND门执行逻辑乘法运算，OR门执行逻辑加法运算，而NOT门执行逻辑取反运算。
1.3 逻辑门的符号每种类型的逻辑门都有自己的标准符号，用于表示其在电路图中的位置和连接方式。
比如，AND门的标准符号是一个带有圆点的直线，表示其执行逻辑与运算。
1.4 逻辑门的真值表每种类型的逻辑门都有一个对应的真值表，用于描述其输入和输出之间的关系。
真值表通常包括所有可能的输入组合，以及其对应的输出。
二、基本逻辑门2.1 AND门AND门是逻辑与门的简称，它有两个输入和一个输出。
当所有输入均为高电平时，输出为高电平；否则，输出为低电平。
2.2 OR门OR门是逻辑或门的简称，它同样有两个输入和一个输出。
当任意一个输入为高电平时，输出为高电平；否则，输出为低电平。
2.3 NOT门NOT门是逻辑非门的简称，它只有一个输入和一个输出。
当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
2.4 XOR门XOR门是独占或门的简称，它同样有两个输入和一个输出。
当任一输入为高电平，另一个输入为低电平时，输出为高电平；否则，输出为低电平。
2.5 NAND门NAND门是与非门的简称，它同样有两个输入和一个输出。
当所有输入均为高电平时，输出为低电平；否则，输出为高电平。
2.6 NOR门NOR门是或非门的简称，它同样有两个输入和一个输出。
当任意一个输入为高电平时，输出为低电平；否则，输出为高电平。
2.7 XNOR门XNOR门是独占或非门的简称，它同样有两个输入和一个输出。
当两个输入相等时，输出为高电平；否则，输出为低电平。
三、逻辑门的组合3.1 逻辑门的串联多个逻辑门可以串联在一起，形成更复杂的逻辑功能。
数字逻辑电路考试复习
作业题 P70 题1.11(b)、(d)、(f) 题1.12 ⑴、⑶ P71 题1.13 ⑵ 题1.14 ⑵、⑷ 题1.15 ⑶、⑹
（1-5）
作业题 P71 题1.16(a) P72 题1.17 画出[题1.4] ⑴中函数的逻 辑图
（1-6）
作业题 P135 题2.2 P136 题2.3(a)
Y1 A B 0 A B
Y2 A B
Y3 AB 0 （AB 2-10）
作业题 P139 题2.13 P140 题2.15 P141 题2.16
（2-11）
一、填空题 1、使用(三态门 )可以实现总线结构；使用(OC )门可 实现“线与”逻辑。 2、TTL门输入端口为 “与” 逻辑关系时，多余的 输入端可(悬空 )处理；TTL门输入端口为 “或” 逻 辑关系时，多余的输入端应接(低)电平；CMOS门输 入端口为“与”逻辑关系时，多余的输入端应接(高 ) 电平，具有“或”逻辑端口的CMOS门多余的输入端 应接( 低)电平；即CMOS门的输入端不允许( 悬空)。 3、TTL与非门的电路结构由(输入级)、(中间放大级) 和(输出级 )三部分组成。
5、8个输入的编码器，按二进制编码，其输出的编码 有( 3 ) 位。 6、3个输入的译码器，最多可译码出( 8 ) 路输出。
（3-19）
二、单项选择题 1、在二进制译码器中，若输入有4位代码，则输出有 ( D )信号。 A、 2 个 B、 4个 C、 8个 D、16个 2、若在编码器中有50个编码对象，则要求输出二进 制代码位数为( B )位。 A、5 B 、6 C、10 D、50 3、在在大多数情况下,对于译码器而言( A )。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同
数字逻辑电路复习资料2018（1）
1.连续异或1985个1的结果是（ B ）A，0 B，1C，不确定D，逻辑概念错误2.在二进制逻辑运算中，1+1=（A）A, 0; B，1C，2 D，103.连续异或1986个1的结果是（A）A，0 B，1C，不确定D，逻辑概念错误4.给48个字符编码，至少需要（ B ）位二进制数；A,5; B，6C，7 D，85.符合逻辑“或”运算规则的是（ D ）。
A、1×1=1B、1+0=0C、1+1=10D、1+1=16.逻辑函数F=AB +A经过化简所得的结果是（ A）。
A、AB、BC、CD、AB7.下列哪种逻辑表达式化简结果是错误的（ C ）A, A+1=1; B，AA=A；C，A+0=0 D；A+AB=A8.三位二进制编码器，其输入端共有( A)位；A,3；B，4；C，8；D，16 9.下列各门电路中，哪个电路输出端可以直接相连，实现线与功能。
（ B ）A，TTL与非门；B，TTL集电极开路门；C，CMOS与非门；D，TTL传输门10.组合逻辑电路的特点是输出状态只决定于同一时刻的（ B ）状态。
A、输出B、输入C、输入与输出D、前三者都不对11.十进制数6用8421BCD码表示为：（ B ）A,110; B，0110；C，0111；D；11;12.下列选项中，哪个是变量A,B,C,D的最小项（ B ）A,A+B+C+D; B，ABCD；C，ABC；D；A+B+C;13.十进制数5用8421BCD码表示为：（ B ）A,101; B，0101；C，1010；D；011;14.一个三输入端与非门，使其输出为0的输入端的组合有( C )种。
A,7; B，8；C，1 D；4=+=（A）15.逻辑函数F A ABC+；D, A+C；A, A+BC; B，A；C，A C16.下列哪种逻辑表达式化简结果是错误的（ C ）A, A+1=1; B，AA=A；C，A+0=0 D；A+AB=A17.下列选项中，哪个是变量A,B,C的最小项（ C ）A,A+B+C+D; B，ABCD；C，ABC；D；A+B+C;18. 逻辑函数F A A C =+=（ A ）A,A+C; B ，A ； C ，A C +； D, C ；19. 一个三输入端或非门，使其输出为1的输入端的组合有( C )种。
数字逻辑电路
（1）利用JK触发器及附加门电路实现模五的同步计数器的设计，并画出电路图。
《数字逻辑电路》复习资料1
一、逻辑函数化简
1.用代数法化简，
2.用卡诺图法化简， , 为无关项
二、分析题
1、分析下图所示逻辑电路，列出真值表，说明其逻辑关系。
2、分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？
三、设计题
1.设计一个三输入的组合逻辑电路，当输入的二进制码小于5时，输出为0，大于等于5时，输出为1。要求：
1.用公式法化简，
2.用卡诺图法化简，
二、综合题
1、试用3线—8线译码器74LS138和门电路实现下列函数。
Z（A、B、C）=AB+ C
2. 74HC151功能表如下图所示，试用一片8选1数据选择器74HC151实现逻辑 。
74HC151功能表
3.分析下列电路的逻辑功能：写出驱动方程，输出方程以及状态方程，画出状态图.
2.设计一个按自然顺序变化的6进制加法计数器，计数规则为逢6进位，产生一个进位输出。要求：
（1）选用边沿JK触发器设计实现该功能的同步时序逻辑电路，并画出逻辑电路图。
（2）利用二-五-十进制异步计数器进行设计，画出逻辑电路图。
74LS290的功能表74LS290的逻辑示意图
答案
一、逻辑函数化简
1．(1)
（3）用非门和与非门实现
用非门和与非门实现该电路的逻辑图如下图（a）所示
（4）用74HC138实现
A、B、C从A2、A1、A0输入，令
用74HC138实现该电路的逻辑图见下图（b）
数字逻辑与数字电路复习题
数字逻辑复习题 *红色表示知识点说明文字01数制码制和逻辑代数533多选题341．下列BCD码中有权码有( )。
A．8421BCD B．余3BCDC．5211BCD D．格雷(循环)码\\AC2．下列BCD码中无权码有( )。
A．8421BCD B．余3BCDC．5211BCD D．格雷(循环)码\\BD3．下列二进制数中是奇数的有( )。
A．0001 B．0000C．1 D．101\\ACD4．下列8421BCD码中是偶数的有( )。
A．0 B．0C．0 D．0001\\BC5．下列十六进制数中是奇数的有( )。
A．37F B．2B8C．34E D．FF7\\AD6．下列十六进制数中是偶数的有( )。
A．37F B．2B8C．34D D．F3E\\BD7．比十进制数大的数是( )。
A．二进制数 B．8421BCD码C．八进制数 D．十六进制数\\AC8．比十进制数10D小的数是( )。
A．十六进制数10H B．二进制数10BC．8421BCD码00010000 D．八进制数10Q\\BD9．5211BCD码的特点是( )。
A．具有逻辑相邻性 B．具有奇偶校验特性C．是一种有权码 D．按二进制数进行计数时自动解决了进位问题\\CD10．余3BCD码的特点是( )。
A．当作二进制码看比等值的8421BCD码多3 B．是一种有权码C．按二进制进行加法时自动解决了进位问题 D．具有逻辑相邻性\\AC11．格雷(循环)码的特点是( )。
A．逻辑相邻 B．折叠性C．是一种有权码 D．反射性\\ABD12．下列二进制数中能被4整除的有( )。
A．000 B．0000C． D．101\\AC13．下列十六进制数中能被4整除的有( )。
A．37C B．2B8\\AB14．下列八进制数中能被4整除的有( )。
A．3732 B．3614C．5216 D．6710\\BD15．下列十六进制数中能被8整除的有( )。
A．37C0 B．2B7C．348 D．F3E\\AC16．下列代码中那些属于BCD码( )。
数字逻辑复习题
数字逻辑复习题《数字逻辑》复习资料⼀．选择题：1.下列数码均代表⼗进制数6，其中按余3码编码的是（）。
A）0110 B）1100 C）1001 D）01012.已知逻辑函数Y=AB+A?B+?A?B，则Y的最简与或表达式为（）。
A）A B）A+?A?B C）A+?B D）A+B3.对于J-K触发器，若J=K，则可完成（）触发器的逻辑功能。
A）R-S B）D C）T；D）J-K4.下列四个数中，最⼤的数是（）。
A）(AF)16 B）(001010000010)8421BCDC）(10100000)2 D）(198)105.逻辑变量的取值１和０可以表⽰（）。
A）开关的闭合、断开B）电位的⾼、低C）真与假D）电流的有、⽆6.在何种输⼊情况下，“或⾮”运算的结果是逻辑0。
（）A）全部输⼊是0 B）全部输⼊是1C）任⼀输⼊为0，其他输⼊为1 D）任⼀输⼊为17.对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输⼊T=（）。
A）0 B）1 C）Q D）不确定8.下列触发器中，克服了空翻现象的有（）。
A）边沿D触发器B）]主从RS触发器；C）同步RS触发器D）主从JK触发器；9.卡诺图上变量的取值顺序是采⽤（）的形式，以便能够⽤⼏何上的相邻关系表⽰逻辑上的相邻。
A）⼆进制码B）循环码C）ASCII码D）⼗进制码10.表⽰任意两位⽆符号⼗进制数需要（）⼆进制数。
A）6 B）7 C）8 D）911.余3码10001000对应的2421码为（）。
A）01010101 B）10000101 C）10111011 D）1110101112.补码1.1000的真值是（）。
A）+1.0111 B）-1.0111 C）-0.1001 D）-0. 100013.标准或-与式是由（）构成的逻辑表达式。
A）与项相或B）最⼩项相或C）最⼤项相与D）或项相与14.下列四种类型的逻辑门中，可以⽤（）实现三种基本运算。
A）与门B）或门C）⾮门D）与⾮门15.实现两个四位⼆进制数相乘的组合电路，应有（）个输出函数。
数字逻辑知识点总结公式
数字逻辑知识点总结公式1. 基本逻辑门在数字逻辑电路中，最基本的逻辑门有与门、或门和非门。
它们是数字逻辑电路的基本构建单元，由它们可以组合成各种逻辑功能。
逻辑门的公式如下：- 与门：当且仅当所有输入端都为高电平时，输出端才为高电平。
公式表示为Y = A * B，其中*代表逻辑与运算。
- 或门：当任意一个输入端为高电平时，输出端就为高电平。
公式表示为Y = A + B，其中+代表逻辑或运算。
- 非门：输出端与输入端相反，即当输入端为高电平时，输出端为低电平；当输入端为低电平时，输出端为高电平。
公式表示为Y = !A，其中!代表逻辑非运算。
这些逻辑门可以通过晶体管、集成电路等实现，是数字逻辑电路的基础。
2. 布尔代数布尔代数是一种数学系统，它定义了逻辑运算的代数规则。
在布尔代数中，逻辑变量只有两个取值：0和1。
布尔代数的基本运算包括逻辑与、逻辑或、逻辑非等，并且满足交换律、结合律、分配律等规则。
布尔代数的公式如下：- 逻辑与：A * B- 逻辑或：A + B- 逻辑非：!A布尔代数的运算规则能够帮助我们简化逻辑表达式，设计更简洁高效的逻辑电路。
3. 编码器和译码器编码器和译码器是数字逻辑电路中常用的功能模块，它们用来将输入信号转换为特定的编码形式，或将编码信号转换为原始信号。
编码器的公式如下：- n到m线编码器：将n个输入线转换为m位二进制编码。
输出端有2^m个不同状态。
公式表示为Y = f(A0, A1, ..., An)，其中Y为输出，A0~An为输入。
编码方式有优先编码、格雷码等。
- m到n线译码器：将m位二进制编码转换为n个输出线的信号。
公式表示为Y0 = f0(A0, A1,..., Am-1)，Y1 = f1(A0, A1,..., Am-1)，...，其中Y0~Yn为输出，A0~Am-1为输入。
编码器和译码器广泛应用于数字信号的处理和通信系统中。
4. 多路选择器和解码器多路选择器和解码器是数字逻辑电路中的另外两种常用功能模块。
数字逻辑复习知识点
数字逻辑课程知识点第一章数字逻辑概论1．计算机中常见的几种数制及其转换方法（十进制、二进制、十六进制）2．有符号数的补码表示方法（要求会求符号数的补码或从补码求实际的有符号数）3．掌握ASCII码概念。
知道常用字符（空格、数字0-9和字母A – Z，a- z等）的ASCII 码。
4．掌握8421BCD码的概念，会用BCD码表示十进制数5．掌握基本逻辑运算（“与”、“或”、“非”、“与非”、“或非”、“异或”以及“同或”等运算）及其逻辑符号。
6．掌握逻辑函数的5种表示方法（真值表表示法、逻辑表达式表示法、逻辑图表示法、波形图表示法、卡诺图表示法）第二章逻辑代数1．逻辑代数的基本定律和恒等式（摩根定理）2．逻辑代数的基本规则（代入规则、反演规则、对偶规则）3．把“与---或”表达式变换为“与非---与非”和“或非---或非”表达式的方法4．逻辑函数的代数化简方法：并项法（A+/A=1）吸收法（A+AB=A）消去法（A+/AB=A+B）配项法（A=A*（B+/B））5．卡诺图的特点：每个小方格都惟一对应于一个不同的变量组合（一个最小项），而且，上、下、左、右在几何上相邻的方格内只有一个因子有差别。
任何一个函数都等于其卡诺图中为1的方格所对应的最小项之和。
6．掌握用卡诺图化简逻辑函数的方法7．理解无关项的概念：即实际应用中，在真值表内对应于变量的某些取值，函数的值是可以任意的，或者这些变量的取值根本不会出现，这些变量取值对应的最小项即称为无关项或任意项，每个无关项的值既可以取0，也可以取1，具体的取值以得到最简的函数表达式为准。
第三章MOS逻辑门电路1．数字集成电路的分类：从集成度方面分：小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）和甚大规模（ULSI）。
从制造工艺方面分：CMOS、TTL、ECL以及BiCMOS等2．CMOS的特点：（功耗低、抗干扰能力强、电源范围宽）3．理解集成电路各种参数的意义:（1）V IL（max）、V IH(min)、V OH(min)、V OL(max)、I IH（max）、I IL（max）、I OH（max）、I OL（max）（2）高电平噪声容限期VNH = V OH(min) —V IH(min)（3）低电平噪声容限期VNL = V IL（max）—V OL(max)（4）传输延迟时间t PLH、t pHL以及tpd = (t PLH + t pHL)/2（5）功耗（动态功耗和静态功耗）。
数字逻辑电路复习ppt
实际逻 辑问题
真值表
逻辑表达式
最简（或最 合理）表达式
逻辑图
例4-3 有一火灾报警系统,设有烟感、温感与紫外光感三 种不同类型得火灾探测器。为了防止误报警,只有当其中有两种 或两种类型以上得探测器发出火灾探测信号时,报警系统才产生 报警控制信号,试设计产生报警控制信号得电路。
思路:逻辑抽象:探测器得火灾探测信号应为电路得输入,令A、 B、C分别代表烟感、温感与紫外光感三种探测器得探测信 号,“1”表示有火灾探测信号, “0”表示没有火灾探测信号;
数字逻辑电路复习
第一章 数制与编码
数字系统中得信息有两类:数码信息与代码信息
➢数码:用来表示数量得大小。如90分,101元等
➢数制:用数字来表示数量大小方法及运算规则体制。
➢ 编码:用数字代表不同得状态、事物或信息称为编码,它不
含有数量得意义。如身份证号码,银行帐号等
➢码制:为了便于记忆与处理,在编制代码时总要遵循一定得
Y AAA m
6
21 0
6
Y7 A2 A1 A0 m7
每个输出对应一个最小项
Y i mi Mi
2、 8选1数据选择器CT54S151/CT74S151
表4-3-12 8选1数据选择器真值表
S
A2
A1
A0
Y
W
1
×
×
×
0
1
0
0
0
0
D0
D0
0
0
0
1
D1
D1
0
0
1
0
D2
D2
0
0
1
1
D3
D3
0
1
0
数电复习
L A B C D E
L A B C D E
（3）对偶规则：对于任何一个逻辑表达式 L，如果将表达式中的所有“·” 换成“＋”，“＋”换成“ ·” ，“ 0”换成“ 1” ，“ 1”换成“ 0” ，而变量保持 不变，则可得到的一个新的函数表达式L＇，L＇称为函L的对偶函数。 ' L AB CDE L (A B)(C D E)
保持
不定 不确定
R S 1 1
与非门构成
Q
不变
Q
不变
S R
S R
Q Q
1 0 0
0 1 0
1 0
不定
0 1
不定
2. 逻辑门控SR锁存器
R G4 & Q4 G2 ≥1 Q
R 0 1 0
S 1 0 0 1
Q 1 0 不变
S=1 R=0
状态 1 0 保持
R E S
1R E1 1S
Q
E ≥1 Q3 G3 G1 Q
FFH-68H+1=98H=9×16+8=152D 或 11111111-01101000+1=10011000=152D
存储器
ROM(只读存储器)：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。
RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。
Y
i 0
Di m i
7
S2 S1 S0
E
74LS151的应用
D00 D01 D02 D03 D04 D05 D06 D07
E S2 S1 S0 Y D0 D174HC151 D2 D3 (0) Y D4 D5 D6 D7 E S2 S1 S0 Y D0 D174HC151 D2 (I) D3 Y D4 D5 D6 D7
数字电路期末总复习知识点归纳详细
第1章 数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章 逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式与常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与00=⋅AA A +＝1与A A ⋅＝0 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+Ａb.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）c.分配律：)(C B A ⋅⋅＝+⋅B A C A ⋅ 3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：B A B A ⋅=+，B A B A +=⋅ b.关于否定的性质Ａ＝A 二、逻辑函数的基本规则 代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C+⋅⋅⊕BBA⊕AC可令Ｌ＝CB⊕则上式变成LA⋅＝C+LA⋅=⊕⊕LA⊕BA三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式与常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1=A=⋅⋅, 将二项合并为一项，合并时可消去一个变量B=A+AA或AB例如：Ｌ＝B A+BA=(C+)=ACABCCB2）吸收法利用公式A+，消去多余的积项，根据代入规则B⋅A⋅可以是任何一个复杂的逻辑ABA=式例如化简函数Ｌ＝E B+AB+DA解：先用摩根定理展开：AB＝BA+再用吸收法Ｌ＝E B+AB+AD3）消去法利用B+消去多余的因子=A+B AA例如，化简函数Ｌ＝ABCA++B A+BBEA解：Ｌ＝ABC+A+B A+BBEA4)配项法利用公式C=+⋅⋅将某一项乘以（A++⋅AABBCCBAA⋅A+），即乘以1，然后将其折成几项，再与其它项合并。
例如：化简函数Ｌ＝B AA+B++CBCB解：Ｌ＝B AA++B+BCCB2.应用举例将下列函数化简成最简的与－或表达式1）Ｌ＝A++A+BDDDCEB2) L=ACCA++BB3) L=ABCDAB+++CCBA解：1）Ｌ＝AA++B+BDDDCE2) L=ACA++BCB3) L=ABCD++AB+CBCA四、逻辑函数的化简—卡诺图化简法：卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：1.画出给定逻辑函数的卡诺图，若给定函数有n个变量，表示卡诺图矩形小方块有n2个。
《数字逻辑》总复习题
《数字逻辑》总复习题1、用卡诺图法化简下列各式。
2、利用与非门实现下列函数，并画出逻辑图。
3、分析下图所示的逻辑电路，写出表达式并进行简化。
4、分析下图所示的逻辑电路，写出表达式并进行简化。
5、分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F与A、B 的关系。
6、分析下图所示逻辑电路，列出真值表，说明其逻辑功能。
7、右图所示为数据总线上的一种判零电路，写出F的逻辑表达式，说明该电路的逻辑功能。
8、分析下图所示逻辑电路，列出真值表，说明其逻辑关系。
9、下图所示为两种十进制数代码转换器，输入为余三码，问：输出为什么代码？10、下图是一个受M 控制的4位二进制码和格雷码的相互转换电路。
M=1 时，完成自然二进制码至格雷码转换；M=0 时，完成相反转换。
请说明之。
11、在有原变量又有反变量的输入条件下，用与非门设计实现下列函数的组合电路：12、设输入既有原变量又有反变量，用与非门设计实现下列函数的多输出电路。
13、设输入既有原变量又有反变量，用或非门设计实现下列函数的组合电路：14、设输入只有原变量而无反变量，试用最少的三级与非门实现下列函数：15、设输入只有原变量没有反变量，试用或非门实现下列函数组合电路：16、已知输入信号A,B,C,D的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出F波形的组合电路（输入无反变量）。
17、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，并选出合适的集成电路来实现。
18、用八选一数据选择器实现下列函数：19、用两片双四选一数据选择器和与非门实现循环码至8421BCD码转换。
20、设计二进制码/格雷码转换器。
输入为二进制码B3B2B1B0，输出为格雷码，EN为使能端，EN=0时执行二进制码→格雷码转换； EN=1时输出为高阻。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章 组合逻辑电路
常用的组合逻辑电路及中规模集成器件 数据选择器： 数据选择器： 74153双4选1数据选择器； 双 选 数据选择器 数据选择器； 用数据选择器设计逻辑电路； 用数据选择器设计逻辑电路； 数据选择器设计3变量逻辑函数 变量逻辑函数。 用8选1数据选择器设计 变量逻辑函数、4变量逻辑函数。 选 数据选择器设计 变量逻辑函数、 变量逻辑函数 利用数据选择器设计组合逻辑电路
17
第五章 时序逻辑电路
对于Q 找出 1由1→0的小方块 找出Q 对于 的小方块 根据 画出卡诺图， 画出卡诺图，其他小方块状态不变
n+1 2 ,
异步十进制计数器
18
第五章 时序逻辑电路
计数器 同步计数器 同步二进制计数器:加 同步二进制计数器 加、减、可逆； 可逆； 同步十进制计数器：加、减 同步十进制计数器： 集成同步十进制加法计数器74160，集成同步 ， 集成同步十进制加法计数器 4位二进制计数器 位二进制计数器74161。 位二进制计数器 。 异步计数器 异步二进制计数器:加 异步二进制计数器 加、减、可逆； 可逆； 异步十进制计数器
21
第五章 时序逻辑电路
例子：整体置数将两个同步十进制计数器74160构成 例子：整体置数将两个同步十进制计数器 同步十进制计数器 构成 29进制计数器 进制计数器
进位输出
22
第六章 脉冲波形的产生及整形
施密特触发器、 自激震荡器的基本概念。 施密特触发器、单稳态触发器 、自激震荡器的基本概念。 555定时器构成施密特、单稳态、多谐振荡器的连接方 定时器构成施密特、单稳态、 定时器构成施密特 画电路的工作波形图。 式 ，画电路的工作波形图。
9
第三章 组合逻辑电路
常用的组合逻辑电路及中规模集成器件 译码器： 译码器： 74LS138（3线-8线）二进制译码器； （ 线 线 二进制译码器； 各个控制信号的功能； 各个控制信号的功能； 最小项译码器的概念； 最小项译码器的概念； 74LS138译码器的应用，如函数发生器； 译码器的应用，如函数发生器； 译码器的应用 显示译码器的概念； 显示译码器的概念； BCD—七段显示译码器 七段显示译码器7448，各控制信号的功能。 七段显示译码器 ，各控制信号的功能。
5
第二章 晶体管开关及门电路
双极性三极管的开关特性 截止区 放大区 饱和区 饱和区特征：发射结和集电结都正偏。 饱和区特征：发射结和集电结都正偏。集电极 和发射极呈低阻抗。 和发射极呈低阻抗。
ic ≠ β ib Vbe > 0, Vbc > 0
硅： VCE≈0.3V 锗： VCE≈0.1V
6
第二章 晶体管开关及门电路
15
第五章 时序逻辑电路
CP=1： ： 有时钟信号； 有时钟信号； CP=0： ： 没有时钟信号。 没有时钟信号。 驱动方程
次态方程
输出方程
16
第五章 时序逻辑电路
对于Q 对于 、Q 找出Q 找出 0由1→0的小方块 的小方块 根据
n+1 1 n+1 3
画出卡诺图， 画出卡诺图，其他小方块 状态不变
数字逻辑电路
天津工业大学信息学院 缪竟鸿 Email：miaojinghong@ ：
1
第一章 数学逻辑的基础知识
数制和码制 十进制、 十进制、二进制和十六进制之间的转换 BCD码 码 原码、补码及反码 原码、 逻辑代数的基本公式和常用公式 逻辑代数的基本定理 代入定理 反演定理 对偶定理
11
第四章 触发器
触发器的两个基本特点 基本RS触发器 基本 触发器 或非门构成的基本RS触发器 或非门构成的基本 触发器 与非门构成的基本RS触发器 与非门构成的基本 触发器 时钟触发器 各种功能的时钟触发器： 、 、 、 各种功能的时钟触发器：RS、JK、D、T 触发方式：电平触发（同步式）、边沿触发、主从触发。 触发方式：电平触发（同步式）、边沿触发、主从触发。 ）、边沿触发
23
第五章 时序逻辑电路
Q2=0，选择器工作； ，选择器工作； Q2=1，选择器封锁， ，选择器封锁， 输出低电平。 输出低电平。
Y
24
模拟试题
（一）求最简“与或”表达式 求最简“与或”
25
模拟试题
（二）试画出用与非门和反相器实现的下列逻辑函数 表达式
26
模拟试题
（三）根据以给的条件，画出波形图 根据以给的条件，
29
模拟试题
作如图的连接， （六）将74161作如图的连接，试通过分析，画出完整的 作如图的连接 试通过分析， 状态图。 状态图。
30
模拟试题
（七）分析如图所示电路的逻辑功能。 分析如图所示电路的逻辑功能。
31
第三章 组合逻辑电路
此问题是一个优先编码问题 74LS148是8线-3线优先编码 是 线 线优先编码 只用四个输入即可， 器，只用四个输入即可，这 里用7—4，低4位不管；也可 位不管； 里用 ， 位不管 以用低四位，但是其他高位 以用低四位， 必须接1（表示无输入信号）； 必须接 （表示无输入信号）； 求得： 求得：
32
19
第五章 时序逻辑电路
任意进制计数器的构成方法： 任意进制计数器的构成方法： 置零法、置数法。 置零法、置数法。用74160或74161构成任意进 或 构成任意进 制计数器。 制计数器。 RD 异步置零端； 异步置零端； LD 预置数控制端 M>N 情况 M<N 情况（并行进位方式、串行进位方式） 情况（并行进位方式、串行进位方式）
27
模拟试题
（四）实现逻辑函数 和门电路产生如下的逻辑函数的逻辑图。 （1）用74LS138和门电路产生如下的逻辑函数的逻辑图。 ） 和门电路产生如下的逻辑函数的逻辑图
数据选择器产生逻辑函数。 （2）用8选1数据选择器产生逻辑函数。 ） 选 数据选择器产生逻辑函数
28
模拟试题
状态图和Y的波形 （五）通过分析图示电路，画出Q2、Q1、Q0状态图和 的波形 通过分析图示电路，画出 触发器是上升沿触发，波形从Q 时画起）。 （触发器是上升沿触发，波形从 2Q1Q0=000时画起）。 时画起
根据给定条件，画出触发器输出波形图。 根据给定条件，画出触发器输出波形图。
12
第四章 触发器
触发器分类图
13
第四章 触发器
各种触发器表达式的比较14 Nhomakorabea第五章 时序逻辑电路
时序逻辑电路的分析方法 同步时序逻辑电路的分析方法 异步时序逻辑电路的分析方法
求次态； 求次态； 状态代入法； 状态代入法； 卡诺图法
2
第一章 数学逻辑的基础知识
逻辑代数的表示方法 逻辑表达式 真值表 逻辑图 卡诺图 逻辑代数的两种标准形式 最小项形式 最大项形式
3
第一章 数学逻辑的基础知识
逻辑函数的化简 公式法化简 卡诺图化简
习题
4
第二章 晶体管开关及门电路
二极管的开关特性 硅： VT≈0.7V 锗：VT≈0.2V 反向恢复时间： 反向恢复时间：二极管由正向导通转为反向截止所需的 过渡时间。 过渡时间。
20
第五章 时序逻辑电路
例子：整体置零将两个同步十进制计数器74160构成 例子：整体置零将两个同步十进制计数器 同步十进制计数器 构成 29进制计数器 进制计数器 片(II)不出现 不出现 1001状态， 状态， 状态 CO无进位输 无进位输 出，门G1输 输 出脉冲极窄， 出脉冲极窄， 不适合作进位 信号。 信号。进位由 28译码输出。 译码输出。 译码输出
NPN硅三极管共发射极电路三态条件和特性 硅三极管共发射极电路三态条件和特性
7
第二章 晶体管开关及门电路
二级管门电路 与门 或门 三级管门电路 非门 TTL门电路 门电路 与非门 三态门 CMOS门电路 门电路 CMOS反相器 反相器
8
第三章 组合逻辑电路
组合逻辑电路的分析和设计方法 组合逻辑电路的分析方法 组合逻辑电路的设计方法 常用的组合逻辑电路及中规模集成器件 加法器:全加器 加法器 全加器74LS283 全加器 编码器：优先编码器（8线-3线优先编码器，注意： 编码器：优先编码器（ 线 线优先编码器，注意： 线优先编码器 输入、输出是原码还是反码） 输入、输出是原码还是反码）