第2章 集成逻辑门电路
合集下载
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
(数字电子技术基础)第2章. 门电路
（2-13）
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
《数字电子技术(第三版)》2. 基本逻辑运算及集成逻辑门
Ｙ＝Ａ+ Ｙ＝Ａ+Ｂ
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
逻辑符号
Y 0 1 1 1
实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
Y=A+B
2.1.3、非逻辑（非运算） 2.1.3、非逻辑（非运算） 非逻辑指的是逻辑的否定。当决定事件（Y） 发生的条件（A）满足时，事件不发生；条件不 满足，事件反而发生。表达式为： Ｙ＝Ａ 开关A控制灯泡Y
A E B Y
A断开、B接通，灯不亮。 断开、 接通 灯不亮。 接通， 断开
A E B Y
A接通、B断开，灯不亮。 接通、 断开，灯不亮。 接通 断开
A、B都接通，灯亮。 、 都接通，灯亮。 都接通
两个开关必须同时接通， 两个开关必须同时接通， 灯才亮。逻辑表达式为： 灯才亮。逻辑表达式为：
Ｙ＝ＡＢ
2.4 集成逻辑门
2.4.1 TTL与非门 TTL与非门 2.4.2 OC门和三态门 OC门和三态门 2.4.3 MOS集成逻辑门 MOS集成逻辑门 2.4.4 集成逻辑门的使用问题 退出
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。 集成逻辑门 双极性晶体管逻辑门 TTL ECL I2L 单极性绝缘栅场效应管逻辑门 PMOS NMOS CMOS
（6）平均传输延迟时间tpd：从输入端接入高电平开始，到输出端 输出低电平为止，所经历的时间叫导通延迟时间（tpHL）； 从输入端接入低电平开始，到输出端输出高电平为止，所经 历的时间叫截止延迟时间（tpLH）。 tpd=(tpHL+ tpLH)/2=3~40ns 平均传输延迟时间是衡量门电路运算速度的重要指标。 （7）空载功耗：输出端不接负载时，门电路消耗的功率。 静态功耗是门电路的输出状态不变时，门电路消耗的功率。其中： 截止功耗POFF是门输出高电平时消耗的功率； 导通功耗PON是门输出低电平时消耗的功率。 PON> POFF （8）功耗延迟积M：平均延迟时间tpd和空载导通功耗PON的乘积。 M= PON× tpd （9）输入短路电流(低电平输入电流)IIS：与非门的一个输入端直 接接地（其它输入端悬空）时，由该输入端流向参考地的电流。 约为1.5mA。
第02章 逻辑门电路
OC门的几种主要应用
实现线与逻辑
电路如右图所示，逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示，可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时：NOL = IOLmax / IiLmax 输出高电平时：NOH = IOHmax / IiHmax
考虑最坏的情况，扇出系数：N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值：纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时， 输出高电平允许的最低值，一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
集成逻辑门电路
图 4 输出高电平带负载的情形 5、集电极开路门和三态门电路 1) 集电极开路门-OC 门（Open Collector） 在工程实践中，有时必须将几个门的输出端并联使用，已实现“与”逻辑， 称为“线与”。但是，普通 TTL 门电路的输出结构决定了它不能进行“线与”。 如图所示，如果将 G1、G2 两个 TTL“与非”门的输出端直接连接起来，当 G1 输 出为高电平，G2 输出为低电平时，从 G1 的电源 VCC 通过 G1 的 T4、D 到 G2 的 T3,形成一个低电阻通路，产生很大的电流。另外，由于此时“线与”输出结 果为低电平，负载门还将向 G2 的 T3 灌电流，所以 G2 很可能被烧毁。因此， 普通的 TTL 门电路是不能进行“线与”的。 为了满足实际应用中实现“线与”的要求，专门生产了一种可以进行“线与” 的门电路——集电极开路，即 OC 门（Open Collector） 。 “与非”OC 门如图所示，T3 集电极开路。T3 集电极开路以后，为保证“与非”功 能使用时必须外接上拉电阻 RL。
图 5“与非”OC 门结构图图 6 “与非”OC 门符号图 2) OC 门应用 a) 实现“线与”。 在使用 OC 门进行“线与”时， 外接上拉电阻 RL 的选择非常重 要，只有 RL 选择得当，才能保证 OC 门应有的逻辑功能，才能保证输出
满足要求的高电平和低电平。一般而言，上拉电阻 RL 应选在 1K 左右。 b) 电平转换。在数字系统的接口部分须有电平转换时，常用 OC 门来完成。 如图，把上拉电阻接到 10V 电源上，这样 OC 门输入普通的 TTL 电平时， 其输出高电平都可以时 10V. 3) 三态门输出 三态门是指逻辑门的输出除有高低电平两种状态外， 还有第三种状态—— 高阻状态门电路，高阻态相当于隔离状态。三态门都有一个控制使能端 EN 来 控制门电路的通断。具备这三种状态的器件称为三态门电路。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点:1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。
（2）输入特性:描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时,与非门对信号源是灌电流负载，输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。
当R≤关门电阻R OFF时,相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1)集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门（OC门）输出端可以直接相连,实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管.(2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态.处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
数字电子技术与应用2集成逻辑门电路及其应用
路。 数字集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，
可靠性高，性能好等优点，同时成本低，便于大规模生产。
2.1 二极管基本门电路 2.1.1晶体二极管的开关特性 数字电路中的晶体二极管、三极管和MOS管等器件一般是以 开关方式工作的，其工作状态相当于相当于开关的“接通”
与“断开”。
1.静态特性 静态特性是指二极管在导通和截止两种稳定状态下的特性。典型
表ห้องสมุดไป่ตู้
由真值表得到或门输出逻辑表达式为: Y=A+B 二极管门电路虽然很简单，但存在着严重的缺点：（1）输出电平 都比输入电平高出0.7V—电平偏离，如果将三个这种门级联（前级 的输出作为后级的输入），则最后一级的输出低电平偏离到2.1V， 已接近规定的输入的高电平，会造成逻辑混乱；（2）当输出端对
地接上负载电阻（常称为下拉负载）时，会使输出高电平降低， 即带负载能力差，严重时会造成逻辑混乱。如图2.5二极管与门电
(b) 与门逻辑符号
二极管与门电路如图2.5所示。其中A、B代表与门输入，Y代表输 出。若二极管的正向压降VD =0.7V，输入端对地的高电平、低电 平分别为VIH =+3V、VIL =0V，则可得到图2.5所示电路的输入和输
出的电平关系，见表2.1。 若按正逻辑进行赋值，即高电平用“1”表示，低电平用“0”表 示，则可将表2.1变为表2.2的与逻辑真值表。由真值表可知该电路
时间tr。一般trtrr，所以可以忽略不计。 上升时间、恢复时间都很小，基本上由二极管的制作工艺决定， 存储时间与正向电流，反向电压有关。当vi 为一矩形电压时，二 极管电流的变化过程不够陡峭（不理想），这就限制了二极管的
最高工作频率。 2.1.2 二极管门电路
我们已经知道基本逻辑关系有与、或、非三种，能实现其逻辑功
可靠性高，性能好等优点，同时成本低，便于大规模生产。
2.1 二极管基本门电路 2.1.1晶体二极管的开关特性 数字电路中的晶体二极管、三极管和MOS管等器件一般是以 开关方式工作的，其工作状态相当于相当于开关的“接通”
与“断开”。
1.静态特性 静态特性是指二极管在导通和截止两种稳定状态下的特性。典型
表ห้องสมุดไป่ตู้
由真值表得到或门输出逻辑表达式为: Y=A+B 二极管门电路虽然很简单，但存在着严重的缺点：（1）输出电平 都比输入电平高出0.7V—电平偏离，如果将三个这种门级联（前级 的输出作为后级的输入），则最后一级的输出低电平偏离到2.1V， 已接近规定的输入的高电平，会造成逻辑混乱；（2）当输出端对
地接上负载电阻（常称为下拉负载）时，会使输出高电平降低， 即带负载能力差，严重时会造成逻辑混乱。如图2.5二极管与门电
(b) 与门逻辑符号
二极管与门电路如图2.5所示。其中A、B代表与门输入，Y代表输 出。若二极管的正向压降VD =0.7V，输入端对地的高电平、低电 平分别为VIH =+3V、VIL =0V，则可得到图2.5所示电路的输入和输
出的电平关系，见表2.1。 若按正逻辑进行赋值，即高电平用“1”表示，低电平用“0”表 示，则可将表2.1变为表2.2的与逻辑真值表。由真值表可知该电路
时间tr。一般trtrr，所以可以忽略不计。 上升时间、恢复时间都很小，基本上由二极管的制作工艺决定， 存储时间与正向电流，反向电压有关。当vi 为一矩形电压时，二 极管电流的变化过程不够陡峭（不理想），这就限制了二极管的
最高工作频率。 2.1.2 二极管门电路
我们已经知道基本逻辑关系有与、或、非三种，能实现其逻辑功
第二章_门电路
第二章 门电路三、高低电平获取方法开 关5V V H1+5V0V V L 02.1 概述第二章门电路2.3 分立元件门电路一、二极管与门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000101001110.7V0.7V0.7V3.7V2.3 分立元件门电路第二章门电路二、二极管或门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000111011110V2.3V2.3V2.3V2.3 分立元件门电路第二章门电路三、三极管非门V i Vo0V V CCV CC0.2VA Y01102.3 分立元件门电路第二章门电路1）结构TTL反相器由三部分构成：输入级、中间级和输出级。
1、TTL反相器的结构和原理一、TTL逻辑门2.4 TTL集成门电路第二章 门电路A 为高电平时(3.4V)，V B1≈2.1V ，T 1倒置，VB2≈1.4V ，T 2和T 5饱和，T 4和D 2截止，Y 为低电平。
2）原理A 为低电平时(0.2V) ，T 1饱和，V B1≈0.9V ，V B2≈0.2V ，T 2和T 5截止，T4和D2导通，Y 为高电平；2.4 TTL 集成门电路第二章 门电路分为四个区段：AB 段：Vi ＜0.6伏，截止区；BC 段：0.6伏＜Vi ＜1.3伏，线性区；CD 段：Vi ≈1.4伏，转折区；DE 段：Vi ＞1.4伏，饱和区。
输出高电平：V OH =3.4V 输出低电平：V OL =0.2V 阈值电压：V TH =1.4VV THVi (V)2.4 TTL 集成门电路2.4 TTL 集成门电路（略）一、TTL 与非门的基本结构及工作原理1．TTL 与非门的基本结构B A C+V RP CC （+5V ）P PP N N NN+V 13（+5V ）CC A B CT b1R 12.4 TTL 集成门电路第二章 门电路 2.4 TTL 集成门电路第二章 门电路CB A L ⋅⋅=该发射结导通，V B 1=0.9V 。
数字电子技术 第2章 逻辑门
（2）理解基本逻辑运算及复合逻辑运算 （3）掌握基本逻辑门及复合逻辑门的逻辑符号、逻辑表达 式、真值表。 二、教学重点、难点 重点：（1）真值表的含义及写法； （2）各种逻辑门的功能。 难点：逻辑运算的理解。
2
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
41
标准TTL门的输入 / 输出逻辑电平 :
42
CMOS门的输入 / 输出逻辑电平(＋5V电源时) :
4.4V
0.33V
43
传输延迟时间tpd
t pd 1 (tPHL tPLH ) 2
tPHL和tPLH的定义（下图为非门的输入和输出波形） :
44
输入/输出电流 （1）“拉电流”工作状态 （2）“灌电流”工作状态
9
2.1.2 或门
实现“或”运算的电路称为或逻辑门，简称或门 。 逻辑或运算可用开关电路中两个开关相并联的例 子来说明
真 值 表
A 0 0 1 1
B 0 1 0 1
F A B
0 1 1 1
10
“或”运算的逻辑表达式为： F = A+B “或”逻辑的运算规律为：
一般形式
000 0 1 1 0 1 11 1
A
一般形式
A A A A 1 A A 0
14
非门的逻辑符号:
74LS04（六非门）
例2-5 : 向非门输入图示的波形，求其输出波形F。 解：
15
2.2 复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算 与非门、或非门的逻辑功能 异或门、同或门的逻辑功能 各种复合逻辑门的真值表及输出波形
2
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
41
标准TTL门的输入 / 输出逻辑电平 :
42
CMOS门的输入 / 输出逻辑电平(＋5V电源时) :
4.4V
0.33V
43
传输延迟时间tpd
t pd 1 (tPHL tPLH ) 2
tPHL和tPLH的定义（下图为非门的输入和输出波形） :
44
输入/输出电流 （1）“拉电流”工作状态 （2）“灌电流”工作状态
9
2.1.2 或门
实现“或”运算的电路称为或逻辑门，简称或门 。 逻辑或运算可用开关电路中两个开关相并联的例 子来说明
真 值 表
A 0 0 1 1
B 0 1 0 1
F A B
0 1 1 1
10
“或”运算的逻辑表达式为： F = A+B “或”逻辑的运算规律为：
一般形式
000 0 1 1 0 1 11 1
A
一般形式
A A A A 1 A A 0
14
非门的逻辑符号:
74LS04（六非门）
例2-5 : 向非门输入图示的波形，求其输出波形F。 解：
15
2.2 复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算 与非门、或非门的逻辑功能 异或门、同或门的逻辑功能 各种复合逻辑门的真值表及输出波形
门电路
EXIT
门电路
EXIT
门电路
a）RI很小时，ＲＩ两端的电 压很小，此时相当于输入端
输入低电平。则T2管截止。
U RI
RI (VCC U BE ) RI R1
RI (VCC U BE ) R1
RI增大， RI两端的电压增大。
使vi=0.7V时的RI称为关门电阻， 记为ROFF。
EXIT
门电路
低电平 1
正逻辑体制
负逻辑体制
EXIT
门电路
2.2二极管和三极管的开关特性
主要要求：
理解二极管、三极管的开关特性。 掌握二极管、三极管开关工作的条件。
EXIT
门电路
2.2.1 半导体二极管的开关特性
ui/V uo/V
逻辑电平
0 0.7 0.3 1
3 3.7 55
真值表 ui uo
00 11
二极管开关电路
t
EXIT
门电路
三、抗饱和三极管简介
C
C
SBD
B
B
E
E
抗饱和三极管的开关速度高
① 没有电荷存储效应 ② S在BD普的通导三通极电管压的只基有极0和.4 V集而电非极之0.7间V并， 接一因个此肖特UB基C =势0垒.4二V 极时管，(S简BD称便S导BD通)，。使
UBC 钳在 0.4 V 上，降低了饱和深度。
EXIT
2.2.2半导体三极管的开关特性门电路
一、三极管的开关作用及其条件
iC 临界饱和线 放大区
uI=UIL
+ uBE
三怎极样管控为制什它么饱和I的能C(sMa开用t) T和作关开S ？关？Q
-
区
O UCE(sat)
门电路
EXIT
门电路
a）RI很小时，ＲＩ两端的电 压很小，此时相当于输入端
输入低电平。则T2管截止。
U RI
RI (VCC U BE ) RI R1
RI (VCC U BE ) R1
RI增大， RI两端的电压增大。
使vi=0.7V时的RI称为关门电阻， 记为ROFF。
EXIT
门电路
低电平 1
正逻辑体制
负逻辑体制
EXIT
门电路
2.2二极管和三极管的开关特性
主要要求：
理解二极管、三极管的开关特性。 掌握二极管、三极管开关工作的条件。
EXIT
门电路
2.2.1 半导体二极管的开关特性
ui/V uo/V
逻辑电平
0 0.7 0.3 1
3 3.7 55
真值表 ui uo
00 11
二极管开关电路
t
EXIT
门电路
三、抗饱和三极管简介
C
C
SBD
B
B
E
E
抗饱和三极管的开关速度高
① 没有电荷存储效应 ② S在BD普的通导三通极电管压的只基有极0和.4 V集而电非极之0.7间V并， 接一因个此肖特UB基C =势0垒.4二V 极时管，(S简BD称便S导BD通)，。使
UBC 钳在 0.4 V 上，降低了饱和深度。
EXIT
2.2.2半导体三极管的开关特性门电路
一、三极管的开关作用及其条件
iC 临界饱和线 放大区
uI=UIL
+ uBE
三怎极样管控为制什它么饱和I的能C(sMa开用t) T和作关开S ？关？Q
-
区
O UCE(sat)
数字电路 第二章门电路
DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知： 只有当A、B、C全为 低电平时，输出端才 为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、 非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V，T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联，TN1 与TN2串联；
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止；
输出Y为低电平。
当AB中有一个是低电平时， B
TN1 与TN2中有一个截止，
TP1 与TP2中有一个导通， 输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑：L=0,H=1 ； 负逻辑：H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性： 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性：
半导体二极管的结构示意图、符号和伏安 特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正 向电压后可产生 漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层
《数字电子技术基础》——集成逻辑门电路
（6）扇入扇出数。
扇入数：
--门电路输入端的个数，用NI表示。 扇出对数于：一个2输入的“或非”门，其扇入数NI＝2。
--门电路在正常工作时，
所能带同类门电路的最大数目， 它表示带负载能力。
&
IOH IIH
拉电流负载：（存在高电平下限值）。
&
N OH
I
（驱动门）
OH
I
（负载门）
IH
IIH &
...
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品
2.2.1 TTL与非门电路
输入级和输出级均采用晶体三极管，称为晶体三极 管-晶体三极管逻辑电路，简称TTL电路。
1.电路结构
R1
R2
R4 +UCC
A B
D1
T1 D2
T3
T2
D3
F
T4 R3
输入级 中间级 输出级
（1）输入级。
对输入变量实现“与”运算，
输入级相当于一个与门。
A
（2）中间级。
B D1
实现放大和倒相功能。向后级
提供两个相位相反的信号，分
别驱动T3、T4管。
（3）输出级。
R1 T1 D2
输入级
R2 T2
R3 中间级
R4 +UCC T3
D3 F
1.二极管的开关特性
（1）静态特性。
iD /mA
阳极
阴极
0.5 0.7 uD/V
(VT)
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
第2章-逻辑门电路
类似74HC,可直接与TTL接口
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
基本逻辑运算
1. 电路基本结构 电路基本结构
+V （+5V） CC Rc2 R b1 4kΩ
1
R c4 130Ω
3 1
1.6kΩ Vc2
T4 2
D
3 3 1
A B C
T 22 Ve2 R e2 1kΩ
3 1
T1
Vo T 2 3
输入级
中间级
输出级
2．功能分析
（1）输入全为高电平3.6V时。 输入全为高电平3 时 由于T 饱和导通，输出电压为： 由于 3饱和导通，输出电压为： T2、T3饱和导通， 饱和导通，
V (V) i
V OFF VON
几个重要参数
在正逻辑体制中代表逻辑“ 的输 （1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输 在正逻辑体制中代表逻辑 出电压。 的理论值为3 出电压。VOH的理论值为3.6V，产品规定输出高电压的最小 ， 的标准值是3V。 值VOH（min）=2.4V。 VOH 的标准值是 。 。 （ ） 在正逻辑体制中代表逻辑“ 的输 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输 在正逻辑体制中代表逻辑 出电压。 的理论值为0 出电压。VOL的理论值为0.3V，产品规定输出低电压的最大 ， 的标准值是0.3V。 值VOL（max）=0.4V。 VOL 的标准值是 。 。 （ ） 是指输出电压下降到V （ ） （ 3）关门电平电压 VOFF——是指输出电压下降到 OH（min）时对 是指输出电压下降到 应的输入电压。 输入低电压的最大值。 应的输入电压 。 即 输入低电压的最大值 。 在产品手册中常 称为输入低电平电压， 称为输入低电平电压，用VIL（max）表示。产品规定 IL（max） 输入低电平电压 （ ）表示。产品规定V （ ） =0.8V。(0.8-1V) 。
第2章 逻辑门电路
等式两边的真值表如表1.3所示： 等式两边的真值表如表1.3所示： 1.3所示
A
0 0 1 1
B
0 1 0 1
A⋅ B
1 1 1 0
A+ B
1 1 1 0
2. 常用公式
利用上面的公理、定律、规则可以得到一些常用的公式。 利用上面的公理、定律、规则可以得到一些常用的公式。
（1）吸收律
A+A·B = A
工作原理 请自行分析
◆ 多变量的函数表达式
● ● ● ● ●
与 或 与非 或非
F=A·B·C… F=A+B+C…
F = A⋅ B ⋅C
F = A+ B +C
等等 ◆ 运算的优先级别
与或非 F = AB + CD
括号→非运算→与运算→ 括号→非运算→与运算→或运算
2.3 逻辑变量与逻辑函数
F=A+B
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为高电平；当输入端A 一定为高电平；当输入端A、 B的电平状态相同时输出L 的电平状态相同时输出L 一定为低电平。 一定为低电平。
4. 同或门
◆ 能够实现 同或” L = A ⋅ B + A ⋅ B = A⊙B “同或”逻辑关系的 电路均称为“同或门” 由非门、 电路均称为“同或门”。由非门、与门和或门组合而成的同或门 及逻辑符号如下图所示。 及逻辑符号如下图所示。
F = A ⋅ B ⋅C ⋅ D ⋅ E
1. 要保持原式中逻辑运算的优先顺序； 保持原式中逻辑运算的优先顺序； 原式中逻辑运算的优先顺序 2. 不是一个变量上的反号应保持不变，否则就要出错。 不是一个变量上的反号应保持不变，否则就要出错。 上的反号应保持不变
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
加电压的方向。
当在一个方向上有正的电压（例如 0.7V）存在时，可以允许电流流过 （如上图所示），此时该物体表现出导体的特性；而在相反的方向上施加一
定大小的电压时，该物体中不会产生电流，表现出绝缘体的特性，制作出的
器件被称为二极管。
8
第2章 集成逻辑门电路---TTL
②晶体三极管和反相器电路
●三极管：集电极（c）、基极（b）和发射极（e）。
●分类：4000系列、74C系列和硅—氧化铝系列等三大类
4000系列：
6
第2章 集成逻辑门电路---分类
74C系列：
74C（5V）：
74HC和74HCT：高速CMOS（High-speed CMOS），T表示与 TTL直接兼容。
74AC和74ACT：先进CMOS（Advanced CMOS）。
74AHC和74AHCT：先进高速CMOS（Advanced High-speedCMOS）。7 NhomakorabeaC（3V）：
74LVC：低压CMOS（Low-voltage CMOS）。
74ALVC：先进低压CMOS（Advanced Low-voltage CMOS）。
7
第2章 集成逻辑门电路---TTL
2、TTL集成逻辑门电路
①晶体二极管及其单方向导电特性
●物体划分成导体和绝缘体两大类。 ●半导体：同时具备导体和绝缘体两种特性，其特性取决于在物体两端所施
指电压传输特性上转折区中点C所对应的输入电压，可以将UT看成是输
出低电平和输出高电平的分界线。通常UT≈1.3V。
●开门电平UON
为保证输出电平达到标准低电平USL时所允许输入高电平的最低值，即只有当
UI＞UON时，输出才为低电平。通常UON=1.4V，产品规范值UON≤1.8V。
●关门电平UOFF
常见的有TTL、ECL、HTL、LST-TL、STTL等类型。 以MOS管为开关元件（单极型逻辑门电路）。
常见的有CMOS、NMOS、PMOS等类型。其中，使用最为广泛的是
TTL电路和CMOS电路。
2
第2章 集成逻辑门电路---分类
①TTL门电路
●构成：晶体管—晶体管逻辑（Transistor- Transistor Logic），由
4
第2章 集成逻辑门电路---分类
②CMOS门电路
●构成：互补型，金属—氧化物—半导体场效应管（Complementary
Metal-Oxide Semiconductor FET） ●特点：集成度高
功耗低
制作工艺简单 速度慢、抗静电能力差
主要应用于大规模集成电路中
5
第2章 集成逻辑门电路---分类
第2章 集成逻辑门电路---TTL
⑤TTL集成与非门
20
第2章 集成逻辑门电路---TTL
3、TTL三态门
构成：TTL三态门(Three-State Logic)简称TSL门，它是在普通门
的基础上，增加使能控制信号和控制电路构成的。 工作原理：当E=1时，电路的输出状态完全取决于输入变量A、B，实
10、TTL与CMOS门电路之间的接口技术
用TTL门电路驱动CMOS门电路：
TTL门电路输出高电平的标准值为2.4V，而CMOS门电路的输入高电 平一般高于3.5V，两者的逻辑电平不能兼容。通常在TTL门的输出端接一
上拉电阻，将TTL门的输出电平上拉至5V左右，如下图所示。
29
第2章 集成逻辑门电路---CMOS
10
第2章 集成逻辑门电路---TTL
TTL与非门工作原理
假设3V为高电平输入，0V为低电平输入，T1-T4，D1和D的正向导
通电压均为0.7V。 输入全为高电平3V（Ua=Ub=3V)
►加上高电平Vcc，T1（集电极），T2和T4导通，
Ub1=UD1+Ube2+Ube4=0.7+0.7+0.7=2.1V <3V ►T1截止（发射极），T2和T4导通，Uo=Uces4=0.3V ►T3和D截止，Ue2=Ube4=0.7V Uc2=Ube4+Uces2=0.7+0.3=1V
为保证输出电平达到标准高电平USH时所允许输入低电平的最大值，即只有当 UI≤UOFF时，输出才是高电平。通常UOFF≈1V，产品规范值UOFF≥0.8V。
14
第2章 集成逻辑门电路---TTL
●低电平噪声容限UNL
在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压（正向
干扰），UNL=UOFF-UIL。
输入至少有一个低电平0V
►Ub1=0.7, T2和T4截止，Uc2≈5V，T3和D导通，Uo=5-0.7-0.7=3.6V 11
第2章 集成逻辑门电路---TTL
③与非门电压传输特
12
第2章 集成逻辑门电路---TTL
④主要技术参数
●输出高电平UOH
TTL与非门的一个或几个输入端为低电平时的输出电平。对应于电压传 输特性曲线AB段（截止区）的输出电压。
现与非逻辑关系，输出高电平或低电平。
当控制端E=0时，输出端开路，电路处于高阻状态。
21
第2章 集成逻辑门电路---TTL
应用：实现数据双向传输
构成数据总线
用作多路开关
22
第2章 集成逻辑门电路---TTL
4、TTL逻辑门多余输入端的处理问题
目的：避免干扰信号
与门和与非门：将多余的输入端固定在一高电平上，例如都接到电源的 正端，如图（b）。或者与信号输入端并联在一起，如图（a）。
本章小结
1、集成逻辑门电路按其内部有源器件的不同可以分为TTL集成逻辑门和
CMOS集成逻辑门两大类。 2、TTL门电路的全称是晶体管—晶体管逻辑门电路，它由由双极型三极管构
成。TTL门电路是基本的逻辑单元，是构成TTL电路的基础。TTL的优点是工作速
度较高、抗干扰和带负载能力都较强，缺点是功耗大。 3、CMOS电路全称是金属—氧化物—半导体场效应管逻辑门电路。与TTL电 路相比，其具有制造工艺简单、功耗低、集成度高、电源适应范围宽等优点。 4、对于集成逻辑门电路，主要应掌握其功能及其外特性，应把注意力集中在输 入输出特性、带负载能力和抗干扰能力上。
工作原理： 输入高电平 > 0.7 V，三极管饱和导通，
使输出电平≈ 0 V，饱和压降Vces≈0.3v。
输入低电平 = 0 V , 三级管截止 ， 使输出电平 ≈ 5V 。
这已经构成了反相器线路，完成逻辑取反功能。
9
第2章 集成逻辑门电路---TTL
●TTL与非门（反相器电路）
TTL与非门的基本结构
双极型三极管构成。 ●特点：速度高（导电性强）
驱动能力强（容易驱动）
功耗大（易发热） 集成度低（电流型）
主要应用于中、小规模集成电路中
3
第2章 集成逻辑门电路---分类
●分类：74（商用）和 54（军用）两大系列
74系列：
74系列：标准TTL（Standard TTL）。 74H系列：高速TTL（High-speed TTL）。
当输入A、B全为低电平时，TP1和TP2均导通，TN1和TN2均截止，输
UL=≈UDD为高电平。
26
第2章 集成逻辑门电路---CMOS
8、CMOS 传输门
工作原理：
当C＝0、 C =1时，即C 端为低电平0V、 C 端为高电平VDD时，TN 和TP截止，输入端和输出端之间相当于开关断开。
当C＝1、 C =0时，即C 端为高电平VDD、 C 端为低电平0V时，TN
动同类型门的个数。
输出低电平（灌电流）时的扇出系数： NOL=IOL/IIL 输出高电平（拉电流）时的扇出系数： NOH=IOH/IIH
一般情况下，NOL≠NOH ，在工程设计中应取两者中的较小值。
16
第2章 集成逻辑门电路---TTL
●灌电流负载
输出低电平时的扇出系数NOL=IOL/IIL
17
第2章 集成逻辑门电路---TTL
第2章 集成逻辑门电路
基本要求
了解集成逻辑门电路的分类方法及不同类型逻辑门的特点。
了解TTL与非门、三态门的工作原理及其应用。 熟悉TTL与非门的传输特性和主要技术参数。
了解CMOS与非门、或非门、传输门等集成逻辑门的工作原理和使用规则。
1
第2章 集成逻辑门电路---分类
1、集成逻辑门电路的分类
以晶体管为开关元件（双极型逻辑门电路）。
●标准高电平USH=2.4V：UOH≥USH（2.4V）。
●输出低电平UOL TTL与非门的输入端全为高电平时的输出电平。对应于电压传输特性
曲线DE段（饱和区）的输出电压。
●标准低电平USL=0.4V：UOL≤ USL （0.4V）。
13
第2章 集成逻辑门电路---TTL
●阈值电压UT：又称门槛电压。
为保护输入级MOS管氧化层不被击穿，一般CMOS电路输入端都应设二极管保 护网络。 多余输入端不允许悬空，可以并联使用，或根据逻辑关系的要求把多余的输入 端接地或接高电平。
③对输出端的要求：CMOS集成电路的输出端不允许直接接VDD或VSS，否则易导
致器件损坏。一般情况下不允许输出端并联。 28
第2章 集成逻辑门电路---CMOS
当Ui=0V时，TN管截止，TP导通，UY=≈UDD，即输出为高电平，等 效电路如图（b）所示。
当Ui=UDD时，TN导通，TP截止。UY=≈0，即输出为低电平，等效
电路如图（c）所示。
25
第2章 集成逻辑门电路---CMOS
7、CMOS 与非门
工作原理：
当输入A、B中有一个或全为高电平时，TP1、TP2中有一个或全部截 止，TN1、TN2中有一个或全部导通，输出UL≈0为低电平。 出