一种新型直接抽取算法的数字下变频设计

一种新型直接抽取算法的数字下变频设计

【摘要】为了简化卫星导航接收机框架，提出一种基于数字信号抽取的下变频方法。通过分离和累计法，人们发现了一种具有高频率数字载波信号的直接下变频方法。这种方法不仅具有结构简单、速度高和计算简单的特点，还能够很好的保持导航电文和多普勒信息，但这种方法有可能会使S/N信号和接收机的灵敏度降低：分析和仿真结果显示，它对接收机的定位灵敏度没有任何的影响。

【关键词】数字下变频；抽取算法；BPSK

1.引言

卫星导航接收机通常采用超外差的体系结构，在模拟的超外差接收机前端，许多的数字下变频是通过使用混频器和本地振荡器接收IF信号。低通滤波器消除了高频率分量，然后便可以得到不同频率的下变频信号，与低IF模式和零IF 模式相比，它具有高增益、高抑制和无本地振荡泄漏的特点，但是它的结构复杂和功率损耗较高[2]。

数字接收器具有高集成度、低功耗和低成本的特点，因此，它是无线电接收器的发展趋势[3]。数字下变频方法能够通过数字调音台、CIC滤波器或者重采样方法把一个高频率信号转变成低频率信号[4-5]。在本文中，抽取算法和提取信号是为了得到BPSK调制信号的下变频，与CORDIC方法相比，数字下变频方法只需要添加点操作就可以节省许多的时间和CPU空间。在处理导航数据或CDMA数据时，除了采样IF算法外，还需要重采样和复杂的数字算法。

2.抽取算法的原理

假设在模数转换之前，信号的频率为，抽样频率是。对于BPSK调制的信号，载波频率和振幅是不变的。经过A/D转换后，信号为是一个行向量，向量的位数等于A/D转换器的位数。无相位转换的载波抽样信号有如下关系：

如果相位在周期发生转换，并且是在和周期之间发生，由于相位变化是，最后的抽样值不如前个抽样值，。如果>，在抽取的过程中相变不会发生，那么便会在下个周期发生。因此，在抽取期发生的相变将提前或推迟以适应周期的开始或结束，从而导致部分代码相位误差。

3.灵敏度和准确度的影响

抽取和量化将会造成信号信息的丢失，此量化误差是依赖于量化比特数和阀值。通过选择合适的阀值可以使量化的损失减少，通常情况下，实验中的量化是0.55dB[7]。抽取值可以改变相变的位置。如果累计的最大数目是，它可以使相位的过渡时间提前或滞后正确点的，是抽样周期。相变错误也影响相关积分结果，这会使接收器的灵敏度降低。考虑了多普勒频移，相变误差均匀分布的区域是，

该相变提前或滞后的概率是相等的，正向和负向的平均误差分别是和，最大误差是，这里的是一个PN码的宽度，这个误差是该算法的主要误差。与量化误差相比，这一误差可以通过改善算法来消除。

使用此算法，相位超前或滞后的概率是相当的就意味着对于整个积分长度的超前或滞后误差为零，所以它不能改变相关峰值的相位。如果相关峰值没有改变，定们精度也就不会降低。

4.仿真结果

通过测试实验仿真系统对抽取算法进行了仿真，该系统是利用GPS BB芯片组设计。IF信号频率是9.548MHz，抽样信号频率是38.192MHz。信号将会转变为4.092MHz，数字下变频比例为7：3。

总结2个样本，2个样本和3个样本，得到3个新的样本，因此，在一个相同的时间间隔里，样本数从7变到3，并且信号频率也变为输入信号频率的3/7。因为3个样本对应的时间间隔不相等，该差异是，以即在38.192MHz的频率下三个样本的停留时间是，这里是的制服时间，是采样间隔。因此，每个C/A码期间是7×4+（7+2）时发生的概率是1/3，码期间是7×4+（7+3）时发生的概率是2/3。前一个的误差是，后一个的误差是+。

在C/A码时期（1ms），累计误差是：

这里有38192误差是在C/A码时期（1ms）产生的，因此，最大误差约是0.3dB （1364/ 38192≈0.0357）。

分离器和抽取器体系结构如图1所示。频率是38.192MHz输入信号通过分离器被分离成四种频率。样本信号在抽取器中按照2，2，3的顺序每7个样本被累加。信号合成器将、合成为一个信号。从而完成从9.548MHz到4.092MHz的下变频。

使用我们的基带芯片设计测试系统，在Verlog代码的基础上进行信号处理。在120芯片上的输出想干积分和非想干积分如图2和图3所示。

从图2和图3可以看出，相关积分峰值和非相关积分峰值都减少（从58H 到53H），这表示接收器的灵敏度在下降。通过放个2得到的峰值位置是138（8AH）半芯片。由于峰值位置不移动，所以它不会对范围产生影响。所以，接收器的定位精准度没有改变，另一方面，相关输出（噪声）旁边的峰值相比数字混合算法有所下降。如果我们设定一个相对较低的门槛，在抽取下变频算法对检测频率和虚警概率有轻微影响。

5.结论

通过使用抽取算法对卫星导航系统进行下变频，简化构建的信号处理电路，

从而使信号的处理速度得到提升，因此，它可以引导一个低成本的芯片组设计。这种方法的价格是降低接收器的灵敏度，但随着对该方法的改进，这样问题会逐渐得到解决。

参考文献

[1]任全会，于彦峰.基于CORDIC算法数字下变频的FPGA实现[J].电测与仪表，2013，50（565）：117-120.

[2]何勤，伍小保.雷达信号参数测量实时处理软件设计.现代电子技术.2013，36（1）：29-32.

[3]陈斌，杜仲，周世君等.一种基于FPGA的数字下变频算法设计.电视技术.2011，35（13）：22-24.

[4]苗鹏豪，杨超，李征.软件无线电中数字下变频实现方法.数字通信.2010（1）：74-76.

[5]王平，李建海，刘保华等.数字下变频的设计及其在FPGA中的实现.2010（1）：55-57.

[6]Shahriar Emami.New methods for cmputing interpolation and decimation using polyphase decomposition.IEEE transitions on education.1999，42（4）：311-314.

[7]Hidio Murakami.Real valued decimation-in-time and decimation-in frequency algorithms.IEEE transitions on circuits and systems.1994，41（12）：808-816.