一种新型直接抽取算法的数字下变频设计
基于FPGA的高效数字下变频设计
采样 样 本 ， Ｃ Ｎ Ｏ就 增 加 一 个 ２ｔ ｒ×．
相 位 增
量， 然后 以 ∑２ｔ ｏ 相位 累 加 角度 作 为地 址 ， ｒ× 饥
Hale Waihona Puke 平 台上 ， 通过 安装 不 同 的软 件来 完成 各 种 通 信 功
能， 其结 构 的基本 特 征 之 一 就是 使数 模 变 换 尽 量
Ｄｅ ｉ ｎ ｏ ｇ ・ ｆ ｃｅ ｃ ｇ ｔ ｌＤｏ ｓｇ ｆ Ｈｉ ｈ－ ｉ ｉｎ ｙ Ｄｉ ｉａ ｗｎ－ ｎ ｅ ｓｏ ｓ ｄ ｏ Ｅｆ － Ｃｏ ｖ ｒ ｉ ｎ Ｂａ ｅ ｎ ＦＰＧＡ Ｌ ｉ ， Ｕ Ｑｎ ＷＡ Ｇ Ｇ ｎ ， Ａ ａ ｇｊ ｇ ｇ Ｎ ａ ｇ Ｈ Ｎ Ｆ ｎ— ｎ ｉ
器、 数字 本振 、 取 和 低 通 滤 波器 组 。数 字 本 振 、 抽 数 字 混 频 可 由采 用 Ｃ Ｒ Ｉ Ｏ Ｄ Ｃ算 法 的数 控 振 荡 器
基 于 Ｆ Ｇ 的高效 数 字 下变 频 设 计 ＰＡ
卢 卿， 王 钢 ， 方 景 韩
（ 防 科 技 大 学 电 子 科 学 与 工 程 学 院 ， 沙 ４０７ ） 国 长 １０ ３
摘 要 ： 绍 了 一 种 高 效 数 字 下 变 频 的 实现 方 法 ， 点 介 绍 采 用 坐 标 转 换 数 字 计 算 机 （ Ｏ Ｄ Ｃ 介 重 Ｃ Ｒ Ｉ） 在 实 现 Ｎ Ｏ 的 同 时 也 完 成 了混 频 器 功 能 。 改 进 了 滤 波 器 组 结 构 ， 减 少 资 源 消 耗 的 同 时 ， Ｃ 在 实
电 子 信 息对 抗技 术 ・ ２ 第 ５卷
卢
卿， 王
钢 ， 方 景 韩
２１ ００年 ５ 第 ３期 月
基于 ＦＧ Ｐ Ａ的 高 效 数 字 下 变 频 设 计
基于System Generator的数字下变频设计
基于System Generator 的数字下变频设计陈蕾，姚远程（西南科技大学信息工程学院，四川绵阳621010）摘要：Xilinx 公司推出的DSP 设计开发工具System Generator 是在Matlab 环境中进行建模，是DSP 高层系统设计与Xilinx FPGA 之间实现的“桥梁”。
在分析了FPGA 传统级设计方法的基础上，提出了基于System Generator 的系统级设计新方法，并应用新方法设计验证了一套数字下变频系统，通过仿真和实验结果验证了该方法的有效性和准确性。
关键词：数字下变频；多级抽取滤波；System Generator ；FPGA 中图分类号：TN911.72文献标识码：A文章编号：1674－6236（2012）24-0074-05Design of digital down -conversion based on the System GeneratorCHEN Lei ，YAO Yuan -cheng（School of Information Engineering ，Southwest University of Science and Technology ，Mianyang 621010，China ）Abstract:The System Generator for DSP ，developed by Xilinx company ，is a design development tool under the Matlab modeling environment.And it is the bridge between DSP high_level system design and Xilinx FPGA.Through the System Generator for DSP ，the DSP designers do not need to master VHDL hardware description language .With the analysis of the traditional FPGA design methods ，this paper proposed a system design method based on the System Generator tools ，Using System Generator ，the paper implements the digital down convert system ，and the simulation results indicates that the System Generator has a significant advantage in FPGA design.Key words:digital down conversion ；multistage extraction filtering ；System Generator ；FPGA收稿日期：2012-08-16稿件编号：201208070作者简介：陈蕾（1987—），女，四川绵阳人，硕士研究生。
数字接收机中基于TMS320C6416的数字下变频技术
数字接收机中基于TMS320C6416的数字下变频技术摘要: 数字下变频数字下变频是中频数字接收机数字接收机的关键技术之一，适用于高采样率、大带宽场合的数字下变频器下变频器，可由多DSP处理机来实现。
通过实验证明这种下变频器可以满足某雷达对抗侦察数字接收机实时数字下变频的需要。
关键词: 数字接收机数字下变频 DSP中频数字接收机常通过数字下变频技术降低采样数据率，减轻后续信号处理的压力。
数字下变频器有多种芯片可供选择，如Harris公司和Gray-Chip公司的产品。
然而这些器件无法满足雷达对抗侦察数字接收机高采样频率采样频率、大带宽的需要，必须针对这一特点研制基于多DSP的数字下变频器。
本文以某雷达对抗侦察数字接收机为例，介绍一种基于TI 公司的DSP TMS320C6416的数字下变频器。
1 数字下变频的基本原理数字下变频的基本原理见图1。
经A/D变换后的中频信号通过两个乘法器构成混频器，产生I、Q两路信号再通过低通滤波、抽取输出降低了采样频率的基带信号。
以某种数字接收机为例，其中频频率fc=200MHz，中频带宽B=20MHz，中频采样频率fs=500MHz，下变频时可以直接将中频频率变到0，也就是令图1中的f0=fc，此时位于中频带宽内对称于中频频率的信号频谱分量将发生混叠。
为避免这种现象可将中频下变频到一个较低的频率而不是0，设f0=190MHz，则下变频后的信号位于0～20MHz，通过低通滤波10倍抽取，相当于对变频后的信号以50MHz的采样频率采样。
利用DSP实现数字下变频的第一步是选择能满足上述数据处理要求的DSP。
对于混频运算，由于采样频率为500MHz，为实现实时处理则要求DSP至少具有500MIPS的处理能力处理能力，同时考虑到后续滤波抽取运算的需要，选用TI公司的高性能DSP芯片TMS320C6416。
2 TMS320C6416芯片的性能特点TMS320C6416是TI公司最新推出的高性能定点DSP，其时钟频率可达600MHz，最高处理能力为4800 MIPS，软件与C62X完全兼容，采用先进的甚长指令结构(VLIW)的DSP内核有6个ALU(32/40bit)，每个时钟周期可以执行8条指令，所有指令都可以条件执行。
数字下变频的抽取滤波器组的ASIC设计
谢谢观看
2、可扩展性：数字下变频技术可以通过软件编程实现不同的频率转换，便于 系统的升级和扩展。
3、低功耗：数字下变频技术使用数字电路实现，相对于模拟电路，具有较低 的功耗。
4、高可靠性：数字下变频技术具有较高的稳定性和可靠性，不受环境因素的 影响。
参考内容
引言
数字下变频（DDC）和匹配滤波器是数字信号处理领域的两个重要概念。数字 下变频是将高频信号转换为低频信号的过程，而匹配滤波器则是一种用于信号 检测和识别的滤波器。本次演示旨在探讨基于FPGA的数字下变频及匹配滤波器 的研究，旨在实现高效、实时的信号处理，提高系统性能。
数字滤波器的基本概念
数字滤波器是一种通过数字计算方法对输入信号进行滤波处理的装置。与模拟 滤波器不同，数字滤波器具有更高的稳定性和精度，可以实现对输入信号的任 意处理，并且不会受到环境温度和噪声的干扰。数字滤波器可以根据不同的应 用场景进行分类，如低通滤波器、高通滤波器、带通滤波器和陷波滤波器等。
匹配滤波器
匹配滤波器是一种特殊的滤波器，其作用是最大化输出信号的信噪比。匹配滤 波器的输出与输入信号具有相同的幅度和相位响应，因此它可以有效地提高信 号的能量，降低噪声的干扰。在实际应用中，匹配滤波器的设计通常采用恒定 幅度和恒定相位响应的滤波器，其实现方法包括时域和频域两种方法。在数字 下变频中，匹配滤波器可以有效地提高信号的质量和分辨率。
结论
本次演示对数字滤波器的设计技术进行了详细的介绍，包括其基本概念、分类、 设计原理以及多种设计方法。通过这些内容的介绍，可以了解到数字滤波器设 计技术在信号处理领域中的重要性和广泛应用。随着科技的不断发展和进步， 相信数字滤波器的未来发展将会更加广阔，其在新型滤波器、高速滤波器和多 维滤波器等方面的研究与应用将会得到更深入的拓展。
数字下变频 正交度
数字下变频正交度
数字下变频中的正交度是指通过数字混频技术，将输入信号与本振信号混合，得到两路正交信号，分别称为同相（I）信号和正交（Q）信号。
数字下变频的正交度越高，信号的质量越好，抗干扰能力越强。
数字下变频的正交度主要受混频算法和滤波器设计的影响。
传统的数字下变频算法通常采用直接混频的方式，将输入信号与本振信号直接混合，然后通过滤波器滤波得到IQ两路信号。
这种方法的优点是实现简单，但运算量较大，对运算资源要求较高。
为了降低运算量，可以采用多相滤波的方式进行改善。
多相滤波本质上是采用抽取的方式，利用多个低阶FIR滤波器来代替一个高阶FIR滤波器，从而达到降低运算量的效果。
数字下变频技术在通信、雷达、电子对抗等领域中得到了广泛应用。
提高数字下变频的正交度对于提高系统的性能和可靠性具有重要意义。
高效数字下变频算法的设计
第30卷 第5期2007年10月电子器件Ch inese Jou r nal Of Elect ro n DevicesVol.30 No.5Oct.2007Design of Eff icient Digital Dow n 2Conver t ing A lgor ithmZ H U Yon g ,FA N G S hen g 2li(Ni ngbo Insti t ute of Technol ogy ,Zhej i ang Uni versit y ,Ni ngbo Zhej i ang 315100,Chi na)Abstract :Di gi tal D own 2Conversion(DDC)i s an algori t hm ,used t o lower t he amount of sampl es per second and t ransfer frequency.It ’s a important part of soft wa re 2radio t echnology.DDC al gorit hm is mai nly consi st of decimator a nd FIR.According to t he freque ncy t ra nsf er cha racteri stic of DDC ,Cosi ne fil ter is fi rst ly fo unded w hi ch suit s for t he request of DDC.By t he met hod of sharpening ,t he limit ation of Cosi ne fi lte r is re moved.The comparison bet ween t he f requency re spo nse before a nd aft er sharpened shows new DDC al 2gori t hm is effici ent.K ey w or ds :di gi tal down 2co nverti ng ;cosine filt er ;decrea se of passband;sharpe ni ng EEACC :7220高效数字下变频算法的设计朱 勇,范胜利(浙江大学宁波理工学院,浙江宁波315100)收稿日期62826作者简介朱 勇(82),男,教师,助教,硕士研究生,主要研究方向为软件无线电,@;范胜利(2),男,教师,助教,硕士研究生,主要研究方向信号采集摘 要:数字下变频作为一种用于频谱搬移以及降低采样速率的方法,是软件无线电技术的重要组成部分.数字下变频算法主要由抽取滤波器以及F IR 滤波器构成.根据下变频频谱变换的特点,首先找到一种符合下变频变换要求的余弦滤波器,根据其存在的不足,通过锐化的方法加以改进.经过分析比较,证明作者所提出的下变频算法是高效可行的.关键词:数字下变频;余弦滤波器;通带衰减;锐化中图分类号:TN 773 文献标识码:A 文章编号:100529490(2007)0521681203 软件无线电是继模拟无线电通信技术、数字无线电通信技术之后的新一代(第三代)无线电通信技术,是计算机技术、微电子技术和通信技术相结合的产物.因此,被认为是通信设备领域的一次大变革.软件无线电的核心是将宽带A/D ,D/A 尽可能靠近天线,用软件实现尽可能多的无线电功能.由此带来的问题是数字信号处理器(DSP )很难实时处理如此高速的数据流,数字下变频技术就显得至关重要[122].数字下变频的基本功能是从输入的宽带高速数据流的数字信号中提取所需的窄带信号,将其下变频为数字基带信号,并转换成较低的数据流.数字下变频经两个相乘器所构成的混频器将输入来的数字信号和混频器产生的正交正弦信号相乘,相乘结果为I 、Q 两路信号;再分别经过抽取滤波器和有限长冲激响应滤波器(F IR)的处理,由这两个滤波器构成的复合滤波器的功能是低通滤波和抽取,其输出是数据流量明显降低了的数字基带信号,再经过格式转换完成输出数据的格式调整,如串行/并行、定点/浮点、实型复数型等格式调整.直接与数字接收、数字解调相结合数字下变频实现中最主要的算法是对有用信号载频的分析、捕获和跟踪[3].图1 简化的数字下变频结构框图:20002:197sin ba nit.n 1979.从结构框图可以看到在整个下变频体系中,抽取滤波器与抽取的工作至关重要,尤其是抽取滤波器的幅频特性决定了抽取后有用信号的完整性,直接影响到误码率的高低,因此设计性能优异的抽取滤波器是下变频技术的主要目标.同时下变频过程中,高抽取率滤波抽取完成大部分的抽取工作,承担了主要的下变频任务,尽量提高其性能是下变频研究的重点.而低抽取率滤波抽取一般采用高性能的半带(HB )滤波抽取,变通改进的余地很小,可以不予考虑.因此本文针对高抽取率滤波器提出了一种高效的下变频算法.在比较多的情况下,级联积分梳状(CIC )滤波器[425]作为一种简单有效的高抽取率滤波器,大量应用于下变频的工作.本文在分析数字下变频的基本模式的基础上,根据CIC 滤波器的特点,找到了一种与其幅频特性相近的抽取滤波器算法,并且针对该算法存在的不足,提出了一种高效率的软件数字下变频的算法和相应的算法分析.1 下变频算法原理与分析针对CIC 滤波器的特点,文献[6]提出的余弦滤波器具有相近的频率特性,以及比较简单的算法复杂度,无疑值得关注.首先考虑如下两个F IR 滤波器H 1(e j ω)和H 2(e j ω),它们的频率响应分别为H 1(e j ω)=0.5e-j2ωNcos (N ω)(1)H 2(e j ω)=0.5e -j2ωNcos 2(N ω)(2)其中:N 是一个正整数.把H 1(e j ω)和H 2(e j ω)相加就得到了一个相位线性、幅频特性呈现振荡的滤波器,N 可用来确定该滤波器的零点出现在ωN整数倍的频率点上.综合起来得到的系统响应为H (z N)=0.125(1+z-2N)(1+z -N)2(3)因此频率响应可以写作H (e j ωN)=0.5e-j2ωN(cos (N ω)+cos 2(N ω))(4)该滤波器频率响应存在高频部分衰减少的不足,通过级联可以加以改进.比如,为了得到抽取率为32的抽取滤波器,需要把N =1,2,3,4的H (e j ωN )串联起来,如图2所示.因此最终得到的余弦滤波器系统响应和幅频特性分别为H cos (z )=∏KN =1H (z N)(5)H cos (e j ω)=∏K N =H (ej ωN)(6)从图可知,余弦滤波器拥有与I 滤波器几乎相同的通带特性,并且具有更高的阻带衰减,更加图2 抽取率为32的CIC 滤波器与余弦滤波器幅频特性的比较优异的幅频特性使得余弦滤波器完全可以用作替代CIC 滤波器来实现下变频的功能.不过与CIC 滤波器相同,余弦滤波器同样具有很宽的过渡带,而有用的通带只占很小的一部分.为了提取这小部分的通带以及清除比较宽的过渡带中的无用信号,在余弦滤波器后面跟随的是半带(HB )滤波器.一般情况下级联的HB 滤波器总的抽取倍数M 小于等于16,也就是跟随0～4个半带(HB)滤波器,这样在余弦滤波器抽取倍数为D 、HB 滤波器抽取倍数为M 的情况下,总的抽取倍数为D ×M ,可以确定有用信号的边界频率ωC =πD M以及最坏情况下混叠频率ωA =2πM-πD M.信号通过抽取滤波器后,要确保0～ωC 范围内的信号不发生显著的畸变,保持有用信号的完整性,而在ωA 处产生极大的衰减,尽量避免混叠的干扰.仅仅使用余弦滤波器来实现抽取滤波必定会造成低抽取率滤波器抽取倍数的增加而引起算法实现的运算量的增加或者是通带内有用信号的畸变,这些影响无疑不利于信号的解调,必须采取有效的方法加以改进.Kai ser 和Ha mmi ng[728]提出的针对滤波器的尖锐化方法可有效减少F IR 滤波器的通带衰减以及过渡带带宽.该方法把通带的补偿与通带的衰减紧密联系起来,得到补偿与衰减成正比的结果.该方法可应用到改善余弦抽取滤波器幅频特性中,在最简单的情况下,改进型滤波器由分别加权的三阶和二阶余弦滤波器组合而成,其系统响应为.H sh (z)=[3-2H cos (z)]H 2co s (z)(7)经过级联后滤波器的幅频响应为|H sh (e jω)|=|3[H cos (e j ω)]2L-2[H cos (e jω)]3L|(8)这里的L 为级联阶数.图3为改进前后余弦波器幅频特性的比较显而易见,锐化后的滤波器通带内衰减更少,过渡带更加陡峭,同时减少了通带内有用信号的畸变以及混2861电 子 器 件第30卷12C C .叠的影响,更加有利于保证抽取后信号的完整性.而且该滤波器由于是对余弦滤波器的线性组合,其相频特性也是线性的.图3 改进前后余弦波器幅频特性的比较接下来假定这个下变频过程总的抽取倍数为128,高抽取率滤波器抽取倍数D =32,低抽取率滤波器抽取倍数M =4,有用信号边界频率ωC =0.0078π,最坏情况下混叠频率ωA =0.0547π.从图4(b )可以看到在处余弦滤波器存在1.2dB 的衰减,也就是出现了将近25%的畸变,而锐化后的余弦滤波器仅仅出现0.1dB 的衰减,因为滤波而造成的影响只有3%.而在图4(c)处两种滤波器都有70dB 以上的衰减,并且锐化后的滤波器衰减得更多.在要求抽取后信号保持几乎不失真的前提下,锐化后的余弦滤波器能够获得大得多的抽取倍数,这样可以大大降低半带滤波器的工作量,从总体上有效减少了实现下变频算法所需的算术单元.(a )改进前后的幅频特性()通带幅频特性 ()截止频率处幅频特性图 改进前后幅频特性的比较假设一个频率为50Hz 的正弦信号,其采样率为3.2ksample/s ,采用改进后的余弦滤波器进行8倍抽取滤波,抽取前后的频谱变化如图5所示,可以看到抽取后信号的采样率降低为原来的1/8,可见上述抽取滤波器是可靠的.(a)滤波、抽取前 (b)滤波、抽取后图5 滤波、抽取前后频谱的比较2 结论余弦滤波器近似于级联积分梳状(C IC )滤波器的幅频特性使得其能够代替后者成为下变频中的高抽取率滤波器,虽然与CIC 滤波器一样存在有用信号衰减快、过渡带过宽的不足,不过通过锐化技术改进后的余弦滤波器明显弥补了这些不足,更加平坦的通带以及更为陡峭的过渡带保证该滤波器能够获得更高的抽取倍数,并因此而降低了高运算量的半带滤波器的级联阶数.该算法的提出对于丰富下变频技术,开展进一步的研究具有现实意义.参考文献:[1] J oe M.The Soft ware Radio Archit ect ure[J ].IEEE C o mmu.Magazi ne ,33(5):26238,1995.[2] 杨小牛,楼才义等.软件无线电原理与应用[M ].电子工业出版社,2001.[3] H SP50214B Dat a Sheet [S],Fil e Number 4450.3,Int ersil ,May 2000.[4] Ho genauer E B.An Eco nom ical Class of Digit al Filt ers fo r Decima 2t ion and Interpolat ion[J ],IEEE Transactions o n Acous t ics ,Speech and S ignal processing ,ASSP ,1981,29(2):1552162.[5] 李玉柏,彭启琮.软件数字下变频的实现与算法分析[J ].通信学报,2000,21(10):44249.[6] Lian Yand Lim Y C.New Prefil ter Struct ure for Designi ng FIR fil 2t ers [J ].Electronic let t ers ,May 1993,29(11):103421035.[7] K ai s er J F and Hamming R W.Sharpening t he Res ponse of a S ym 2m et ric Nonrecursive F il ter [J ],IEEE T rans actions on Acoustics ,S peech ,and Signal Process i ng ,ASSP ,1977,25:4152422.[8] Dol ecek G J ovanovi c and mit ra S K.Efficient C om b Ro tat edSinc (RS )Deci m at or wi t h Sharped Mag ni tu de Respo nse[C ]//IEE E Internatio n Mi dwest Symp.o n C i rcuit s an d Sy s t ems ,Hi 2,,II 22II 2,y ,3861第5期朱 勇,范胜利:高效数字下变频算法的设计b c 4ro shima J ap an P roc.Pp.117119J ul 2004.。
基于FPGA的DDC(数字下变频)设计与实现
在早期的雷达收发系统中，都是采用模拟器件来实现各个功能模块，设计过程中经常会出现温度漂移、增益变化等问题.相对于模拟电路来说，数字电路具有可自检、可编程等优点,上面所述的系统很多部分都已经逐步数字化.在数字化进程中,数字信号处理技术的应用也受到了雷达系统研究工作者的重视,成为相关积累(如FFT、数字滤波、脉冲压缩等）、非相关积累（视频积累）、目标检测以及图像处理等功能的技术保证。随着数字信号处理理论的不断成熟和完善，微电子技术的飞速发展，雷达技术和其它的电子信息化技术的发展，尤其是软件无线电技术的兴起，更加方便了雷达数字化系统的实现。在这样的发展趋势下，除了微波发射和射频部分，整个雷达系统将全部由数字电路实现，在数字信号处理的优势能得到全面的发挥的同时，还使具有体制标准化、系统数字化，功能模块化，低功耗，高度开放性以及灵活性等性能,这将成为了现代雷达系统的关键技术和发展趋势［]。在现今的高科技发展的时代,人们纷纷打起的信息战和电子战,雷达系统在其中扮演的角色尤为重要。为了能更好的适应现代战争的需求，对现今的雷达系统也提出抗干扰、反隐形，具有高分辨力以及强大的自我生存等能力，高要求的提出，使得雷达信号处理技术的研究也得到了快速的进步.目前雷达信号处理正在由视频处理阶段向中频处理阶段迈进,目的就是实现雷达中频以下的处理全部数字化，研究热点.
微系统设计、测试与控制
课程大作业之
基于FPGA的DDC(数字下变频）的设计与仿真
软件数字下变频的实现与算法分析
技术报告软件数字下变频的实现与算法分析李玉柏,彭启琮(电子科技大学通信与信息工程学院,四川成都 610054)摘 要:数字下变频(DDC)技术将宽带大数据流信号变成窄带低数据流信号,以便DSP 实时处理。
本文在分析数字下变频的基本模型基础上,提出了软件数字下变频的一种实现方案,给出了相应的算法和算法分析,以及在数字接收机中的应用。
软件数字下变频比常规DDC 专用芯片有更大的灵活性、适应性和更高的处理中频。
关键词:数字下变频;软件无线电;实时处理;载波恢复中图分类号:TM9191 文献标识码:B 文章编号:1000-436X(2000)10-0044-06Software implementation and algorithm analysis of DDCLI Yu -bai,PENG Q-i cong(Ins titute of Comm 1&info 1Eng 1,UESTC,Chengdu 610054,China)Abstract :Wide band high bi -t rate digital signal can be transformed to narrow band low bi-t rate digi tal signalwi th DDC technology,so can be processed by DSP i n rea-l ti me 1After analysing the model of DDC technology,asoftware implementation methods of DDC,which have more efficiency,more flexibili ty and adaptabili ty than nor -mal DDC ASIC,are presented 1Key words :DDC;sof-t radio;rea-l ti me processing;carrier recovery1 引言软件无线电的基本思想是将宽带A P D 变换尽可能地靠近射频天线[1](即尽可能早地将接收到的模拟信号数字化),尽量通过软件来实现电台的各种功能。
数字下变频基于FPGA的软件设计与实现
数字下变频基于FPGA的软件设计与实现【摘要】雷达的数字下变频功能主要是将天线接收到的中频回波信号通过A/D变换后，进行数字下变频处理，转为两路I/Q基带数据。
本文主要设计了一种基于FPGA的数字下变频方法，通过对数字控制振荡器（NCO）及低通滤波器（FIR）的设计及实现，完成了对于不同频率本振信号的数字下变频处理。
结果表明，基于该方案设计的数字下变频功能已在实际系统中得到应用。
【关键词】数字下变频（DDC）；FPGA；数字滤波器【Abstract】The function of DDC is mainly to convert the signal received after A/D conversion by the antenna to Digital Down Convert（DDC），finally into two I/Q baseband data. This paper mainly design a method about Digital Down Conversion based on FPGA，by designing the numerically controlled oscillator （NCO）and a low-pass filter （FIR），to convert different frequency signal with DDC. The results showed that the conversion function has been used in the actual system.【Key words】DDC（Digital Down Convert）；FPGA；FIR Filter0 引言软件无线电是现今无线通信系统的关键技术，其核心思想是让数字化处理功能尽量的靠近天线，从而将更多的处理通过数字的方式完成。
[1]而数字下变频是软件无线电的关键部分，主要完成对信号的AD变换、混频、滤波以及抽取等工作，包括数字混频模块和抽取滤波模块。
一种新的高效数字下变频方法及其FPGA实现
并进行 了硬件 Ｆ Ｇ Ｐ Ａ实现的资源分析和对比。
频到基带信号时必须生成 ＩＱ两路 正交信号 ， ／ 以保持 信号 的幅度 和相 位 信息 。在数 字化 雷 达 接 收 机 中 ， 采 样是 在 中频进 行 ， 频 和 滤波 的实 现 均 采用 数 字 信 号 混 处理 技 术 。 中 频 直 接 数 字 化 接 收 机 虽 然 提 高 了 对
关 键词 ： 雷达 ； 号 处理 ； Ｄ Ｆ Ｇ 信 Ｄ Ｃ；Ｐ Ａ
中图分 类号 ： Ｎ ｌ ． 文献 标识 码 ： 文章 编 号 ：０ ９— ４ １ ２ ０ ）２— ０ ３— ４ Ｔ ９ １７ Ａ １０ ０ ０ （０ ６ ０ ０ ３ ０
Ａ ｅ ｍｅ ｈ ｄ ｏ ｋ ｎ ｉｈ－ｆ ｃ ｅ ｃ ｉ ｉ ｌｄ ｗｎ－ｏ ｖ ｒ ｉｎ ｎ ｗ ｔ ｏ ｆｍａ ｉ ｇ ｈ ｇ － ｆ ｉ ｎ ｙ ｄ ｇ ｔ ｏ － ｎ ｅ ｓｏ ｅ ｉ ａ ｃ
２ １ 典型 的数 字下 变频 ．
宽一般 属于 过采样 ， 而很 高 的过 采样 速率 对 后 端 的 信 号处 理是不 必要 的。 因此 ， 低通 滤 波 之后 一 般 要 进 在 行 信 号抽取 ， 实现数 字下 变频 。 国 内外 对 Ｄ Ｃ结 构 即 Ｄ 进 行 了很多 探讨 ， 中探 讨 的主 要 方 向 集 中于 高 效 抽 其
ａ ｄ ｔ ｅ ｉ ｌ ｍｅ ｔ ｔ ｎ ｔ ｒ ｕ ｈ Ｆ ＧＡ ｎ ｈ ｍｐ ｅ ｎ ａ ｉ ｈ ｏ ｇ Ｐ ｏ Ｓ Ｎ ｕ， ＨＥ ｉｎ ｕ Ｏ ＧＨ Ｃ Ｎ Ｊ － ｎ ａ ｊ
（ ａｊ ｇＭａｉ ａ ａ ｓｔｔ， ａｆ ｇ２ ０ ０ ， ｈｎ Ｎ ｎｉ ｒ ｅＲ ｄ ｒ ｎｔｕ Ｎ ｎ ｎ １０ ３ Ｃ ｉ ｎ ｎ Ｉ ｉｅ ｉ ａ）
基于数字下变频的低通滤波器设计
基于数字下变频的低通滤波器设计基于数字信号处理的低通滤波器设计低通滤波器是一种常见的数字信号处理技术，用于滤除高频噪声或限制信号的频率范围。
它可以帮助我们获取干净的信号，并提高信号的质量和可靠性。
基于数字信号处理的低通滤波器设计可以通过数字下变频的方式实现。
数字下变频是指将信号的采样频率降低到所需范围内，以滤除高频成分。
下面我们将详细介绍基于数字信号处理的低通滤波器设计的原理和实现步骤。
我们需要明确设计低通滤波器的频率响应要求。
根据实际应用需求，我们可以选择不同的截止频率和滤波器类型。
常见的滤波器类型有巴特沃斯滤波器、切比雪夫滤波器和椭圆滤波器等。
接下来，我们需要进行滤波器的设计。
设计低通滤波器的一种常用方法是将模拟滤波器转换为数字滤波器。
这可以通过脉冲响应不变法或双线性变换法来实现。
脉冲响应不变法是指通过将模拟滤波器的脉冲响应和数字滤波器的脉冲响应进行匹配来实现滤波器的设计。
双线性变换法则是通过将模拟滤波器的频率响应和数字滤波器的频率响应进行匹配来实现滤波器的设计。
在设计过程中，我们还需要确定滤波器的阶数。
阶数越高，滤波器的陡峭度和滤波器的性能也会相应提高。
但是阶数过高也会导致计算复杂度的增加。
设计完成后，我们需要将滤波器的参数转化为差分方程的形式。
通过差分方程，我们可以实现滤波器的数字实现。
差分方程可以通过滤波器的传输函数进行转换。
在实际实现中，我们可以使用MATLAB等数字信号处理工具进行滤波器的设计和仿真。
通过调整滤波器的参数和结构，我们可以实现不同频率响应和滤波器性能的要求。
我们需要对设计的滤波器进行验证和评估。
通过输入测试信号并进行滤波处理，我们可以观察滤波器的输出结果，并对滤波器的性能进行评估。
常见的评估指标包括滤波器的幅频响应、相频响应、群延迟和滤波器的稳定性等。
基于数字信号处理的低通滤波器设计是一项重要的技术，它在实际应用中具有广泛的应用前景。
通过合理设计和实现，我们可以滤除噪声和提高信号质量，从而提高系统的性能和可靠性。
数字下变频
Your company slogan
原理和结构
原理：数字下变频器(DDC)是接收机A／D变换后，首先要完成 数字下变频器(DDC)是接收机 是接收机A 变换后，
的处理工作，一般的DDC由本地振荡器(NCO)、混频器、 由本地振荡器(NCO)、混频器、 的处理工作，一般的DDC由本地振荡器 低通滤波器和抽取器组成.主要作用： 低通滤波器和抽取器组成.主要作用：其一是把中频信号 变为零中频信号；其二是降低采样率。从频谱上看， 变为零中频信号；其二是降低采样率。从频谱上看，数字 下变频将A/D采样后信号从中频变换到基带 采样后信号从中频变换到基带。 下变频将A/D采样后信号从中频变换到基带。这样的处 理由两步完成：首先是将输入信号与正交载波相乘， 理由两步完成：首先是将输入信号与正交载波相乘，然后 进行数字滤波滤除不需要的频率分量。NCO，混频器， 进行数字滤波滤除不需要的频率分量。NCO，混频器， 数字滤波器速率要等于采样率，采样率低于600MHz， 数字滤波器速率要等于采样率，采样率低于600MHz， 很难实时的在FPGA中进行处理 很难实时的在FPGA中进行处理
总结：离散信号的精确性与寄存器长度相关，寄存器长度越长，精确 总结：离散信号的精确性与寄存器长度相关，寄存器长度越长， 度越高，硬件实现却越复杂。多路相位合成滤波器在DDC并行 度越高，硬件实现却越复杂。多路相位合成滤波器在DDC并行 处理过程中不会产生其他噪声， 处理过程中不会产生其他噪声，因此在并行处理过程中信噪比 的分析等同于传统的DDC结构 结构。 的分析等同于传统的DDC结构。
FIR滤波器 FIR滤波器: 滤波器:
Your company slogan
论文主体
1.并行处理结构： 并行处理结构： 抽取滤波器模块通过多相滤波器结构降低采样率和实现低通滤波。 抽取滤波器模块通过多相滤波器结构降低采样率和实现低通滤波。
基于FPGA的DDC(数字下变频)设计与实现
基于FPGA的DDC(数字下变频)设计与实现微系统设计、测试与控制课程大作业之基于FPGA的DDC（数字下变频）的设计与仿真摘要 (1)ABSTRACT (2)第一章绪论 (3)1.1 数字下变频（DDC）研究背景 (3)1.2 DDC概述 (4)1.3 本文研究内容和结构安排 (5)第二章数字下变频（DDC）基础理论 (7)2.1 数字下变频器 (7)2.1.1 数字变频的基本原理与结构 (7)2.1.2影响数字变频器性能的主要因素72.2 数字信号采样理论 (8)2.2.1低通信号采样理论 (8)2.2.2 带通信号采样理论 (9)2.3 数字正交检波 (10)2.3.1 低通滤波法 (10)2.3.2 多相滤波结构变换法 (11)2.4 多抽样率数字信号处理理论 (13)2.4.1 整数倍抽取和内插 (13)2.4.2 多抽样率系统的恒等变换 (16)2.4.3 多相滤波结构 (17)2.5 相关算法介绍 (19)2.5.1 CORDIC算法 (19)2.5.2 FIR滤波器 (21)2.6 本章小结 (22)第三章数字下变频（DDC）各模块设计 (23)3.1 数字下变频的基本实现方案 (23)3.2 基于DDS的数控振荡器的设计 (23)3.2.1 混频器模块设计 (23)3.2.2 DDS的特点 (25)3.3抽取滤波 (27)3.4 本章小结 (29)第四章数字下变频器设计验证和逻辑综合 (30)4.1基于DDS的数控振荡器的仿真和验证304.2 FIR滤波器的仿真和验证 (32)4.3 抽取模块仿真验证 (33)4.4 DDC整体的仿真和验证 (33)4.4.1 MATLAB与modelsim仿真 (34)4.4.2 FPGA综合报告 (35)4.5 本章小结 (36)第五章总结与展望 (37)参考文献 (39)摘要数字下变频(Digital Down Convert—DDC)是将中频信号下变频至零频，且使信号速率降至适宜通用DSP器件处理速率的技术。
通信应用中的数字上变频和下变频
通信应用中的数字上变频和下变频数字上变频器(DUC)和数字下变频器(DDC)不仅仅是通信应用(如软件无线电)中的关键，而且在需要窄带信号高速流的应用中也是重要的。
另外，DDC结构容易控制所有取样速率下的混淆防止分样。
做为1个例子，让我们看看数字记录5MHz带宽(中心在50MHz)信号的问题。
此信号可以是来自RF-IF模拟下变频器的信号或者是直接从天线接收的信号。
为了满足尼奎斯特准则，我们需要以105ms/s取样率取样此信号。
然而，为了合理地捕获此信号，应该在较高的取样率(至少200ms/s)取样此信号。
假设ADC为16位，在该速率下被取样的信号会产生400MB/s数据。
也许更难办的是以这样高速率采集和存储数据缺乏商业可用的方案。
大多数可用的PC基数字器仅能在大约几分之几秒内存储此数据。
数字下变频DDC在持续时间期间可以数字记录RF信号。
在此实例中，我们仅需要记录5MHz信号(中心频率50MHz)，而不是ADC的整个尼奎斯特带宽。
DDC允许除去其余数据，并降低数据率。
在现场可编程门阵列(FPGA)中实现时，简单的数字下变频分为3个性质不同的步：频率变换、滤波和分样(图1)。
频率变换和滤波第1步是频率变换。
5MHz频带需要降低变换到基带，靠乘或与载频(fc)正弦信号混频实现这种变换。
用数字控制振荡器(NCO)数字产生正弦波。
NCO通常也称之为本机振荡器(LO)，它可以在精确频率和相位下产生取样波形。
随着信号从50MHz变频到基带，信号拷贝也从50 MHz变频到100 MHz。
基于此原因，新的基带信号必须滤波，去除较高频率的信号。
然而，到此我们的任务没有完成。
我们仍有1个在200ms/s取样的低频基带信号。
传输额外不必要数据时不希望PC总线过载，我们重新取样信号来降低有效取样率。
这靠分样实现，在规则的时间间隔内从数字化的信号中去除数据点。
在此例中，取样从200ms/s 下降到10ms/s，每20个取样去除19个取样。
数字下变频中基于CORDIC算法的NCO设计
数字下变频中基于CORDIC算法的NCO设计刘刚;蒋伟进;董胡;钟新跃【摘要】在数字下变频中传统数字控制振荡器(Numerically Controlled Oscillator,NCO)模块都是基于查找表结构的,该结构在FPGA内部实现需要占用大量ROM资源,针对这一问题,提出采用坐标旋转数字计算(Coordinate Rotation DigitalComputer,CORDIC)算法进行NCO设计,相比传统的NCO设计,该方法具有输出信号频谱纯度高、能够直接混频而不需要乘法器等优点.设计中采用变象限映射方法解决CORDIC算法无法全周期覆盖的问题,采用流水线技术解决串行迭代带来难以实时输出的问题.经过Modelsim仿真分析,实际输出值与理论值之间的相对误差在10-4～ 10-5数量级范围内,满足数字下变频中NCO的性能需要.【期刊名称】《无线电工程》【年(卷),期】2017(047)012【总页数】4页(P71-74)【关键词】数字下变频;坐标旋转数字计算方法;流水线;数字控制振荡器;现场可编程门阵列【作者】刘刚;蒋伟进;董胡;钟新跃【作者单位】长沙师范学院信息与工程系,湖南长沙410100;湖南商学院计算机与信息工程学院,湖南长沙410205;长沙师范学院信息与工程系,湖南长沙410100;长沙师范学院信息与工程系,湖南长沙410100【正文语种】中文【中图分类】TN911在软件无线电接收机中，数字下变频器是把ADC数字化后的高速数字中频信号变为低速的基带信号，便于后续的相关处理。
数字下变频器在这里起到前端ADC和后端通用DSP器件之间的桥梁作用，其性能的优劣会对整个软件无线电系统的性能产生直接的影响[1]。
因此，数字下变频技术成为软件无线电接收机的关键技术之一，成为制约软件无线电性能的重要器件之一[1]。
文献[2-3]中采用基于多相滤波结构来设计实现数字下变频器，虽然在一定程度上能够节省FPGA内部资源和实现高速数据流下数字下变频，但在性能上还有较大的提升空间，因为只有改进和优化数字下变频中NCO这一核心模块才能大幅度提高数字下变频的性能。
数字下变频器的原理与实现方法
1 DDC 原理
DDC 的核心是将中频 A /D 采样信号与 DDC 中的数字控制振荡器 ( NCO ) 产生的本地数字中频
混频后信号如式 ( 2 ) π・fo / fs ・n ) ・co s ( 2 π・fL o S ( n ) = A ( n ) ・co s ( 2 ( 2) / fs ・n ) . 上式中 , fL o为 NCO 本振频率 , 一般 fL o = fo. 根 据三角函数关系式可知 : π・ ( fo - fL o ) / fs S ( n ) = A ( n ) ・1 / 2 ・{ co s [ 2 π・ ( fo + fL o ) / fs ・n ] }. ( 3) ・n ] + co s[ 2 由式 ( 3 )可见 ,混频后的信号含有基带信号和
为便于硬件实现 ,每次旋转的角度满足 tan θ i
= 2 ,则可推导出下列关系式 :
- i
表示顺时针旋转 , 0 表示不旋转 ; ξ 为第 i次旋转之 后目标角度与 i次旋转角度和的剩余角度 . 为方便
© 1994-2008 China Academic Journal Electronic Publishing House. All rights reserved.
Y2 = co sθ( X 1 tan θ + Y1 ) .
( 4)
图 3 CO RD IC 算法产生 NCO 原理图
( 5) 2. 3 MVR CORD I C 算法实现 DDC MVR CORD IC 算法改变传统 CORD I C 算法旋
转角度固定的模式 ,该算法旋转角度大小由残余角 度大小确定 ,角度表达式为
© 1994-2008 China Academic Journal Electronic Publishing House. All rights reserved.
基于FPGA的数字下变频器设计
控 制参 数 设 置
ＤＤＣ的 实 际 工 程 大 多采 用 同相 一正 交 的信 道 分 离 结
构 ，即 对 输 入 中频 信 号 的 采 样 ，经 混 频 器 将 信 号 正 交 分 解
．．
挚 Βιβλιοθήκη 后 为Ｉ ／ Ｑ两路信 号 ，用 一 系列 滤波 器 后得 到基 带 Ｉ ／ 号。 Ｑ信 抽取 滤 波器 通 常采 用 多级抽 取 的方 法 ，第 一级 选 用Ｃｌ Ｃ滤
１８ｐ ６
ｎｓ
Ｖ
Ｐｐ ｓ
３０ ２ ｐ
４０Ｐ ８ ．
５０ｐ ４
８Ｏ ｓ Ｏ ｎ ｐ
ｇ
１ Ｔ １ ７
生 产 ；ＤＳ 是 串行执 行 指 令 ，处 Ｐ
理 能 力 过 低 ， Ｆ ＧＡ既 有 专 用 芯 Ｐ
蜀
盟
ｅ ｌｋ
１ 广 ｌ ＿ Ｉ ］ｎ － ＿ ＿ ｒ ＿ １ ｒ 几 ｒ ］厂 ＿ ｒ １厂 １ １ ］厂 ＿ ］ｎ ＿ ｒ １几 门 几 ｎ 门 ｒ ｎ
术 限 制 ， 几 乎 不 可 能 小 规 模 研 发
Ｈ
一 ‘
基于Ｆ Ｇ ￣数字下变频器设 计 ＰＡ
为 的数 据流 。根 据 Ｄ 的基本 原理 和产生 的余弦 Ｒ ＤＳ ＯＭ查 找 表 ，即可完成 该ＮＣ Ｏ的Ｖ ＨＤＬ 码设计 。利 用Ａｌ ｒ（ 代 ｔ ａｚ ｅ ￣
的 Ｑｕ ｒ ｓ ｌ 件 ，针 对 Ｃｙ ｌｎ Ｉ ａｔ ｌ ｕ 软 ｃｏ ｅ ｌ 系列 的 Ｅ ２ ３ Ｆ ７ Ｃ６ Ｐ Ｃ ５６ ２ Ｆ ＧＡ进 行 综 合 和 时序 仿 真 ，得 到 结 果 如 图 ２ 示 ： Ｐ 所
统 中 的 第 一 级 抽 取 和 进 行 大 的 抽 取 因 子 的 抽 取 工 作 。 ＨＢ 滤
一种任意抽取数字下变频器的设计
综合 结果 满足指标要 求 。
ｓ ａ ｖ ｅ ｄ ａ ｎ ｄ ｓ ｙ ｓ ｔ ｅ ｍ ｐ ｏ ｗｅ ｒ ｃ ｏ ｎｓ ｕｍｐ ｔ ｉ ｏ ｎ ａ ｎ ｄ ｃ ｏ ｍｐ ｌ ｅ ｘ ｉ ｔ ｙ ａ ｒ ｅ ｂｏ ｔ ｈ ｒ ｅ ｄ ｕｃ ｅ ｄ．Ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｚ ｅ ｄ ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ ｔ ｏ ｔ ｈ ｉ ｓ ＤＤＣ ｃ ｈ ｉ ｐ ｂ ｙ ｕ ｓ ｉ ｎ ｇ Ｓ ＭＩ Ｃ ０． １ ３ Ｉ ｘ ｍ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ｉ ｎ ｄ ｉ ｃ ａ ｔ ｅ ｄ ｔ ｈ ａ ｔ ｉ ｔ ｓ ｐｅ ｆｏ ｒ ｒ ｍａ ｎ ｃ ｅ ｃ ａ ｎ ｍｅ ｅ ｔ ｓ ｐｅ ｃ ｉ ｉｃ ｆ ａ ｔ ｉ ｏ ｎ ｒ ｅ ｑ ｕ ｉ ｒ ｅ ｍｅ ｎ ｔ ｓ ．
Ｋｅ ｙ ｗｏ ｒ ｄｓ：ＡＳ Ｉ Ｃ ； Ｃｏ ｒ ｄ ｉ ｃ；ＤＤＣ
０ 引言
数字 下变 频 （ Ｄ Ｄ Ｃ） 是 雷 达 数 字 接 收 机 的重 要
计， 对 于降低 相控 阵雷达 接收通 道 的成本 ， 有 着非 常 重 要 的作用 。 雷 达在 不 同的工 作模 式 下 ， 雷 达发 射信 号 的形
ａ ｎ ａ ｌ ｏ ｇ — ｔ ｏ — ｄ ｉ ｇ ｉ ｔ ａ ｌ ｃ ｏ ｎ ｖ ｅ ￣ ｅ ｒ （ Ａ Ｄ Ｃ ）ａ ｔ ｔ ｈ ｅ ｆ ｒ ｏ ｎ ｔ ・ ｅ ｎ ｄ ａ ｎ ｄ ｇ ｅ ｎ ｅ ｒ ａ ｌ ｄ ｉ ｇ ｉ ｔ ａ ｌ ｓ ｉ ｇ ｎ ａ ｌ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｏ ｒ ａ ｔ ｔ ｈ ｅ ｂ ａ ｃ ｋ — ｅ ｎ ｄ ．Ｔ ｏ ｄ ｉ ｆ ｆ ｅ ｒ ｅ ｎ ｔ
一种基于FPGA的数字下变频算法设计
样理论有效地 对其进 行数字下变频 、 抽取 、 滤波等处理 ，
基金 项 目 ： 国家 自然 科 学 基金 项 目 （０ ７ ０２ ６９６２ ）
表示输入信号经过 １ Ｆ 模块后 ， ／Ｓ ４ 将 ～ 处的宽带信号 ．
搬 移 到零 中频 的频 谱 。 （） 块表 示信 号经过 Ｄ Ｉ 厂模 ＦＲ
ＣＩ ＦＲ补偿滤 波器 可以采用 Ｍａ ａ ｔ ｂ中的 ｆ ｔ ｌ ｌ ａ ｏ 工具进 行 ｄｏ
…
～
～
一
…
一
一
一
～
｝
、
莺
Ｉ
’
｝
｛
ｊ
设计 。图４ 是系统 中所采 用的 ＣＣ滤波器 的频率 响应 曲 Ｉ
线 。图５ Ｃ Ｉ 是 ＦＲ补偿滤波器的频率 响应 曲线 。 １ Ｒ ． ３ ＲＣ滤波器
图２ 频 谱 变 化 流 程 图
１ Ｃ Ｃ滤 波 器 和 Ｃ Ｉ ￣偿 滤 波 器 ． ２ Ｉ Ｆ Ｒ： ｂ
ＣＣ Ｉ 滤波器是指该滤波器 的冲激响应为
坳怯 ＝
的 Ｚ 换 为 变
㈩
图 ５ Ｃ Ｉ 波 器 的频 率 响 应 （ 图） ＦＲ滤 截
式 中 ： 表示微分延 迟。根据 Ｚ变换 的定义 ， Ｉ ＣＣ滤波器
度高 ， 于系统小 型化 ， 利 使用 Ｆ Ｇ Ｐ Ａ实现数字 下变频 ， 不 仅可以方便消除射频链路 引进 的干扰 ， 还能够对射频链 路进行增益补偿 。
从频谱上看 ， 字下变频将输 人的信号 由中频变换 数
到基带 。这样 的处 理 由两步完成 ： 首先将输入 的宽带信
号通 过混频器 ， 完成 载波 的频谱搬 移 ， 通过低 通抽取 再
基于高效抽取滤波器的数字下变频设计
基于高效抽取滤波器的数字下变频设计
1 数字下变频技术
数字下变频技术是在工业和家用电器中用于控制负载电流的一种无功补偿技术。
它能够在输入源的电压和频率变化的情况下保持负载的输出电流不变。
数字下变频技术最初由美国发明家约翰·克拉克提出，他第一次在一个地磅的控制中使用了数字下变频技术，使得它可以精确地测量物体的重量，而不受电压和频率的影响。
2 基于高效抽取滤波器的设计
基于高效抽取滤波器的数字下变频是近几年技术上取得非常重大进步的一个领域。
高效抽取滤波器可以有效帮助整个系统提高效率，大幅降低能耗和负荷，同时还可以改善数字下变频控制系统的响应速度和稳定性。
3 设计方法
在基于高效抽取滤波器的数字下变频设计中，通常会使用梯形波选择滤波器来提取带宽范围内的负载振荡信号，同时使用实时控制技术来动态调整滤波器的参数，以消除和抑制负载振荡。
此外，当变频技术用于起动，停止和调速时，可以使用内置的控制策略来调整输出电流并实现相应的控制效果。
4 结论
基于高效抽取滤波器的数字下变频设计在更大范围内提高系统效率，降低系统能耗和负荷，同时也能够提高控制的稳定性和响应速度。
经过严格设计的数字下变频技术可以有效保持负载电流稳定，在电压
和频率变化的情况下实现不同类型负载的优化控制，为用户提供更高
品质的产品。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种新型直接抽取算法的数字下变频设计
【摘要】为了简化卫星导航接收机框架，提出一种基于数字信号抽取的下变频方法。
通过分离和累计法，人们发现了一种具有高频率数字载波信号的直接下变频方法。
这种方法不仅具有结构简单、速度高和计算简单的特点，还能够很好的保持导航电文和多普勒信息，但这种方法有可能会使S/N信号和接收机的灵敏度降低：分析和仿真结果显示，它对接收机的定位灵敏度没有任何的影响。
【关键词】数字下变频；抽取算法；BPSK
1.引言
卫星导航接收机通常采用超外差的体系结构，在模拟的超外差接收机前端，许多的数字下变频是通过使用混频器和本地振荡器接收IF信号。
低通滤波器消除了高频率分量，然后便可以得到不同频率的下变频信号，与低IF模式和零IF 模式相比，它具有高增益、高抑制和无本地振荡泄漏的特点，但是它的结构复杂和功率损耗较高[2]。
数字接收器具有高集成度、低功耗和低成本的特点，因此，它是无线电接收器的发展趋势[3]。
数字下变频方法能够通过数字调音台、CIC滤波器或者重采样方法把一个高频率信号转变成低频率信号[4-5]。
在本文中，抽取算法和提取信号是为了得到BPSK调制信号的下变频，与CORDIC方法相比，数字下变频方法只需要添加点操作就可以节省许多的时间和CPU空间。
在处理导航数据或CDMA数据时，除了采样IF算法外，还需要重采样和复杂的数字算法。
2.抽取算法的原理
假设在模数转换之前，信号的频率为，抽样频率是。
对于BPSK调制的信号，载波频率和振幅是不变的。
经过A/D转换后，信号为是一个行向量，向量的位数等于A/D转换器的位数。
无相位转换的载波抽样信号有如下关系：
如果相位在周期发生转换，并且是在和周期之间发生，由于相位变化是，最后的抽样值不如前个抽样值，。
如果>，在抽取的过程中相变不会发生，那么便会在下个周期发生。
因此，在抽取期发生的相变将提前或推迟以适应周期的开始或结束，从而导致部分代码相位误差。
3.灵敏度和准确度的影响
抽取和量化将会造成信号信息的丢失，此量化误差是依赖于量化比特数和阀值。
通过选择合适的阀值可以使量化的损失减少，通常情况下，实验中的量化是0.55dB[7]。
抽取值可以改变相变的位置。
如果累计的最大数目是，它可以使相位的过渡时间提前或滞后正确点的，是抽样周期。
相变错误也影响相关积分结果，这会使接收器的灵敏度降低。
考虑了多普勒频移，相变误差均匀分布的区域是，
该相变提前或滞后的概率是相等的，正向和负向的平均误差分别是和，最大误差是，这里的是一个PN码的宽度，这个误差是该算法的主要误差。
与量化误差相比，这一误差可以通过改善算法来消除。
使用此算法，相位超前或滞后的概率是相当的就意味着对于整个积分长度的超前或滞后误差为零，所以它不能改变相关峰值的相位。
如果相关峰值没有改变，定们精度也就不会降低。
4.仿真结果
通过测试实验仿真系统对抽取算法进行了仿真，该系统是利用GPS BB芯片组设计。
IF信号频率是9.548MHz，抽样信号频率是38.192MHz。
信号将会转变为4.092MHz，数字下变频比例为7：3。
总结2个样本，2个样本和3个样本，得到3个新的样本，因此，在一个相同的时间间隔里，样本数从7变到3，并且信号频率也变为输入信号频率的3/7。
因为3个样本对应的时间间隔不相等，该差异是，以即在38.192MHz的频率下三个样本的停留时间是，这里是的制服时间，是采样间隔。
因此，每个C/A码期间是7×4+（7+2）时发生的概率是1/3，码期间是7×4+（7+3）时发生的概率是2/3。
前一个的误差是，后一个的误差是+。
在C/A码时期（1ms），累计误差是：
这里有38192误差是在C/A码时期（1ms）产生的，因此，最大误差约是0.3dB （1364/ 38192≈0.0357）。
分离器和抽取器体系结构如图1所示。
频率是38.192MHz输入信号通过分离器被分离成四种频率。
样本信号在抽取器中按照2，2，3的顺序每7个样本被累加。
信号合成器将、合成为一个信号。
从而完成从9.548MHz到4.092MHz的下变频。
使用我们的基带芯片设计测试系统，在Verlog代码的基础上进行信号处理。
在120芯片上的输出想干积分和非想干积分如图2和图3所示。
从图2和图3可以看出，相关积分峰值和非相关积分峰值都减少（从58H 到53H），这表示接收器的灵敏度在下降。
通过放个2得到的峰值位置是138（8AH）半芯片。
由于峰值位置不移动，所以它不会对范围产生影响。
所以，接收器的定位精准度没有改变，另一方面，相关输出（噪声）旁边的峰值相比数字混合算法有所下降。
如果我们设定一个相对较低的门槛，在抽取下变频算法对检测频率和虚警概率有轻微影响。
5.结论
通过使用抽取算法对卫星导航系统进行下变频，简化构建的信号处理电路，
从而使信号的处理速度得到提升，因此，它可以引导一个低成本的芯片组设计。
这种方法的价格是降低接收器的灵敏度，但随着对该方法的改进，这样问题会逐渐得到解决。
参考文献
[1]任全会，于彦峰.基于CORDIC算法数字下变频的FPGA实现[J].电测与仪表，2013，50（565）：117-120.
[2]何勤，伍小保.雷达信号参数测量实时处理软件设计.现代电子技术.2013，36（1）：29-32.
[3]陈斌，杜仲，周世君等.一种基于FPGA的数字下变频算法设计.电视技术.2011，35（13）：22-24.
[4]苗鹏豪，杨超，李征.软件无线电中数字下变频实现方法.数字通信.2010（1）：74-76.
[5]王平，李建海，刘保华等.数字下变频的设计及其在FPGA中的实现.2010（1）：55-57.
[6]Shahriar Emami.New methods for cmputing interpolation and decimation using polyphase decomposition.IEEE transitions on education.1999，42（4）：311-314.
[7]Hidio Murakami.Real valued decimation-in-time and decimation-in frequency algorithms.IEEE transitions on circuits and systems.1994，41（12）：808-816.。