数字频率计测频率与测周期的基本原理

了解数字频率计测频率与测周期的基本原理；熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。

[重点与难点]

重点：数字频率计的组成框图和波形图。

难点：时基电路和逻辑控制电路。

[理论内容]

一、数字频率计测频率的基本原理

所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为

f=N/T (1)

二、数字频率计的主要技术指标

1、频率准确度

2、频率测量范围

在输入电压符合规定要求值时，能够正常进行测量的频率区间称为频率测量范围。频率测量范围主要由放大整形电路的频率响应决定。

3、数字显示位数

频率计的数字显示位数决定了频率计的分辨率。位数越多，分辨率越高。

4、测量时间

频率计完成一次测量所需要的时间，包括准备、计数、锁存和复位时间。

三、数字频率计的电路设计与调试

1.基本电路设计

数字频率计的基本框图如图2所示，各部分作用如下。

①放大整形电路

放大整形电路由晶体管3DG100与74LS00等组成。其中3DGl00组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。

实验五数字频率计

实验目的

1. 了解数字频率计测量频率与测量周期的基本原理；

2. 熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。实验任务

用中小规模集成电路设计一台简易的数字频率计，频率显示为四位，显示量程为四挡, 用数码管显示。1HZ—9.999KHZ ，闸门时间为1S ；

10HZ—99.99KHZ, 闸门时间为0.1S ；

100HZ—999.9KHZ, 闸门时间为10MS ；

1KHZ—9999KHZ, 闸门时间为1MS ；

实验五数字频率计

实验原理

1. 方案设计

原理框图见图1：

原理简述

所谓频率，就是周期性信号在单位时间(1s) 内变化的次数．若

在一定时间间隔T 内测得这个周期性信号的重复变化次数为N ，则其频率可表示为f=N/T 原理框图中，被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号Ⅱ，其高电平持续时间t1=1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1S 内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路的作用有两个：一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生“0”脉冲Ⅴ，使计数器每次测量从零开始计数。

2. 电路设计

•系统原理参考电路

.单元电路设计

放大整形电路

放大整形电路由晶体管3DGl00与74LS00等组成，其中

3DGl00组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。

时基电路

时基电路的作用是产生一个标准时间信号(高电平持续时间为

1s)，由定时98 555构成的多谐振荡器产生(当标准时间的精度要求较高时，应通过晶体振荡器分频获得)。若振荡器的频率为

fo=1/(t1+t2)=0.8hz ,则振荡器的输出波形如图1(b)中的波形Ⅱ所示，其中t1=1s，t2=0.25s,由公式t1=0.7(R1+R2)C和

t2=0.7R2C，可计算出电阻R1、R2及电容C的值。

若取电容C=10uF，则R2=t2/0.7C=35.7 KΩ,取标称值

36kΩ,R1=(t1/0.7C)-R2=107 KΩ

取R1=47KΩ，RP=100KΩ

逻辑控制电路

根据图原理框图b所示波形，在时基信号II结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清“0”信号V。脉冲信号Ⅳ和V可由两个单稳态触发器74LSl23产生，它们的脉冲

宽度由电路的时间常数决定。

设锁存信号Ⅳ和清“0”信号V的脉冲宽度相同，如果要求

tw=0.02s ，则有tw=0.45RextCext=0.02s，若取Rext=10kΩ，则Cext=tw/0.45Rext=4.4uf，取标称值4.7uf,由74LSl23的功能表可得，当, 触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲端,一非Q端可获得一负脉冲，其波形关系正好满足原理框图b所示波形Ⅳ和V的要求。手动复位开关S按下时，计数器清“ 0 ”。

锁存器

锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．如原理框图b所示，1s计数时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。选用8D锁存器74LS273可以完成上述功能．当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn 不变．所以在计数期间内，计数器的输出不会送到译码显示器．

实验五数字频率计

实验内容

电路制作与调试

对制作好的PCB板，或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。

调试规则为：

•通电准备

打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。

•单元电路检测

•接通电源后，用双踪示波器( 输人耦合方式置DC 档) 观察时基电路的输出波形，应如波形图(b) 所示的波形Ⅱ，其中t1=1s ，t2 =0.25s ，否则重新调节时基电路中R1 和R2 的值，使其满足要求。然后改变示波器的扫描速率旋钮，观察74LSl23 的第13 脚和第10 脚的波形，应有如波形图(b) 所示的锁存脉冲Ⅳ和清零脉冲V 的波形。

•将4 片计数器74LS90 的第2 脚全部接低电平，锁存器

74LS273 的第11 脚都接时钟脉冲，在个位计数器的第14 脚加