实验十七、移位寄存器74164的逻辑功能测 试
实验七 移位寄存器
实验七寄存器移位寄存器一、实验目的1掌握常用寄存器、移位寄存器的使用方法。
2掌握中规模移位寄存器的应用。
二、实验设备和元器件1SAC-2电工电子实验台；SS-01数字实验模块。
2DL-4330示波器；EM-1463函数信号发生器。
374LS37374LS16474LS59574LS0074LS2074LS86三、实验原理寄存器（Register）和移位寄存器（ShiftRegister）1、寄存器（Register）:在数字系统中，常需要一些数码暂时存放起来，这种暂时存放数码。
一个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发器，此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。
移位寄存器2、移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。
它是一个同步时序逻辑电路,根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种；根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构。
如图所示由D触发器构成的简单移位寄存器，从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当CP上升沿同时作用于所有触发器时，它们输入端的状态都未改变。
于是，FF0按DI原来的状态翻转，FF1按Q0原来的状态翻转，FF2按Q1原来的状态翻转，FF3按Q2原来的状态翻转，同时，输入端的代码存入F0，总的效果是寄存器的代码依次右移一位。
可见，经过4个CP信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。
利用移位寄存器可实现代码的串行—并行转换。
若再加4行个CP信号，寄存器中的四位代码还可以从串端依次输出。
四、实验步骤1、74ls373逻辑功能测试（1）74ls373引脚说明74ls373为三态输出的八D透明锁存器，共有54S373和74LS373两种形式。
移位寄存器实验报告结果
一、实验目的本次实验的主要目的是通过搭建移位寄存器实验电路，验证移位寄存器的逻辑功能，并了解其在数字系统中的应用。
实验内容包括：移位寄存器的基本原理、实验电路搭建、实验现象观察和结果分析。
二、实验原理移位寄存器是一种具有移位功能的寄存器，它可以实现数据的串行输入和串行输出。
在时钟脉冲的作用下，移位寄存器中的数据可以依次左移或右移。
根据移位寄存器存取信息的方式不同，可分为串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的是4位双向通用移位寄存器，型号为74LS194或CC40194。
74LS194具有5种不同操作模式：即并行送数寄存、右移、左移、保持及清零。
其逻辑符号及引脚排列如图1所示。
图1 74LS194的逻辑符号及其引脚排列三、实验电路搭建1. 电路元件准备：74LS194芯片、电阻、电容、二极管、连接线等。
2. 电路搭建：按照图1所示，将74LS194芯片的引脚与电阻、电容、二极管等元件连接，形成移位寄存器实验电路。
3. 电源连接：将电源正负极分别连接到电路板上的VCC和GND端。
四、实验现象观察1. 实验现象一：串行输入，并行输出。
（1）将74LS194的SR端接地，SL端接高电平，S1、S0端接高电平，CR端接地。
（2）使用串行输入端输入数据，观察并行输出端的数据变化。
（3）实验现象：当输入串行数据时，并行输出端依次输出对应的数据。
2. 实验现象二：并行输入，串行输出。
（1）将74LS194的SR端接地，SL端接高电平，S1、S0端接低电平，CR端接地。
（2）使用并行输入端输入数据，观察串行输出端的数据变化。
（3）实验现象：当输入并行数据时，串行输出端依次输出对应的数据。
3. 实验现象三：左移、右移操作。
（1）将74LS194的SR端接地，SL端接高电平，S1、S0端分别接高电平和低电平，CR端接地。
（2）观察移位寄存器中的数据在时钟脉冲的作用下左移或右移。
（3）实验现象：在时钟脉冲的作用下，移位寄存器中的数据依次左移或右移。
移位寄存器实验报告
移位寄存器实验报告移位寄存器和计数器的设计实验室：实验台号：日期：专业班级：姓名：学号：一、实验目的1. 了解二进制加法计数器的工作过程。
2. 掌握任意进制计数器的设计方法。
二、实验内容（一）用D触发器设计左移移位寄存器（二）利用74LS161和74LS00设计实现任意进制的计数器设计要求：以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）。
三、实验原理图1.由4个D触发器改成的4位异步二进制加法计数器（输入二进制：11110000）2.测试74LS161的功能3.熟悉用74LS161设计十进制计数器的方法。
①利用置位端实现十进制计数器。
②利用复位端实现十进制计数器。
四、实验结果及数据处理1.左移寄存器实验数据记录表要求：输入二进制：111100002.画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并简述设计思路。
8进制利用复位法实现8进制计数器，8=1000B，将A端同与非门相连，当A端=1时，使复位端获得信号，复位，从而实现8进制。
五、思考题1. 74LS161是同步还是异步，加法还是减法计数器?答：在上图电路中74LS161是异步加法计数器。
2. 设计十进制计数器时将如何去掉后6个计数状态的?答：通过置位端实现时，将Q0、Q3 接到与非门上，输出连接到置位控制端。
当Q3=1，Q2=0，Q1=0，Q0=1，即十进制为9时，与非门输入端Q0、Q3同时为高电平，位控制端为低电位，等到下一个CP上升沿到来时，完成置数，全部置为0。
3. 谈谈电子实验的心得体会，希望同学们提出宝贵意见。
答：通过这学期的电子实验，我对电子电路有了更加深入地了解。
初步了解了触发器、寄存器、计数器等电子元件的使用。
将理论与实践相结合，更加深入的了解了电子技术，学到了很多，对这学期的电子实验十分满意。
数电实验报告 移位寄存器功能测试及设计
实验报告实验六移位寄存器功能测试及设计2.6.1实验目的（1）掌握移位寄存器的工作原理与逻辑功能。
（2）掌握集成移位寄存器74LS74的逻辑功能及应用。
2.6.2实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。
74LS74两块；74LS194两块；74LS283两块。
2.6.3实验原理1.双向移位寄存器双向移位寄存器是指在控制信号作用下，既能左移又能右移的多功能移位寄存器。
此外它还有并行输入置数、保持和异步清零等功能。
74LS194是一个典型的4位双向移位寄存器，其中，Rd为异步清零输入端，S1、S0为工作方式选择端。
D0、D1、D2、D3是数据输入端，Q0、Q1、Q2、Q3为并行数据输出端，D1L、D1R分别为左移、右移数据输出端，CP上升沿触发。
2.双向移位寄存器74LS194的应用（1）形成计数器电路，其中D1R=Q3。
0000——1000——1100——1110——1111——0111——0011——0001——0000（2）组成模12计数器电路。
000000——100000——110000——111000——111110——111111——011111——001111——000111——000011——000001——000000。
（3）形成并串转换电路。
2.6.4实验内容(2)如简图2-6-6所示，两个二进制数A(a0a1a2a3)、B（b0b1b2b3）分别存入74LS194（A）、74LS194（B），然后对它们按位相加，其和放入74LS1949（A）的移位输入中。
试才用全加器74LS283和D触发器74LS74组成能实现上述功能的电路，在74LS194（A）输出端Q0、Q1、Q2、Q3用发光二极管指示。
完善图2-6-6并依此图线调试电路，以表格的形式记录四个脉冲后的结果。
cp S0S1 B A Q0 1 0 0010 0011 00111 1 0 1001 1001 10012 1 0 1100 0100 01003 1 0 1110 1010 10104 1 0 1111 0101 0101(3)按单向移位寄存器的电路图2-6-1接线，实现串入-并出，并入-串出两种工作方式的输出序列。
74164移位寄存器资料
5
集成异步二进制计数器74293
Q3 Q3 J3 C P3 Q3 K3 Q2 Q2 Q2 J2 C P2 K2 Q1 Q1 Q1 J1 C P1 K1 Q0 Q0 Q0 J0 C P0 K0 R1 R2 C P1 C P0
逻辑电路
74293功能： R1、R2：复位信号， R1和R2同时为“1”时输出被清零。 Q0 是 1bit 计数器； Q3Q2Q1 是 3bit 计数器； 如果把CP1接Q0，则Q3Q2Q1Q0组成 4bit 二进制计数器。
7490的两种接法
CP1与Q1相连构成 8421BCD码
CP0 0 1 2 3 4 5 6 7 8 9 Q3 0 0 0 0 0 0 0 0 1 1 Q2 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0 1 0 1
CP0与Q3相连构成 5421BCD码
Qa Sd C P1 C P2
& Q
Qb Rd Sd
Q
Qc Rd Sd
Q
Qd Rd Sd
Q
Байду номын сангаас
Rd
J CP K
J CP K
J CP K
J CP K
& &
& &
& &
&
&
A
C /L
Rd
B
C
D
10
集成同步二进制加计数器74161
符号：
Q0 Q0
CP LD
Q1 Q1
Q2 Q2
Q3 Q3
C C
74161
Q 0Q 1Q 2Q 3 R d S 1 S 2
数字电路课程_移位寄存器功能测试实验报告
实验报告
一、实验名称：移存器功能测试
二、实验内容：
1、利用两块74HC（LS）74（四个触发器）构成一个单向的
移位寄存器
由于在MULTISIM中未找到双D触发器，如图1为用两
个D触发器代替双D触发器，连线大致相同。
图1
2、测试74HC（LS）194的功能
S S=00保持
（1）
10
图2 S S=01右移
（2）
10
图3
S S=10左移
（3）
10
图4
S S=11并行送数
（4）
10
图5
3、用两片74HC（LS）194做出模16的扭环计数器
利用两片74HC （LS ）194级联，将第一片74HC （LS ）194的Q 3输出端接到第二片74HC （LS ）194的D 0,再按31SR D Q 将第二片Q 3输出端和高电平+5V 共同输入与非门74LS00，把与非门的输出接到第一片的SR D ，连接电路如图
6。
图6
三、注意事项
1、集成电路要轻插轻拔。
四、收获
1、 实际操作中，74LS74双列直插式元件每列为8个引脚，
和实验指导书中不同，应使每列的第8个引脚闲置；
2、 实验接线时，可采用按功能分块连线，比如先接输入、
输出端，再接控制端，最后接地和电源，既提高准确率又提高效率；
3、做实验之前应检查实验装置是否完好，我们试验中就遇
到一个LED不亮的情况，最后影响实验现象观察；
4、通过实验对 74LS194移存器的原理有了更进一步的了
解，对第三个实验部分电路稍作调整用可实现模为其他数的扭环计数器。
数电实验七 寄存器的功能验证
实验七：寄存器的功能验证
一、实验目的和要求：
1、了解并掌握寄存器的工作原理。
2、使用EDA软件验证寄存器的功能。
二、实验内容：
1.试用一片4位数据寄存器74175设计一个简单的单向4位移位寄存器，画出电路原理图，并通过仿真验证。
原理图：
仿真图：
2.8位单向移位寄存器74164的功能测试。
（通过仿真分析A，B引脚的功能）
画一张功能测试的原理图，并通过仿真列出其功能表，请分析A、B引脚的功能。
原理图：
仿真图：
3.4位双向移位寄存器74194的功能测试。
（1）通过仿真分析S1，S0引脚的功能，列出其功能表。
（2）分析左移和右移的方向分别为什么（例如QA→QD或QA←QD），通过仿真波形证明，并画出其波形。
原理图：
仿真图：
功能表：
三、实验小结：
本次实验主要是对一些移位寄存器的功能是仿真与实现。
由于寄存器中有一点点计数器的东西，所以这个实验还是比较轻松地。
因为课程调前，所以不得不将这个实验放在课余时间完成，但是总体完成的还算不错。
【本文档内容可以自由复制内容或自由编辑修改内容期待你的好评和关注，我们将会做得更好】。
实验七---移位寄存器及其应用
集成移位寄存器74LS194功能表：
附：74LS194引脚图
四、实验内容
1、测试四位双向移位寄存器74LS194的逻 辑功能：（测试数据记录表5中）
（1）清除功能 （2）送数功能 （3）右移、左移功能 （4）保持功能 注：CR、S1、S0、SL、SD以及D0-D7分别
接数据开关，CP接逻辑开关，Q0-Q7接发 光二极管显示器。
2、根据实验内容2的结果，画出4 位 环形计数器的状态转换图及波形图。
3、分析串/并行、并/串行转换器所 得结果的正确性。
实验七、移位 寄存器
一、实验目的
1、掌握中规模4位双向移位寄存 器的逻辑功能及使用方法。
2、掌握移位寄存器的典型应用。 3、熟悉移位寄存器的调试方法。
二、实验设备
1、电子技术实验箱
一台
2、数字示波器
一台
3、数字万用表
一块
4、芯片：74LS194*2、74LS00
三、理论准备
移位寄存器是一种由触发器链 型连接的同步时序网络 ，每个 触发器的输出连到下一级触发 器的控制输入端，在时钟脉冲 作用下，存贮在移位寄存器中 的信息逐位左移或右移。
2、环形计数器：自拟实验电路及数据 记录表格。
3、实现数据的串/并转换：按图3、图 4连接电路，输入数码自定，自拟记录 表格。
注：串行输入/并行输出及并行输入/ 串行输出转换电路中只做右移部分； 改接电路，用左移方式的内容放在实 验报告中完成（画出电路图）
波形图：
五、实验报告要求
ห้องสมุดไป่ตู้、分析表5的实验结果，总结移位寄 存器的逻辑功能，并写入表格总结功 能一栏中。
移位寄存器实验报告
移位寄存器实验报告移位寄存器实验报告引言移位寄存器是数字电路中常用的模块，它能够将输入的数据按照一定的规则进行移位操作。
本次实验旨在通过实际搭建移位寄存器电路，并通过观察输出结果来验证其功能和性能。
实验目的1. 掌握移位寄存器的工作原理和基本结构；2. 了解不同类型的移位寄存器，并能够根据需求选择合适的类型；3. 熟悉移位寄存器的应用场景和使用方法。
实验器材1. 移位寄存器芯片；2. 电路连接线；3. 示波器；4. 信号发生器。
实验步骤1. 将移位寄存器芯片连接到电路板上，并根据实验要求进行电路连接；2. 使用信号发生器产生输入信号，并将其输入到移位寄存器中；3. 通过示波器观察移位寄存器的输出信号，并记录下观察结果；4. 根据实验要求调整输入信号的频率和幅度，并观察移位寄存器的响应情况；5. 分析实验结果，总结移位寄存器的特性和应用。
实验结果在本次实验中，我们使用了一个4位移位寄存器芯片，并将其连接到电路板上。
通过信号发生器产生的输入信号，我们观察到移位寄存器的输出信号按照一定的规则进行了移位操作。
当输入信号的频率较低时，移位寄存器的输出信号可以清晰地观察到每一位的变化；而当输入信号的频率较高时，移位寄存器的输出信号则呈现出连续的变化。
通过实验结果的观察和分析，我们可以得出以下结论：1. 移位寄存器的工作原理是将输入信号按照一定的规则进行移位操作；2. 移位寄存器的输出信号与输入信号的频率和幅度有关；3. 移位寄存器可以用于数据的平移、扩展、压缩等操作；4. 不同类型的移位寄存器具有不同的特性和应用场景。
讨论与总结移位寄存器作为数字电路中的重要模块，在各种电子设备中都有广泛的应用。
它不仅可以用于数据的移位操作，还可以用于数据的存储、传输和处理。
在计算机系统中，移位寄存器常常用于数据的输入和输出，以及数据的处理和控制。
本次实验通过实际搭建移位寄存器电路，并观察其输出结果，使我们更加深入地了解了移位寄存器的工作原理和应用。
实验十七、移位寄存器74164的逻辑功能测试
实验⼗七、移位寄存器74164的逻辑功能测试实验⼗七、移位寄存器74164的逻辑功能测试⼀、实验⽬的1、掌握中规模8位移位寄存器逻辑功能。
2、认识74LS164及其引脚封装。
⼆、实验预习要求1、复习有关寄存器的内容。
2、查阅74LS164及逻辑电路，熟悉其逻辑功能及引脚排列。
三、实验设备1、+5V直流电源2、单次脉冲源3、逻辑电平开关4、DM74LS164四、实验原理1、移位寄存器是⼀个具有移位功能的寄存器，是指寄存器中锁存的代码能够在移位脉冲的作⽤下⼀次左移和右移。
既能左移⼜能右移称为双向移位寄存器，只需要改变左、右移的控制信号可实现双向移位要求。
根据移位寄存器取存信息的⽅式不同分为：串⼊串出、串⼊并出、并⼊串出、并⼊并出四种形式。
本实验选⽤的8位移位寄存器，型号可为74LS164，其逻辑符号及引脚排列如图所⽰。
其中A、B为串⾏输⼊端；CLR为异步清零端；QH—QA为输⼊端；CLK为移位脉冲输⼊端；74164是⼀种串⾏输⼊、并⾏输出的器件，时钟⾼电平有效，没有时钟使能端，该器件⽤低电平复位图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输⼊条件建⽴之前QA、QB和QH相应的电平；QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平，表⽰移⼀位。
移位寄存器应⽤很⼴，可构成移位寄存器型计数器；属虚脉冲发⽣器；串⾏累加器；可⽤作数据转换，即把串⾏数据转换位并⾏数据，或把并⾏数据转换位串⾏数据等。
五、实验内容1、测试74LS164的逻辑功能按图所⽰接线，A、B、CLK分别接⾄逻辑电平显⽰输⼊端。
QA—QH分别接⾄逻辑电平显⽰输出端。
14脚接+5V电源、7脚接地。
（1）清除：令CLR=0,其它输⼊均为任意态，这时寄存器输出QA—QH应均为0。
清除后，置CLR=1。
（2）置数：令CLR=1，送⼊任意2位⼆进制数，加CLK脉冲，CLK由0→1、CLK由1→0两种情况下寄存器输⼊状态的变化，观察寄存器输出状态变化是否发⽣在CLK脉冲的上升沿。
移位寄存器74LS164中文资料
移位寄存器74LS164中文资料
164为8位移位寄存器,其主要电特性的典型值如下：
54/74164 185mW 54/74LS164 80mW
当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。
串行数据输入端（A，B）可控制数据。
当 A、B任意一个为低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。
当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。
71LS164引脚图及引脚功能：
CLOCK ：时钟输入端
CLEAR：同步清除输入端（低电平有效）
A，B ：串行数据输入端
QA－QH：输出端
图1 74LS164封装图
74LS164内部结构图
图2 74LS164 内部逻辑图
74LS164电气参数:
极限值
电源电压7V
输入电压……… 5.5V
工作环境温度54164………… -55～125℃ 74164………… -0～70℃
储存温度…… -65℃～150℃建议操作条件
74LS164真值表及时序图
图3 真值表H－高电平 L－低电平 X－任意电平
↑－低到高电平跳变
QA0,QB0,QH0 －规定的稳态条件建立前的电平
QAn,QGn －时钟最近的↑前的电平
图4 时序图。
实验47验证性实验——移位寄存器逻辑功能测试和应用.docx
实验 47 验证性实验——移位寄存器逻辑功能测试和应用一． 目的l ． 移位寄存器的 功能； 2．掌握集成 路 4 位双向移位寄存器的使用方法；3．学会 用移位寄存器 数据的串行、并行 和构成 形 数器。
二． 原理l ．移位寄存器的特点寄存器中所存的数据在CP 脉冲作用下能依次左移或右移。
有些集成移位寄存器同有左移或右移控制端， 可根据左移或右移信号 双向移位的要求。
根据 D IR S 1 S 0Q 01615 14 13 12 11 10 9移位寄存器存取信息方式的不同分D 0 49Q 1V DD Q 0 Q 1 Q 2 Q 3 CP S 1 S 0D 1 1串入串出、串入并出、并入串出、D 2 0CD40194(74LS194)4Q 24 种形式。
D 3 DR dD IR D 0 D 1 D 2 D 3 D IL V SS并入并出C本 用的 4位双向通用移D ILQ 312 345678CP R d位寄存器 CD40194 或 74LS194，两者功能和引脚相同， 可互 使用。
(a)(b)符号及引脚排列如47-1 所示。
图 47-1 CD40194 的逻辑符号 (a 图)及引脚功能 (b 图 )其中， D 0、 D 1、 D 2、 D 3 并行入端； Q 0、 Q 1、 Q 2、 Q 3 并行 出端： D IR 右移串行 入端，D IL 左移串行 入端；S 1 、S 操作模式控制端；ˉ R ˉ脉冲 入端。
d 异步 (亦称 无条件 )清零端； CPCD40194 有 5 种不同操作模式：即数据在D 3、 D 2、 D 1、 D 0 端并行送入寄存、右移(数据由 Q 0→Q 3 移 )、左移 (数据由 Q 3→Q 0 移 )、保持及清零。
S 1 、S 和ˉR 端的控制作用如表 47-1 所示。
表 47-1 S 、S 0和 R ˉ 的控制作用0 d 1 d2．移位寄存 功能 输 入输 出器的用途 CP SD D D D DQd 1 0 IRIL 0 1 2 3 0 1 23R ˉ SDQQ Q移位寄存器清零╳0╳╳ ╳╳╳╳╳╳00 0 0 除了可以作 寄 置数↑1 11 ╳ ╳a bc d abc d存器外， 通 适当 右移 ↑ 1 0 1 DSR╳╳ ╳ ╳ ╳ D SR Q 0 Q 1Q 2的 接， 可以成 左移↑11╳DSL╳╳╳ ╳Q 1Q 2Q 3 D SL移位寄存器型 保持↑100n n n n╳╳╳╳╳╳Q 0Q 1 Q 2 Q 3 数器、 序脉冲1nnnn保持↓╳╳ ╳╳╳╳╳ ╳Q 0Q 1Q 2Q 3生器、 串行累加器等， 可用作数据 ，即把串行数据 并行数据、 并行数据 串行数据等。
组成原理实验(五)-移位寄存器实验
计算机组成原理实验(五)-运算器扩展实验实验项目名: 移位寄存器实验实验要求：通过实验，理解移位操作的重要的作用;熟悉实验台上移位寄存器部件的硬件连线和移位操作的控制信号;掌握移位寄存器的控制方法;验证移位运算的意义。
实验内容:（1）完成电路连接。
将运算器单元、输入模块和输出模块挂接到总线上，连接好时序启停模块，为运算器工作提供基本的时序参考信号。
（2）分析运算器单元的移位寄存器的数据通路，确定通过该寄存器实现一次移位操作所需的控制序号序列，根据其发生的先后时序关系,写出相应的微控制信号序列。
（3）通过实验台的微控制输入开关，逐条的输入微控制信号，通过输入单元输入运算数据，在控制信号和时序信号的作用下，利用单步工作模式,控制移位寄存器工作，观察输出的计算结果。
通过实验完成以下内容：A、验证各种移位操作的控制方法，记录结果。
B、设计控制信号，充分利用移位操作，实现以下运算：详细说明：（1）实验中使用的移位寄存器位于运算器单元，是由一片74LS299芯片构造的移位寄存器，通过内部逻辑连接，该移位寄存器可以实现对数据的循环左、右移和带进位CN的循环左、右移。
充分利用各种提供的移位方式，配合上次实验课学过的运算单元，可以实现简单的乘法和除法运算。
下面看下利用移位器进行运算的基本方法和步骤：（a）移位操作的实现方法：✶通过输入模块将待操作的数据送到总线（SW-B）；✶将总线上的数据打入移位寄存器（移位寄存器装数操作，见表1）；✶对数据进行移位操作（根据表1的说明，合理的设置控制信号）✶将移位结果送到总线上，以便观察或其它使用（299-B）；（b）移位运算与加法运算的配合：由于实验台的硬件限制，要实现简单的乘法运算，可以手动根据乘数的对应位值配置加法和移位操作实现。
✶将DR1寄存器作为部分积寄存器，初始化清零；✶将DR2寄存器作为被乘数寄存器，初始化为被乘数的绝对值；✶从乘数（绝对值）的最低位开始，根据对应位的值，控制ALU作DR1+DR2或者不加；✶将加运算的结果送入299移位寄存器，做带进位的循环右移操作，将移位结果重新送回DR1寄存器；根据移位操作执行后CN标志，记录乘积的的最低位；✶重复上述第3-5步，直到所有的乘数位都已考虑，完成乘法运算，乘积为DR1(部分积寄存器)的值（高位）和记录的所有移出CN位（低位）的合并；（2各模块控制信号说明：①输入模块：✶SW-B，开关输入信息送数据总线控制信号。
电子技术实验报告6—移位寄存器及其应用
学生实验报告系别电子信息学院课程名称电子技术实验班级10通信A班实验名称实验六移位寄存器及其应用姓名葛楚雄实验时间2012年5月16日学号2010010101019 指导教师文毅报告内容一、实验目的和任务1.掌握四位双向移位寄存器的逻辑功能与使用方法。
2.了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器。
二、实验原理介绍1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。
根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图15-1所示。
图15-1 74LS194(或CC40194)的逻辑符号及引脚排列其中SR为右移串行输入端，SL为左移串行输入端；功能作用如表15-1所示。
2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示。
将输出端Q3与输入端SR相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次右移。
同理，将输出端Q0与输入端SL相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次左移。
（2）实现数据串、并转换○1串行/并行转换器串行/并行转换是指串行输入的数据，经过转换电路之后变成并行输出。
下面是用两片74LS194构成的七位串行/并行转换电路。
电路中S0端接高电平1，S1受Q7控制，两片寄存器连接成串行输入右移工作模式。
Q7是转换结束标志。
当Q7=1时，S1为0，使之成为S1S0=01的串入右移工作方式。
当Q7=0时，S1为1，有S1S0=11，则串行送数结束，标志着串行输入的数据已转换成为并行输出。
移位寄存器和计数器实验(lu)资料
2020/7/4
天道酬勤
27
预测波形:
2020/7/4
天道酬勤
28
3.置最小数法(非8421码)
同步预置最小数，最小数=N－M。本例中最
小数=16-7=9，即计数器从“1001”计到 “1111”。可利用“QCC”经反相后置数。电路最 简单。
0
00 01 11 10
Ø 0Ø0 0 ØØØ Ø ØØØ 1 ØØØ
0111→1110→1100→1000 √ 1001→0010 √ 0000 →0001√ 1101→1010 →0100 √ 1011→0110→1100→1000 √
电路具有自启动 1111→1110 → 1100→1000 √
φ φ 0000
φ ↑ DB C A
1↑
0000~1111
1
φ Qn3 Qn2 Qn1 Qn0
0
φ Qn3 Qn2 Qn1 Qn0
功能
异步清零 同步并入 8421计数 保持QCC=QCCn 保持QCC= 0
2020/7/4
天道酬勤
22
P150J2-设计过程:
反馈函数
Q3 Q2 Q1 Q0 QCC
CP
2020/7/4
天道酬勤
3
2. 功能表
2020/7/4
天道酬勤
4
当M0M1= 00 时，执行保持操作； 当M0M1= 01 时，执行左移操作； 当M0M1= 10 时，执行右移操作； 当M0M1= 11 时，执行并入操作；
2020/7/4
天道酬勤
5
举例1：试用74194附加门电路设计101001序列 信号发生器，用实验验证，用示波器双踪观察并 记录时钟和输出波形。
实验十七移位寄存器74164的逻辑功能测试
实验十七、移位寄存器74164的逻辑功能测试一、实验目的1、掌握中规模8位移位寄存器逻辑功能。
2、认识74LS164及其引脚封装。
二、实验预习要求1、复习有关寄存器的内容。
2、查阅74LS164及逻辑电路，熟悉其逻辑功能及引脚排列。
三、实验设备1、+5V直流电源2、单次脉冲源3、逻辑电平开关4、DM74LS164四、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中锁存的代码能够在移位脉冲的作用下一次左移和右移。
既能左移又能右移称为双向移位寄存器，只需要改变左、右移的控制信号可实现双向移位要求。
根据移位寄存器取存信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的8位移位寄存器，型号可为74LS164，其逻辑符号及引脚排列如图所示。
其中A、B为串行输入端；CLR为异步清零端；QH—QA为输入端；CLK为移位脉冲输入端；74164是一种串行输入、并行输出的器件，时钟高电平有效，没有时钟使能端，该器件用低电平复位图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输入条件建立之前QA、QB和QH相应的电平；QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平，表示移一位。
移位寄存器应用很广，可构成移位寄存器型计数器；属虚脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换位并行数据，或把并行数据转换位串行数据等。
五、实验内容1、测试74LS164的逻辑功能按图所示接线，A、B、CLK分别接至逻辑电平显示输入端。
QA—QH分别接至逻辑电平显示输出端。
14脚接+5V电源、7脚接地。
（1）清除：令CLR=0,其它输入均为任意态，这时寄存器输出QA—QH应均为0。
清除后，置CLR=1。
（2）置数：令CLR=1，送入任意2位二进制数，加CLK脉冲，CLK由0→1、CLK由1→0两种情况下寄存器输入状态的变化，观察寄存器输出状态变化是否发生在CLK脉冲的上升沿。
实验七 集成触发器的逻辑功能测试及应用 已改
实验七 集成触发器的逻辑功能测试及应用一实验目的1．熟悉JK 触发器的基本原理及逻辑功能。
2．熟悉D 触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。
3．触发器应用。
二、实验仪器及器件仪器：逻辑箱，示波器，数字万用表器材： 74LS74、74LS76、74LS00 三、实验基本原理：JK 触发器有J 输入端和K 输入端，而其R D 端和S D 端则具有置“0”置“1”功能，逻辑功能如下：当J=K=1时，CP 脉冲作用下，触发器状态翻转，写成Q n+1=n Q 当J=K=0时，CP 脉冲作用下，触发器保持原状态，写成O n+1=Q n 。
当J=1，K=0时，在CP 脉冲作用下，触发器置“1”，写成Q n+1=1。
当J=0，K=1时，在CP 脉冲作用下，触发器置“0”，写成Q n+1=0。
四、触发器的逻辑功能测试：1．JK 触发器（选择74LS76） （1）触发器置“0”“1”的功能测试： 表7—1 JK 触发器S D 、R D 功能表Q 将S D 、R D 分别接开关K i+1、K i ，Q 、Q 分别接发光二极管L i+1，L i ，按表7—1要求改变S D ，R D （J ，K ，CP 处于任意状态），并在S D R D 作用期间，任意改变J 、K 、CP 的状态，观察Q 和Q 的状态，将结果记录于 表7—1。
（2）J 、K 触发器逻辑功能的测试：将J 、K分别接开关，而上述实验中的SD 、R D 所接开关保持，并置于S D =1，R D =1的状态，时钟CP 接单脉冲信号源的输出P+，按表7—2要求，将结果记录于表7—2。
（3）将JK 触发器J=K=“1”，构成计数电路，用双踪示波器观察CP 、Q 的波形图7—12．D触发器：（选择74LS74）（1）触发器置“0”置“1”功能的测试：将S D、R D分别接开关，Q、Q分别接发光二极管，按表7—3要求改变SD、R D（D及CP处于任意状态）并在S D、R D作用期间，任意改变D与CP的状态，测试S D、R D的功能，并将测试结果记录于表7—3。
移位寄存器实验报告doc
移位寄存器实验报告篇一：移位寄存器实验报告移位寄存器实验报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。
根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。
74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。
该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。
有如下功能表（三）实验内容1. 按如下电路图连接电路十个输入端，四个输出端，主体为74194. 2. 波形图参数设置：End time：2usGrid size:100ns 波形说明：clk:时钟信号；clrn：置0 s1s0:模式控制端 sl_r:串行输入端 abcd：并行输入 qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。
3. 数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102 clk:122 clk0:125 clrn:95 q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72 sl_r:82,83 结论：下载结果与仿真结果一致，下载正确。
一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。
五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻辑电路。
根据移位寄存器存取信息的方式不同可以分为串入串出，串入并出，并入串出，并入并处4种形式。
应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并转换，并串转换等。
移位寄存器74164
1
01
01
01
1
00
00
11
1
00
00
00
Q3
0
11
00
01
C 清零 置数
计数
保持
20
集成同步十进制计数器74162
符号：
Q0 Q1 Q2 Q3 C
Q0 Q1 Q2 Q3 C
CP
74 163
LD
Q 0Q 1Q 2Q 3 R d S 1 S 2
Rd：同步复位信号，其它同 74163。74162是十进制计数器， 当计到9时进位输出变为高电平。
D1
F2 S1 S 0 D3 D0
D2
F3 S1 S 0 D3 D0
DSL
D3
3
双向移位寄存器T4194功能
电路由四个RS触发器、四个4-1MUX和一些门电路组成。
DIL：左移输入
DIR：右移输入
S1S0：功能选择 CP：时钟，上升沿触发
Cr：清零
D0D1D2D3：并行输入 Q0：左移位输出
Q0Q1Q2Q3：并行输出 Q3：右移位输出
功能表： （74160功能 表与此相同）
CP Rd S1 S2 LD 功能 C X 0 X X X 清零 0 X 1 0 1 1 保持 保持 X 1 X 0 1 保持 0 1 1 1 0 置数 1 1 1 1 计数
11
74161时序图
Rd LD
D0 0 D1 0 D2 1 D3 1
CP
S1
S0
15
74191时序图
LD
D0 D1 D2 D3 CP D/U
EN
Q0
10101001010101
Q1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十七、移位寄存器74164的逻辑功能测
试
一、实验目的
1、掌握中规模8位移位寄存器逻辑功能。
2、认识74LS164及其引脚封装。
二、实验预习要求
1、复习有关寄存器的内容。
2、查阅74LS164及逻辑电路，熟悉其逻辑功能及引脚排
列。
三、实验设备
1、+5V直流电源
2、单次脉冲源
3、逻辑电平开关
4、DM74LS164
四、实验原理
1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中锁存的代码能够在移位脉冲的作用下一次左移和右移。
既能左移又能右移称为双向移位寄存器，只需要改变左、右移的控制信号可实现双向移位要求。
根据移位寄存器取存信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的8位移位寄存器，型号可为74LS164，其逻辑符号及引脚排列如图所示。
其中A、B为串行输入端；
CLR为异步清零端；
QH—QA为输入端；
CLK为移位脉冲输入端；
74164是一种串行输入、并行输出的器件，时钟高电平有效，没有时钟使能端，该器件用低电平复位
图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输入条件建立之前QA、QB和QH相应的电平；QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平，表示移一位。
移位寄存器应用很广，可构成移位寄存器型计数器；属虚脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换位并行数据，或把并行数据转换位串行数据等。
五、实验内容
1、测试74LS164的逻辑功能
按图所示接线，A、B、CLK分别接至逻辑电平显示输入端。
QA—QH分别接至逻辑电平显示输出端。
14脚接+5V电源、7脚接地。
（1）清除：令CLR=0,其它输入均为任意态，这时寄存器输出QA—QH应均为0。
清除后，置
CLR=1。
（2）置数：令CLR=1，送入任意2位二进制数，加CLK脉冲，CLK由0→1、CLK由1→0两种
情况下寄存器输入状态的变化，观察寄存器输
出状态变化是否发生在CLK脉冲的上升沿。
附：
实验报告
一、实验步骤
1、按图1的引脚功能表接好电路。
2、按如下步骤测试功能：
（1）异步清零功能：当=0时，这时Q3Q2Q1Q0=0000，双
向移位寄存器清零。
其它输入信号都不起作用，与CP无关，故称为异步清零。
（2）保持功能：当=1，且CP=0或M1 =M2=0时，双
向移位寄存器保持状态不变。
（3）同步并行送数功能：当=1，M1 =M2=1时，在
CP上升沿操作下，并行输入数据d3 d2 d1 d0送入寄存器。
（4）右移串行送数功能：当=1，M1 =0、M2=1时，在
CP上升沿操作下，可依次把加在端的数据从时钟触发器
行送入寄存器中。
（5）左移串行送数功能：当=1，M1 =1、M2=0时，在
CP上升沿操作下，可依次把加在DS L端的数据从时钟触发器串行送入寄存器中。
二、实验结果
根据实验可得到如下状态图：
三、实验注意事项
1、按图接好电路；
2、接电源时注意电源和地之间不要短接；
3、注意各个控制端不要接反了或接错了；
4、在检查电路没有问题后，再接通电源。
四、实验小结
通过本实验，让我进步的了解了74LS164的功能，为以后的使用提供了基础。
实验人：陈俊先。