第8课 软件锁相环SPLL
锁相环PLL
光耦合器
2.电流传输比 光耦合器的重要参数，通常用直流电流传 输比来表示，当输出电压保持恒定时，它等 于直流输出电流IC与直流输入电流IF的百分 比。有公式 CTR=IC/IF *100%。
光耦合器
六、选用原则
1.光耦合器的电流传输比（CTR）的允许范围为 50%-200%。 这时因为当CTR<50%时，光耦合器中的LED就需 要较大的工作电流（IF>50mA），才能正常控制占 空比，这会增大光耦合器的功耗。如果当 CTR<200%，在启动电路或者当负载发生突变时， 有可能造成误触发，影响正常输出。
其中，1.通用型属于中速光耦合器，其电流传输比 为25%-300%。达林顿型光耦合器的速度较低，其 电流传输比可达到100%-5000%。 2.高速型光耦合器具有速度快、输出线性好等优点。 由光集成电路构成的光耦合器属于高速光耦，电流 传输比较大。
光耦合器
3.光纤型光耦合器能够耐压高，其绝缘电压 值超过100kV。 4.光敏晶闸管型光耦合器属于大功率输出的 光耦典型产品有4N39（内含单向晶闸管）， IS607（内含双向晶闸管）。光敏场效应管型 光耦合器的特点是速度快，交、直流两用。
隔离变压器
三、图形符号（见P56 图5-17）
隔离变压器
四、作用
隔离变压器是交流电源转换的一种重要的静止型电 磁感应器件，广泛应用于电器、控制、船舶及测试 等行业。 1.绝缘耐压特性 2.电源滤波作用
隔离变压器
五、应用
图一 常见的晶闸管触发电路
图二 典型的直接耦合式GTO驱动电路
光耦合器
一、概念 光耦合器（Optical Coupler）也称光电耦合 光耦合器 器或隔离器，简称光耦 光耦。 光耦
锁相环原理及应用PLL
锁相环原理及应用PLL （Phaze Locked Loop ）锁相环自1932年问世以来，其应用领域遍及频率相位跟踪控制的各个领域，如通信、雷达、航天、测量、电视、控制等。
随着集成技术的发展，其应用的重要性已成为从事检测、通信、控制工作人员非常重要的应用工具手段，成为电子设备中常用的一种基本部件。
鉴于上述情况，非常有必要学习和掌握这门技术。
它是什么器件有如此大的威力呢？锁相环：是一个闭环的相位控制系统，它跟踪输入信号的相位，并自动锁定。
实现对输入信号频率和相位的自动跟踪。
它跟踪固定频率的输入信号时无频差，跟踪信号的相位时（锁相控制）精度很高；跟踪信号的频率变化的输入信号时（收音机）精度也很高。
它对输入信号恰似一个窄带跟踪滤波器，能够跟踪淹没在噪声之中的微弱信号。
鉴于上述种种独特功能，它在电子设备中越来越广泛地被采用。
它的窄带跟踪滤波和低门限特性，使它成为从噪声中检测调频调相合调幅信号的最佳方法之一。
§1 锁相环工作原理 一、组成：锁相环由三个基本部件组成：鉴相器（PD ）、低通滤波器（LF ）和压控振荡器（VCO ）构成。
与相敏检测器的不同之处在于参考信号由输出的信号闭环形成。
1.鉴相器：是一个相位比较环节，它把输入信号()i u t 与压控振荡器输出信号()o u t 的相位进行比较，产生对应两信号相位差的误差电压()e u t 。
()[()],e e u t f t θ= ()e t θ是两信号相位差鉴相器特性[()]e f t θ可以是多种多样的，有正弦形、方波、三角形、锯齿形特性。
它的电路有各种形式，主要有两类： 1） 相乘器电路2） 序列电路：它的输出电压是输入信号过零点与反馈电压过零点之间时间差的函数。
这类鉴相器的输出只与波形的边沿有关，适用于方波，通常用电路构成。
2.低通滤波器（环路）：具有低通特性，滤除()e u t 中的变频成分和噪声，以保证环路要求的性能，增加环路的稳定性，产生对应()e u t 的一个直流控制电压()d u t 。
PLL锁相环的基本原理
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1，图1一、鉴相器（PD）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。
1．异或门鉴相器异或门的逻辑真值表示于表1，图2是逻辑符号图。
从表1可知，如果输入端A和B分别送入占空比为50%的信号波形，则当两者存在相位差Dθ时，输出端F的波形的占空比与Δθ有关，见图3。
将F输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与Δθ有关，这样，我们就可以利用异或门来进行相位到电压的转换，构成相位检出电路。
于是经积分器积分后的平均值（直流分量）为：U = Vdd * Δθ/π (1)不同的Δθ，有不同的直流分量Vd。
Δθ与V的关系可用图4来描述。
从图中可知，两者呈简单线形关系：Ud = Kd *Δθ(2)Kd 为鉴相灵敏度图3图42．边沿触发鉴相器前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。
而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。
二、压控振荡器（VCO）压控振荡器是振荡频率ω0受控制电压UF（t）控制的振荡器，即是一种电压——频率变换器。
VCO的特性可以用瞬时频率ω0（t）与控制电压UF（t）之间的关系曲线来表示。
未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO的振荡频率，称为自由振荡频率ωom，或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为：ωo（t）= ωom + K0 UF（t）式中，K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。
锁相环pll原理与应用
$number {01}
目 录
• 锁相环PLL的基本原理 • 锁相环PLL的种类与特性 • 锁相环PLL的应用 • 锁相环PLL的发展趋势与挑战 • 锁相环PLL的设计与实现
01
锁相环PLL的基本原理
PLL的基本结构
鉴相器（PD）
用于比较输入信号和反馈信号的相位 差。
压控振荡器（VCO）
相位同步
锁相环PLL用于电力系统的相位同步，确保不同电源之间的相位一 致，提高电力系统的稳定性。
频率跟踪
锁相环PLL用于电力系统的频率跟踪，实时监测电网频率变化，确 保电力系统的正常运行。
故障定位
通过分析电网信号的相位和频率变化，结合锁相环PLL实现电力故 障的快速定位和排查。
其他领域的应用
电子测量
PLL的发展趋势
高速化
随着通信技术的发展， 对信号的传输速率要求 越来越高，锁相环PLL 的频率合成速度和跟踪
速度也在不断加快。
数字化
随着数字信号处理技术 的进步，越来越多的锁 相环PLL开始采用数字 控制方式，提高了系统 的稳定性和灵活性。
集成化
为了减小电路体积和降 低成本，锁相环PLL的 集成化程度越来越高， 越来越多的功能被集成
软件PLL具有灵活性高、可重 构性好等优点，但同时也存在 计算量大、实时性差等缺点。
各种PLL的优缺点比较
1 2
3
模拟PLL
优点是响应速度快、跟踪性能好；缺点是元件参数漂移、温 度稳定性差。
数字PLL
优点是精度高、稳定性好、易于集成；缺点是响应速度慢、 跟踪性能较差。
软件PLL
优点是灵活性高、可重构性好；缺点是计算量大、实时性差 。
锁相环
i (t ),o (t )
瞬时相位
uo (t ) U 2m cos[ot o (t )] U 2m coso 式中， 0 是为压控振荡器在输入控制电压为零或为直流
电压时的振荡频率，称为电路的固有振荡频率。设乘法器 的增益系数为Am，则鉴相器输出的误差电压ud(t)
在控制电压的作用下，输出信号频率在固有频率的基础上 按一定规律变化的振荡电路。
作用——使振荡频率向输入信号的频率靠拢，直至两者的频 率相同，相位差恒定。
3 锁相环的基本组成分析
3、压控振荡器（VCO）
输入输出特性（线性）：
o(t ) o Aouc(t )
Ao
压控灵敏度
3 锁相环的基本组成分析
pe(t ) AdAoAF(p )sin e(t ) pi(t )
瞬时频差 控制频差 固有频差
捕捉过程—环路由失锁进入锁定的过程
捕捉带(Δωp )—— 环路由失锁状态进入锁定状态所 允许信号频率偏离的最大值。
捕捉时间(τP )——环路由失锁状态进入锁定状态所 需的时间
跟踪过程—环路维持锁定的过程
1 锁相环路概述 一、基本概念（绪）
其中，当输出信号频率与输入信号频率相同时，输出信号与 输入信号之间的相位差同步（相位差为常数）。故称为锁相 环路，简称为锁相环。 其中，频率相同是目的，相位同步（锁定）是手段。 （具体）：锁相环将输入信号与输出信号间的相位进行比较， 产生相位误差电压，来调整输出信号的频率，最终达到：相 位锁定，信号同频。
则上式可写为
3 锁相环的基本组成分析
3、压控振荡器（VCO）
压控振荡器传递给鉴相器的反馈信号起作用的不是瞬时角 频率而是它的瞬时相位。 所以，VCO在锁相环中起了一次 积分作用，因此也称为环路中的固有积分环节。 对 o( t ) o Aouc(t ) 积分，得
PLL锁相环详解-经典收藏
PLL的概念我们所说的PLL。
其实就是锁相环路，简称为锁相环。
许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
目前锁相环主要有模拟锁相环，数字锁相环以及有记忆能力（微机控制的）锁相环。
PLL的组成锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
压控振荡器（VCO）的基本概念调节可变电阻或可变电容可以改变波形发生电路的振荡频率，一般是通过人的手来调节的。
而在自动控制等场合往往要求能自动地调节振荡频率。
常见的情况是给出一个控制电压（例如计算机通过接口电路输出的控制电压），要求波形发生电路的振荡频率与控制电压成正比。
这种电路称为压控振荡器，又称为VCO或u-f转换电路。
压控振荡器是锁相环中关键部件，在实际应用中有很多种结构。
压控振荡器（VCO）电路的举例和原理利用集成运放就可以构成精度高、线性好的压控振荡器。
我们知道积分电路输出电压变化的速率与输入电压的大小成正比，如果积分电容充电使输出电压达到一定程度后，设法使它迅速放电，然后输入电压再给它充电，如此周而复始，产生振荡，其振荡频率与输入电压成正比。
即压控振荡器。
锁相环PLL原理与应用-经典共66页文档
6
、
露
凝
无Hale Waihona Puke 游氛，天
高
风
景
澈
。
7、翩翩新 来燕，双双入我庐 ，先巢故尚在，相 将还旧居。
8
、
吁
嗟
身
后
名
，
于
我
若
浮
烟
。
9、 陶渊 明（ 约 365年 —427年 ），字 元亮， （又 一说名 潜，字 渊明 ）号五 柳先生 ，私 谥“靖 节”， 东晋 末期南 朝宋初 期诗 人、文 学家、 辞赋 家、散
Thank you
1
0
、
倚
南
窗
以
寄
傲
，
审
容
膝
之
易
安
。
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂，怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
文 家 。汉 族 ，东 晋 浔阳 柴桑 人 （今 江西 九江 ） 。曾 做过 几 年小 官， 后辞 官 回家 ，从 此 隐居 ，田 园生 活 是陶 渊明 诗 的主 要题 材， 相 关作 品有 《饮 酒 》 、 《 归 园 田 居 》 、 《 桃花 源 记 》 、 《 五 柳先 生 传 》 、 《 归 去来 兮 辞 》 等 。
锁相环PLL原理与应用
V V
2—9KHZ频率合成器
9V 100K 10K 47n
16 13 9
晶振
14
40 46
Uo 4
1K Hz
3
11
67 5 8
10 0K
1n
9V
3 16 RE SET
14
15
40 17
8
13
2 4 7 10 1 5 6 9 11
X2 X4 X6 X8 X1 X3 X5 X7 X9
3）拨盘开关式1—999KHZ
百位
A VD D
4X 100 K
8421
十位
A VD D
4X 100 K
8421
个位
A VD D
4）健盘置数式1—999KHZ频率合 成器 （P12）
• 就是用数字健盘以及某些数字IC替代拨盘 V开关构成1——999KHZ频率合成器。最终
应做到：当顺序按键盘旳任意三个健（如 5.9.2）时，则输出信号旳频率就为592KHz。 置数部分旳框图如图
捕获带旳测量
• 环路失锁后，缓慢变化信号源频率， 从高端或低端向４０４６Ａ旳中心 频率接近，当信号源频率分别为fＰ H和fＰL时，环路又锁定。则环路捕 获带ΔfP ＝ fPH－fPL。
f H f P fL f o L P f H H f H
ωn、ξ旳测量 P（8）
9V
9V
10K
W1
10K
16 15 14 13 12 11 10
9
晶振
14
4
OU T
1K Hz
PD 2
40 46
VC O
3
8
5 11 6
7
锁相环PLL的基本概念
锁相环PLL的基本概念锁相环频率合成器的各个部件基准频率源：基准频率源提供一个稳定频率源，其频率为fr，一般用精度很高的石英晶体振荡器产生，是锁相环的输入信号。
签相器：签相器是一个误差检测元件。
它将基准频率源的输出信号fr的相位与压控振荡器输出信号fo的相位相比较，产生一个电压输出信号ud，其大小取决于两个输入信号的相位差。
低通滤波器：低通滤波器的输入信号是签相器的输出电压信号ud，经过低通滤波器后ud的高频分量被滤除，输出控制电压uo去控制压控振荡器。
压控振荡器（VCO）：压控振荡器的输出信号频率fo与它的输入控制电压uo成一定比例，而分频器将锁相环的输出信号fo反馈给签相器，形成一个负反馈，从而使输入信号和输出信号之间的相位差保持恒定。
反馈分频器：分频器为环路提供一种反馈机制，当分频系数N=1时，锁相环系统的输出信号频率fo等于输入信号频率fr：fo=fr信号锁定后有： f o=f f=f r当分频器的分频系数N>1，有： f o=N·f f即ff = f o/ N环路锁定后有：f f = f rf o=N·f f = N·f r12.2.2 MC68HC908GP32的CGM结构及外部连接CGM内部结构晶体振荡电路：晶体振荡电路通过外接石英或陶瓷振荡器产生稳定不变的时钟信号CGMXCLK，CGMXCLK直接输出给系统集成模块SIM和AD转换器。
同时也输出到时钟选择模块。
CGMXCLK经过缓冲后输出到锁相环频率合成器，作为PLL 信号源，这一路信号称为CGMRCLK。
锁相环频率合成器：PLL电路通过压控振荡器（VCO）产生CGMVCLK信号，输出到时钟选择电路。
其频率可通过软件编程控制。
图中CGMXFC为接滤波电路的引脚。
时钟选择电路：时钟发生模块的输出信号CGMOUT有两种来源：直接采用晶振电路产生的CGMXCLK信号二分频，也可以采用压控振荡器（VCO）产生CGMVCLK信号二分频，时钟选择电路可以通过软件编程决定采用那种信号来源。
锁相环(pll)的工作原理
锁相环(pll)的工作原理英文回答：A phase-locked loop (PLL) is a control system that is widely used in electronic circuits to synchronize the phase and frequency of an output signal with that of a reference signal. It consists of three main components: a voltage-controlled oscillator (VCO), a phase detector, and a loop filter.The working principle of a PLL can be explained in the following steps:1. Phase Detection: The phase detector compares the phase of the reference signal with that of the output signal from the VCO. It generates an error signal that represents the phase difference between the two signals.2. Frequency Control: The error signal is filtered by the loop filter to remove any unwanted noise and to providea smooth control signal. This control signal is then applied to the VCO, which adjusts its frequency based on the control input.3. Phase Comparison: The output signal from the VCO is again compared with the reference signal, and the process of phase detection and frequency control is repeated. This feedback loop continues until the phase difference between the two signals is minimized.4. Locking: Once the phase difference is reduced to zero, the PLL is said to be locked. At this point, the output signal is in sync with the reference signal, and the VCO maintains a stable frequency and phase relationship with the input signal.The PLL can be used in various applications, such as clock synchronization, frequency synthesis, and demodulation. It provides a reliable and accurate methodfor maintaining phase and frequency coherence between different signals.中文回答：锁相环（PLL）是一种广泛应用于电子电路中的控制系统，用于将输出信号的相位和频率与参考信号同步。
一文让你彻底明白“什么是锁相环PLL及其工作原理”
锁相环PLL1、PLL基本介绍目前我见到的所有芯片中都含有PLL模块，接下来主要介绍如何利用PLL对晶振进行倍频及PLL的原理。
1）时钟与振荡电路在芯片中，最重要的就是时钟，时钟就像是心脏的脉冲，如果心脏停止了跳动，那人也就死亡了，对于芯片也一样，那时钟是怎么来的呢？时钟可看成周期性的0与1信号变化，而这种周期性的变化可以看成振荡。
因此，振荡电路成为了时钟的来源。
小注：振荡电路的形成可以分两类：✧石英晶体的压电效应：电导致晶片的机械变形，而晶片两侧施加机械压力又会产生电，形成振荡。
它的谐振频率与晶片的切割方式、几何形状、尺寸有关，可以做得精确，因此其振荡电路可以获得很高的频率稳定度。
✧电容Capacity的充电放电：能够存储电能，而充放电的电流方向是反的，形成振荡，可通过电压等控制振荡电路的频率。
2）PLL与倍频① PLL电路组成由上面可以知道，晶振由于其频率的稳定性，一般作为系统的外部时钟源。
但晶振的频率虽然稳定，但是频率无法做到很高（成本与工艺限制），因此芯片中高频时钟就需要一种叫做压控振荡器VCO（Voltage Controlled Oscillator）的东西生成了（顾名思义，VCO就是根据电压来调整输出频率的不同），可压控振荡器也有问题，其频率不够稳定，而且变化时很难快速稳定频率，这就是标准开环系统所出现的问题，解决办法就是接入反馈，使开环系统变成闭环系统，并且加入稳定的基准信号与反馈比较，以便生成正确的控制。
因此，为了将频率锁定在一个固定的期望值，锁相环PLL出现了一个锁相环电路，PLL电路通常由以下模块组成：鉴相器PD（Phase Detector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者差异的信号。
低通滤波器LPF（Low-Pass Filter）：将PD中生成的差异信号的高频成分滤除，保留直流部分。
压控振荡器VCO（Voltage Controlled Oscillator）：根据输入电压，输出对应频率的周期信号，利用变容二极管（偏置电压的变化会改变耗尽层的厚度，从而影响电容大小）与电感构成的LC谐振电路构成，提高变容二极管的逆向偏压，二极管内耗尽层变大，电容变小，LC电路的谐振频率提高，反之，降低逆向偏压时，二极管内电容变大，频率降低。
锁相环PLL原理与应用ppt
其他特 VIP专享精彩活动
权
VIP专属身份标识
开通VIP后可以享受不定期的VIP随时随地彰显尊贵身份。
专属客服
VIP专属客服，第一时间解决你的问题。专属客服Q全部权益：1.海量精选书免费读2.热门好书抢先看3.独家精品资源4.VIP专属身份标识5.全站去广告6.名
这种情况应认为是“失锁”。只有出现两 个同频的稳定波形时才认为是“锁定
捕捉带的测量
• 环路失锁后，缓慢改变信号源频率，
从高端或低端向４０４６Ａ的中心
频率靠近，当信号源频率分别为fＰ H和fＰL时，环路又锁定。则环路捕 捉带ΔfP ＝ fPH－fPLfPH fHH
f
ωn、ξ的测量
捕捉带
• 失锁时，ωoωi，如果从两个方向 设法改变ωi，使ωi向ωo靠拢，进 而使ωo =（ωi－ωo），当ωo 小到某一数值时，环路则从失锁进 入锁定状态。这个使PLL经过频率 牵引最终导致入锁的频率范围称为 捕捉带ωp。
同步带ωH，捕捉带ωp 和VCO 中 心频率ωo的 关系
o P
H
-
实验原理及步骤 P（4）
9V
9V
10K
W1
10K
Ui
T
16 15 14 13 12 11 10
9
Ui 100u
4046B
A1
12345678
UF
A2
P（8）
1n
9V
1M
10K
16 15 14 13 12 11 10 9
4046A 12345678
100K
Uf 100K
510 4n7
1n 9V
100K
100K
9V 10K
W2 10K
锁相环PLL原理与应用
ud Ad ui (t )uo (t ) Ad 2 2 cos[o (t )t o (t )]sin[i (t )t i (t )] Ad sin{[o (t )t o (t )] [i (t )t i (t )]}
压控振荡器VCO：是一个振荡频率受控制电压控制 的振荡器，而振荡频率与控制电压之间成线性关系。 在PLL中，压控振荡器实际上是把控制电压转换为相 位。
锁相环中的鉴相器通常由模拟乘法器组成 也可以由数字电路组成
ui (t ) 2 sin[i (t )t i (t )] uo (t ) 2 cos[o (t )t o (t )]
当|Δωi|>ΔωP时，环路不能进入锁定状态。
常用的锁相环电路为一二阶系统。 系统自然谐振频率ωn及阻尼系数ζ是两个重要参数。 1.ωn越小，环路的低通特性截止频率越小、等效带
通滤波器的带宽越窄；
2.ζ越大，环路稳定性越好。
3.当环路输入端有噪声时，φi(t)将发生抖动，ωn越
小，环路滤除噪声的能力越强。
Ad是鉴相器的增益
Ad sin{[o (t )t o (t )] [i (t )t i (t )]}
用低通滤波器LPF将上式中的和频分量滤掉，剩下的 差频分量作为压控振荡器的输入控制电压
uc Ad sin{[o (t )t o (t )] [i (t )t i (t )]}
数为n+1，
n为LPF的阶数。如采用一阶无源RC积分滤波器
时，则PLL为二阶。锁相环的阶数始终比环路滤波器高一阶。
锁相环
所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL表示。
锁相环路是由鉴相器(简称 PD)、环路滤波器（简称 LPF或LF）和压控振荡器（简称 VCO）三个部件组成闭合系统。
这是一个基本环路，其各种形式均由它变化而来PLL概念设环路输入信号v i= V im sin(ωi t+φi)环路输出信号v o= V om sin(ωo t+φo)——其中ωo=ωr+△ωo通过相位反馈控制，最终使相位保持同步，实现了受控频率准确跟踪基准信号频率的自动控制系统称为锁相环路。
PLL构成由鉴相器（PD）环路滤波器（LPF）压控振荡器（VCO）组成的环路。
PLL原理从捕捉过程→锁定A.捕捉过程（是失锁的）a.φi┈φi均是随时间变化的，经相位比较产生误差相位φe=φi-φo,也是变化的。
b.φe(t)由鉴相器产生误差电压v d(t)=f(φe)完成相位误差—电压的变换作用。
v d(t)为交流电压。
c. v d(t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由VCO产生控制角频差△ω0,使ω0随ωi变化。
B.锁定（即相位稳定）a.一旦锁定φe(t)=φe∞（很小常数）v d(t)= V d（直流电压）b.ω0≡ωi输出频率恒等于输入频率（无角频差，同时控制角频差为最大△ω0max, 即ω0=ωr＋△ω0max。
ωr为VCO固有振荡角频率。
）锁相基本方程和相位模型（时域）★★各部件相位模型★鉴相器(PD)相位模型⊙数学模式v d(t)=A D sinφe(t)⊙相位模式★环路滤波器(LPF)相位模式⊙数学模式v c(t)=A F(P)v d(t)⊙相位模式★压控振荡器(VCO)相位模式⊙数学模式⊙相位模式★★环路相位模型★相位模式：指锁相环(PLL)输入相位和输出相位的反馈调节关系。
★相位模型：把鉴相器,环路滤波器和压控振荡器三个部件的相位模型依次级联起来就构成锁相相位模型。
锁相环(PLL)的工作原理
锁相环(PLL)的工作原理1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。
即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为:（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。
锁相环路PLL电路基础.ppt
（2）环路低通滤波器滤除鉴相器输出中的高频分量，
然信后号把频输率出随电着压输入uc(电t)加压到的V变C化O的而输变入化端。，如V果C二O的者本频振率
6.1 锁相环路（PLL）电路基础
6.1.1 锁相环路的基本特性
锁相环路（PLL，Phase Locked Loop）是一个相位误 差控制系统，是将参考信号与输出信号之间的相位进 行比较，产生相位误差电压来调整输出信号的相位， 以达到与参考信号同频的目的。
1．良好的跟踪特性 锁相环路的输出信号频率可以精确地跟踪输入参考信
（6.1.4）
AmU1mU2m ，其中，Am为乘法器的增益系
数，
量纲为1/V。 (t) i (t) o (。t)
鉴相器的作用是将两个输入信号的相位差 (t) i (t) o (t)
转变为输出电压ud (t)。
由式（6.1.4）可得出鉴相特性，如图6.1.2所示。
数为输出电压uc(t)与输入电压ud(t)之比，即
1
1
H ( j) uc ( j) jC RC
ud ( j) R 1 j 1
jC
RC
（6.1.5）
改为拉氏变换形式，用s代替j，得
1
1
H (s) RC 1
s 1 s 1 s 1
RC
（6.1.6）
o改变，减少它与i之差，直到保持i= o ，相位差为，
这一过程叫做环路跟踪过程。
由此可见，压控振荡器在环路中起了一次理想积分作 用，因此压控振荡器是一个固有积分环节。