LVDS接口电路及设计
LVDS原理及设计指南
LVDS原理及设计指南LVDS全称为低压差分信号(Low Voltage Differential Signaling)，是一种高速串行接口技术，广泛应用于电子设备中进行高速数据传输。
LVDS主要通过两对差分信号进行数据传输，其中一对信号传输高电平信号，另一对信号传输低电平信号，通过差分运算来提高抗干扰能力和抗噪声能力，以实现高质量的数据传输。
LVDS的工作原理如下：1.发送端：将输入信号通过电流驱动压缩成低压差分信号，并通过双绞线传输给接收端。
2.传输线路：使用双绞线进行数据传输，利用差分运算来抵消传输线上的共模噪声和反射噪声。
3.接收端：对接收到的低压差分信号进行解码，还原成原始的输入信号。
设计LVDS接口时需要注意以下几点：1.信号线路的设计：为了保证信号的完整性和稳定性，需要控制信号线的阻抗匹配，减小信号线的长度和延迟，并避免信号线与高频噪声信号线的交叉和平行布线。
2.布线和PCB设计：保持信号线的长度均匀，并尽量使用同一层或相邻层进行差分信号线布线，以减小信号线之间的不平衡和串扰。
3.电源和接地：为了提供噪声的抑制和信号的稳定性，需要使用低噪声电源和低阻抗接地。
4.EMI抑制：由于LVDS接口传输速率高，会引起较大的电磁辐射干扰，因此需要在设计中加入适当的EMI抑制措施，如电磁屏蔽、地线设计和滤波器等。
5.信号匹配：为了保证所发送信号的完整性和稳定性，需要将发送端与接收端之间的差分阻抗匹配，以最大限度地减小信号反射和串扰。
总之，LVDS是一种高速串行接口技术，通过差分运算进行数据传输，具有抗噪声和抗干扰能力强的特点。
在设计LVDS接口时需注意信号线路的设计、布线和PCB设计、电源和接地、EMI抑制以及信号匹配等方面，以保证高质量的数据传输。
LVDS屏接口定义解析
常见LVDS 屏接口定义讲解很多初学者对于如何区分屏的接口类型很是头疼，是LVDS 屏，TTL 屏还是RS DS 屏？总是很难搞清出。
如何快速识别出液晶屏的接口类型则需要一些经历的，下面从屏的屏线接口的样式来对接口类型做出分类的介绍，帮助大家快速识别屏的接口类型。
以下方法是个人认识，缺乏之处请大家谅解。
〔1〕TTL 屏接口样式：D6T 〔单6位TTL 〕：31扣针，41扣针。
对应屏的尺寸主要为笔记本液晶屏〔8寸，10寸，11寸，12寸〕，还有局部台式机屏15寸为41扣针接口。
S6T 〔双6位TTL 〕：30＋45针软排线，60扣针，70扣针，80扣针。
主要为台式机的14寸，15寸液晶屏。
D8T 〔单8位TTL 〕：很少见S8T 〔双8位TTL 〕：有，很少见80扣针〔14寸，15寸〕 〔2〕LVDS 屏接口样式：D6L 〔单6位LVDS 〕：14插针，20插针，14片插，30片插〔屏显基板100欧姆电阻的数量为4个〕主要为笔记本液晶屏〔12寸，13寸，14寸，15寸〕 D8L 〔单8位LVDS 〕：20插针〔5个100欧姆〕〔15寸〕S6L 〔双6位LVDS 〕：20插针，30插针，30片插〔8个100欧姆〕〔14寸，15寸，17寸〕S8L 〔双8位LVDS 〕：30插针，30片插〔10个100欧姆电阻〕〔17寸，18寸，19寸，20寸，21寸〕 〔3〕RSDS 屏接口样式:50排线，双40排线，30＋50排线。
主要为台式机〔15寸，17寸〕液晶屏。
上面我们知道了屏的型号和接口了，但是我们还不知道这个是多少位的屏和多少的供电，为了让大家轻松搞会这一步，我们拿一个单6位LVDS 的屏来解析一下，此款屏的型号为：LP141*3〔20针插接口〕屏接口定义在液晶屏的规格书里面都有这一个页面在屏的接口定义中我们看出液晶屏的供电为3.3这里面出现了两组数据每组中都有一对时钟信号，这个屏我们就能看出这是一个30针双8位屏，屏的供电为5V。
LVDS接口电路及设计
LVDS接口电路及设计摘要：本文介绍了LVDS接口的基本原理和电特性，通过与其他接口技术进行对比，反映出LVDS接口在高速数据传输应用方面的优势，并结合实例指出了LVDS接口电路的设计原则。
关键词：低电压差分信号；电压摆幅；接口；驱动器；接收器概述LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA （电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。
1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA－644标准。
1996年3月，IEEE公布了IEEE 1596.3标准。
这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。
LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB 连线，也可以是特制的电缆。
标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。
LVDS接口的原理及电特性一个简单的LVDS传输系统由一个驱动器和一个接收器通过一段差分阻抗为100Ω的导体连接而成，如图1所示。
驱动器的电流源（通常为3.5mA）来驱动差分线对，由于接收器的直流输入阻抗很高，驱动器电流大部分直接流过100Ω的终端电阻，从而在接收器输入端产生的信号幅度大约350mV 。
LVDS电路设计论文精品资料
按照上述分析，对电路进行仿真，从仿真结果来看，电路的设计达到了预期的要求。
LVDS电路设计论文
1LVDS电路接I/O电路设计
1.1基本原理LVDS驱动线路可以有多种结构，常见的包括单电源模式、双电流电源和电压模式。单电流源模式需要较大的电阻，如果采用传输逻辑实现电压驱动，需要复杂的电路对电压进行修正。因此在设计中可以选择双电流源模式进行驱动。电路如图：双电流源模式的电阻需求较小，可以方便的提供恒定电流，相对稳定。双电流源模式，对PMOS管以及NMOS管进行分别设置，形成两个电流镜（M1、M2、M3、M4）。通过适当的调节可以保证电流输出稳定在3.5mA。M2和M4、R组成偏置电路产生偏置电流，然后通过电流镜映射到M1和M3端，为驱动电路提供电流。如果in1是高电平则M5、M8导通，M6、M7阻断。电流从M5通过，从out1输出，经过电阻控制后再从out2输入，进入M8后经过M3，形成一个回路。这样驱动电路输出端out1和out2上的电流相反，形成一个差分信号。
1.2电路模型构建和分析按照前面的分析，M2和M4提供偏置电流，如果要保证电流经过电阻R的电流与偏置电流一致，并控制其参数，根据电流镜的原理，只需要对M1的宽度进行调整，设置为M2的3.5倍。如果此时Ir=1则驱动电路工作电流为3.5mA。同时设定电阻R=200Ω，并确定M2和M4宽长比一致，设定二者漏极电流就可获得其相对应的电压。为了获得稳定的工作电流3.5mA，设计要求M1和M3的漏极电流为3.5mA。根据电流镜的工作原理，可以得到各个关键位置的基本参数。获得相关的M2和M4的比值。在电路输出后，为了保证反转时性能的稳定，M5-M8管应保持参数一致。所以计算其中一个即可获得其他的参数。在电流导通的时候M5是非饱和状态，因此在输出时LVDS的高电压为1.25V，同时电流源的电流为3.5mA，所以MOS开关启动的时候，漏流为3.5mA，而Vds则很小，为100mA。经过计算可以得到M5的宽长比。实际中往往取值较大，因为这样可以减少沟道电阻，加快电平的转换速度。通过仿真可以对LVDS的驱动器进行修正，最终获得各个MOS管的尺寸、电阻和电容等，提高电路的性能。
(完整版)LVDS接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
液晶电视中LVDS接口介绍
液晶电视中LVDS 接口介绍LVDS 是英文Low-Voltage Differential Signaling 的缩写，即低压差分信号。
LVDS 因其具有低噪声，低EMI ，低功耗，高比特率，连接简单等特点，是当前液晶体电视中图像信号从信号处理板到显示屏的主要连接方式。
一、LVDS LVDS 电路原理电路原理电路原理及电气特性及电气特性及电气特性LVDS 的规范由 TIA/EIA-644 标准定义，其驱动和接受电路如下：图1 LVDS 电路原理LVDS 电路采用对线来传输信号。
在发送端，产生一个3.5mA 的恒流源；在接收端，有一个100欧的负载电阻。
电流流过对线，就在负载电阻上产生350mV 的电压。
通过控制发送端来改变电流的方向，就会在接收端形成幅度相同而极性相反的电压，以这种方式来产生逻辑 1 和0，如下图所示：图2 LVDS 逻辑LVDS 的电气特性如下表所示：Parameter Min. Typ. Max. Units Differential Output 250 350 450 mVCommon Mode Voltage 1.125 1.25 1.375 V表 1 LVDS 电气特性因为LVDS 接口采用低摆幅的差分信号来传输数据， 对应的功耗极低，噪声很小，因而可以有很高的传输速率和比较远的传输距离。
标准中推荐的最大传输比特率655Mbps， 而理论上的最大传输比特率可以达到1.923Gbsp，传输距离可以达到10M。
数据发送方式二、LVDSLVDS 数据发送方式数据发送方式在液晶体电视中，需要输出到显示屏的信号是并行的图像信号和控制信号，而LVDS信号是串行传输的，所以在发送端需要将并行数据转换为串行数据。
以8bit RGB 显示屏接口为例， 每个显示周期需要传输8bit 的R信号，8bit的G 信号，8bit 的B信号， 及VS，HS，DE信号，总共为27 BIT。
而每对LVDS 信号线在一个TX 周期里只能传输 7 BIT 数据，所以需要4 对数据线，外加一对时钟线。
lvds液晶屏幕接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
lvds接口电路emi设计思路
lvds接口电路emi设计思路LVDS（Low Voltage Differential Signaling）是一种差分信号传输技术，广泛应用于高速数字信号传输中，特别适用于需要长距离传输高速数据的场景，如液晶显示器、计算机内部总线、医疗设备等。
然而，由于其高速传输和低功耗的特点，LVDS接口电路设计必须注重电磁兼容性（EMI）的问题。
EMI问题是由电路中的高速信号和电源噪声引起的，主要表现为辐射和传导两种模式。
辐射是指高速信号通过信号线辐射出的电磁波，可能干扰附近的设备或导致自身受到外界干扰；传导是指高速信号通过共模和差模传导途径进入其他信号线或供电线，干扰其他电路元件的正常工作。
因此，LVDS接口电路的EMI设计需要从以下几个方面考虑：1.布线和地引线设计：在LVDS接口电路设计中，布局和布线是非常重要的。
为了减少信号线的长度和面积，应尽量将信号线紧凑排列，并使用对称布局。
另外，地引线的设计也是关键，要保证低噪声接地和地引线干扰的最小化。
通常采用单独的地平面层或小洞式接地方式。
2.差分线路设计：LVDS接口电路一般使用差分信号传输，差分信号具有抗干扰能力强的特点。
因此，在PCB设计中要注意使差分信号线与附近的信号线和电源线保持一定的距离，以降低传导干扰。
3.终端的阻抗匹配：LVDS接口中的终端阻抗匹配能够减少信号反射和辐射，提高信号质量。
终端阻抗应与传输线的特性阻抗匹配。
常用的阻抗为100欧姆。
4.电源滤波：电源滤波是减少传导干扰的重要手段之一。
在设计LVDS接口电路的电源电路时，应加入合适的滤波电容和电感，以消除电源噪声。
5.电磁屏蔽：对于经过布线和终端匹配等措施后仍然存在辐射干扰的问题，可以采用电磁屏蔽的方法。
常见的电磁屏蔽方式有添加屏蔽罩、使用屏蔽连接器等。
6.地线设计：地线设计是减少辐射干扰的重要环节。
在布线过程中，应尽量使地线和信号线保持平行的走向，并避免穿过信号线打断其连续性。
另外，增加地线的宽度和厚度有助于提高信号的传输质量和抑制干扰。
LVDS与PECL、LVPECL、CML、RS-422及单端器件之间的接口设计
LVDS与PECL、LVPECL、CML、RS-422及单端器件之间的接口设计图1：PECL/LVPECL到LVDS的接口电路。
图一低电压差分信号(LVDS)在对信号完整性、低抖动及共模特性要求较高的系统中得到了广泛的应用。
本文针对LVDS与其他几种接口标准之间的连接，对几种典型的LVDS接口电路进行了讨论。
如今对高速数据传输的需求正推动着接口技术向高速、串行、差分、低功耗以及点对点接口的方向发展，而低电压差分信号(LVDS)具备所有这些特性。
Pericom 半导体公司可提供多种LVDS驱动器、接收器以及时钟分配缓冲器芯片。
本文将讨论LVDS与正射极耦合逻辑(PECL)、低电压正射极耦合逻辑(LVPECL)、电路模式逻辑(CML)、RS-422以及单端器件之间采用电阻网络的接口电路设计。
图2：调整电路，R1＝(VR1＋R1a)，R2＝(VR2＋R2a)，R3＝(VR3＋R3a)。
图二因为各厂商所提供的驱动器与接收器的结构不一样，所以本文提供的电路仅供设计时参考。
设计者需要对电路进行验证，并调节电路中的电阻和电容值以获得最佳性能。
电阻分压器的计算表1列出了本文所采用的不同接口标准的工作电压。
为使PECL和LVPECL接口标准能与Pericom公司的LVDS器件进行连接，采用电阻分压器在不同电压之间切换。
图3：PECL到LVDS的接口电路。
图三图1所示的接口电路采用由电阻R1、R2和R3组成的电阻分压器。
R1、R2与R3的电阻值计算如下：R1||(R2＋R3)＝Z [(R2＋R3)/(R1＋R2＋R3)]＝Va/VccR3/(R1＋R2＋R3)＝Vb/Vcc其中：Va为SEPC或LVPECL的偏置电压Vos，分别为3.6V和2.0V；Vb为LVDS的偏置电压Vos，等于1.2V；图4：LVDS到PECL的接口电路。
图四Z为线路阻抗，等于50Ω。
Vb上的增益G为：G＝R3/(R2＋R3)Vb上的摆幅为：Vbs＝Vas×G其中：图5：LVPECL到LVDS的接口电路。
LVDS电路的仿真与设计
引言：随着电子设计技术的不断进步，要求更高速率信号的互连。
在传统并行同步数字信号的数位和速率将要达到极限的情况下，设计师转向从高速串行信号寻找出路。
HyperTanspo rt（by AMD）， Infiniband(by Intel)，PCI-Express（by Intel）等第三代I/O总线标准（3GI/O）不约而同地将低压差分信号（LVDS）作为下一代高速信号电平标准。
本文将从LV DS信号仿真、设计，测试等多方面探讨合适的LVDS信号的实现。
关键词：LVDS，阻抗控制，端接匹配LVDS(Low Voltage Differential Signal)低压差分信号，最早由美国国家半导体公司（National Semiconductor）提出的一种高速串行信号传输电平，由于它传输速度快，功耗低，抗干扰能力强，传输距离远，易于匹配等优点，迅速得到诸多芯片制造厂商和应用商的青睐，并通过TIA/EIA(Telecommunication Industry Association/Electronic Industrie s Association)的确认，成为该组织的标准（ANSI/TIA/EIA-644 standard）。
LVDS信号被广泛应用于计算机、通信以及消费电子领域，并被以PCI－Express为代表的第三代I/O标准中采用。
传输线阻抗设计LVDS信号的电压摆幅只有350MV，为电流驱动的差分信号方式工作，最长的传输距离可以达到10米以上。
为了确保信号在传输线当中传播时，不受反射信号的影响，LVDS信号要求传输线阻抗受控，其中单线阻抗为50ohms，差分阻抗100ohms。
在实际应用当中，利用一些高速电路仿真分析工具，通过合理的设置层叠厚度和介质参数，调整走线的线宽和线间距，计算出单线和差分阻抗结果，来达到阻抗控制的目的。
如下图，使用Mentor公司的eP lanner工具设计差分信号的布线规则，计算出单线和差分阻抗例如通过如下的层叠和布线参数设计，得到单线阻抗为58.8Ω，差分阻抗为：102ΩPCB层叠参数设置和阻抗计算结果但是在很多时候，同时满足单线阻抗和差分阻抗是比较困难的。
LVDS输出接口概述
LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS 输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS 输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS 接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
lvds液晶屏幕接口详解
1．LVDS输出交心概括之阳早格格创做液晶隐现器启动板输出的数字旗号中，除了包罗RGB数据旗号中，还包罗止共步、场共步、像素时钟等旗号，其中像素时钟旗号的最下频次可超出28MHz.采与TTL交心，数据传输速率没有下，传输距离较短，且抗电磁搞扰（EMI）本领也比较好，会对付RGB数据制成一定的做用；其余，TTL多路数据旗号采与排线的办法去传递，所有排线数量达几十路，没有单连交便当，而且没有符合超薄化的趋势.采与LVDS输出交心传输数据，不妨使那些问题迎刃而解，真止数据的下速率、矮噪声、近距离、下准确度的传输.那么，什么是LVDS输出交心呢？LVDS，即Low V oltage Differential Signaling，是一种矮压好分旗号技能交心.它是好国NS公司（好国国家半导体公司）为克服以TTL电仄办法传输宽戴下码率数据时功耗大、EMI电磁搞扰大等缺面而研制的一种数字视频旗号传输办法.LVDS输出交心利用非常矮的电压晃幅（约350mV）正在二条PCB走线大概一对付仄稳电缆上通过好分举止数据的传输，即矮压好分旗号传输.采与LVDS输出交心，不妨使得旗号正在好分PCB线大概仄稳电缆上以几百Mbit／s的速率传输，由于采与矮压战矮电流启动办法，果此，真止了矮噪声战矮功耗.暂时，LVDS输出交心正在17in及以上液晶隐现器中得到了广大的应用.2．LVDS交心电路的组成正在液晶隐现器中，LVDS交心电路包罗二部分，即启动板侧的LVDS输出交心电路（LVDS收支器）战液晶里板侧的LVDS 输进交心电路（LVDS交支器）.LVDS收支器将启动板主控芯片输出的17L电仄并止RGB数据旗号战统制旗号变换成矮电压串止LVDS旗号，而后通过启动板与液晶里板之间的柔性电缆（排线）将旗号传递到液晶里板侧的LVDS交支器，LVDS交支器再将串止旗号变换为TTL电仄的并止旗号，支往液晶屏时序统制与止列启动电路.图1所示为LVDS交心电路的组成示企图.图1 LVDS交心电路的组成示企图正在数据传输历程中，还必须奇尔钟旗号的介进，LVDS 交心无论传输数据仍旧传输时钟，皆采与好分旗号对付的形式举止传输.所谓旗号对付，是指LVDS交心电路中，每一个数据传输通道大概时钟传输通道的输出皆为二个旗号（正输出端战背输出端）.需要证明的是，分歧的液晶隐现器，其启动板上的LVDS 收支器没有尽相共，有些LVDS收支器为一片大概二片独力的芯片（如DS90C383），有些则集成正在主控芯片中（如主控芯片gm5221内里便集成了LVDS收支器）.3．LVDS输出交心电路典型与TTL输出交心相共，LVDS输出交心也分为以下四种典型：（l）单路6位LVDS输出交心那种交心电路中，采与单路办法传输，每个基色（即RGB三色中的其中所有一种颜色）旗号采与6位数据（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－），共18位RGB（6bit X 3（RGB3色））数据，果此，也称18位大概18bit LVDS交心.此，也称18位大概18bit LVDS 交心.（2）单路6位LVDS输出交心那种交心电路中，采与单路办法传输，每个基色旗号采与6位数据，其中奇路数据为18位，奇路数据为18位，共36位RGB数据，果此，也称36位大概36bit LVDS交心.（3）单路8位1TL输出交心那种交心电路中，采与单路办法传输，每个基色旗号采与8位数据（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－，TXOUT3+,TXOUT3），共24位RGB 数据(8bit X 3)，果此，也称24位大概24bit LVDS交心.（4）单路8位1TL输出位交心那种交心电路中，采与单路办法传输，每个基色旗号采与8位数据，其中奇路数据为24位，奇路数据为24位，共48位RGB数据，果此，也称48位大概48bit LVDS交心4．典型LVDS收支芯片介绍典型的LVDS收支芯片分为四通道、五通道战十通道几种，底下简要举止介绍.（1）四通道LVDS收支芯片图2 所示为四通道LVDS收支芯片（DS90C365）内里框图.包罗了三个数据旗号（其中包罗RGB、数据使能DE、止共步旗号HS、场共步旗号VS）通道战一个时钟旗号收支通道.图2 4通道LVDS收支芯片内里框图4通道LVDS收支芯片主要用于启动6bit液晶里板.使用四通道LVDS收支芯片不妨形成单路6bit LVDS交自电路战奇／奇单路6bit LVDS交心电路.（2）五通道LVDS收支芯片图3 所示为五通道LVDS收支芯片（DS90C385）内里框图.包罗了四个数据旗号（其中包罗RGB、数据使能DE、止共步旗号IIS、场共步旗号vs）通道战一个时钟旗号收支通道.图3 5通道LVDS收支芯片内里框图五通道LVDS收支芯片主要用于启动8bit液晶里板.使用五通道LVDS收支芯片主要用去形成单路8bit LVDS交心电路战奇／奇单路8bit LVDS交心电路.（3）十通道LVDS收支芯片图4所示为十通道LVDS收支芯片（DS90C387）内里框图.包罗了八个数据旗号（其中包罗RGB、数据使能DE、止共步旗号HS、场共步旗号VS）通道战二个时钟旗号收支通道.图4 十通道LV DS收支芯片内里框图十通道LVDS收支芯片主要用于启动8bit液晶里板.使用十通道LYDS收支芯片主要用去形成奇／奇单路8bit LVDS位交心电路.正在十通道LVDS收支芯片中，树坐了二个时钟脉冲输出通道，那样搞的手段是不妨越收机动的符合分歧典型的LVDS 交支芯片.当LVDS交支电路共样使用一片十通道LVDS交支芯片时，只需使用一个通道的时钟旗号即可；当LVDS交支电路使用二片五通道LVDS交支芯片时，十通道LYDS收支芯片需要为每个LVDS交支芯片提供单独的时钟旗号.5．LVDS收支芯片的输进与输出旗号（1）LVDS收支芯片的输进旗号LVDS收支芯片的输进旗号去自决控芯片，输进旗号包罗RGB数据旗号、时钟旗号战统制旗号三大类.①数据旗号：为了证明的便当，将RGB旗号以及数据选通DE战止场共步旗号皆算做数据旗号.正在供6bit液晶里板使用的四通道LVDS收支芯片中，公有十八个RGB旗号输进引足，分别是R0～R5白基色数据（6bit 白基色数据，R0为最矮灵验位，R5为最下灵验位）六个，G0～G5绿基色数据六个，B0～B5蓝基色数据六个；一个隐现数据使能旗号DE（数据灵验旗号）输进引足；一个止共步旗号HS输进引足；一个场共步旗号VS输进引足.也便是道，正在四通道LYDS收支芯片中，公有二十一个数据旗号输进引足.正在供8bit液晶里板使用的五通道LVDS收支芯片中，公有二十四个RGB旗号输进引足，分别是白基色数据R0～W（8bit白基色数据，R0为最矮灵验位，R7为最下灵验位）八个，绿基色数据G0～G7八个，蓝基色数据B0～B7八个；一个灵验隐现数据使能旗号DE（数据灵验旗号）输进引足；一个止共步旗号HS输进引足；一个场共步旗号VS输进引足；一个各用输进引足.也便是道，正在五通道LVDS收支芯片中，公有二十八个数据旗号输进引足.该当注意的是，液晶里板的输进旗号中皆必须要有DE旗号，然而有的液晶里板只使用简单的DE旗号而没有使用止场共步旗号.果此，应用于分歧的液晶里板时，有的LVDS收支芯片大概只需输进DE旗号，而有的需要共时输进DE战止场共步旗号.②输进时钟旗号：即像素时钟旗号，也称为数据移位时钟（正在LVDS收支芯片中，将输进的并止RGB数据变换成串止数据时要使用移位寄存器）.像素时钟旗号是传输数据战对付数据旗号举止读与的基准.③待机统制旗号（POWER DOWN）：当此旗号灵验时（普遍为矮电通常），将关关LVDS收支芯片中时钟PLL锁相环电路的供电，停止IC的输出.④数据与样面采用旗号：用去采用使用时钟脉冲的降下沿仍旧下落沿读与所输进的RGB数据.有的LVDS收支芯片大概本去没有树坐待机统制旗号战数据与样面采用旗号，然而也有的除了上述二个统制旗号还树坐有其余一些统制旗号.（2）LVDS收支芯片的输出旗号LVDS收支芯片将以并止办法输进的TTL电仄RGB数据旗号变换成串止的LVDS旗号后，曲交支往液晶里板侧的LVDS 交支芯片.LVDS收支芯片的输出是矮晃幅好分对付旗号，普遍包罗一个通道的时钟旗号战几个通道的串止数据旗号.由于LVDS收支芯片是以好分旗号的形式举止输出，果此，输出旗号为二条线，一条线输出正旗号，另一条线输出背旗号.①时钟旗号输出：LVDS收支芯片输出的时钟旗号频次与输进时钟旗号（像素时钟旗号）频次相共.时钟旗号的输出常表示为：TXCLK＋战TXCLK－，时钟旗号占用LVDS收支芯片的一个通道.②LVDS串止数据旗号输出：对付于四通道LVDS收支芯片，串止数据占用三个通道，其数据输出旗号常表示为TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－.对付于五通道LVDS收支芯片，串止数据占用四个通道，其数据输出旗号常表示为TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUTI－，TXOUT2＋、TXOUT2－，TXOUT3＋、TXOUT3－.对付于十通道LVDS收支芯片，串止数据占用八个通道，其数据输出旗号常表示为TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－，TXOUT3＋、TXOUT3－，TXOUT4＋、TXOUT4－，TXOUT5＋、TXOUT5－，TXOUT6＋、TXOUT6－，TXOUT7＋、TXOLT7－.如果只瞅电路图，是没有克没有及从LVDS收支芯片的输出旗号TXOUT－、TXOUT0＋中瞅出其内里到底包罗哪些旗号数据，以及那些数据是何如排列的（大概者道那些数据的圆法是何如的）.究竟上，分歧厂家死产的LVDS收支芯片，其输出数据排列办法大概是分歧的.果此，液晶隐现器启动板上的LVDS收支芯片的输出数据圆法必须与液晶里板LVDS交支芯片央供的数据圆法相共，可则，启动板与液晶里板没有匹配.那也是调换液晶里板时必须思量的一个问题.博家面拔LVDS收支芯片正在一个时钟脉冲周期内，每个数据通道皆输出7bit的串止数据旗号，而没有是罕睹的8bit数据，如图5所示图5LVDS交心电路正在一个时钟脉冲周期内传输7bit数据（3）LVDS收支芯片输出旗号的圆法LVDS收支芯片输出旗号的圆法，即LVDS收支芯片输进的RGB数据，以及止共步旗号HS、场共步旗号VS、灵验隐现数据使能旗号DE正在各个输出通道中数据位的排列程序.由于几个大的LYDS芯片死产厂家制定了分歧的尺度，果此，存留着几种分歧的LVDS收支芯片数据输出圆法，正在调换液晶隐现器启动板大概调换液晶里板时，必须弄浑LVDS交心液晶里板所央供的LVDS旗号圆法，使液晶隐现器启动板侧LVDS 收支芯片的输出数据圆法与液晶里板LVDS交支芯片所央供的数据圆法相共.①单路6bit LVDS收支芯片数据输出圆法：单路6bit LVDS收支电路使用四通道LVDS收支芯片，输出旗号圆法如图6所示.图6 单路6bit LVDS收支芯片数据输出圆法图6中NA的意义是已使用.此例为统制旗号仅使用DE的模式，已使用止共步旗号HS战场共步旗号VS.关于DE、IIS、VS旗号的使用问题，将正在第9章举止介绍.当统制旗号为DE＋止场共步旗号模式时，图中的二个NA调换为场共步旗号VS战止共步旗号HS.②单路6bit LVDS收支芯片数据输出圆法：单路6bit LVDS 收支电路使用二片四通道LVDS收支芯片，输出旗号圆法如图7所示.图7 单路6bit LVDS收支芯片数据输出圆法从图7中不妨瞅出，单路6bit LVDS收支芯片数据输出圆法与单路6bit LVDS收支芯片数据输出圆法是相共的，只没有过一路传递奇数像素RGB数据，另工路传递奇数像素RGB数据.OR0、OR1、…中的“O”代表奇数像素，ER0、ER1、…中的“E”代表奇数像素.③单路8bit LVDS收支芯片数据输出圆法：单路8bit LVDS收支电路使用五通道LVDS收支芯片，输出旗号圆法有多种，底下只介绍其中的二种.图8所示是其中的一种输出旗号圆法.图9所示是爆收那种数据旗号圆法的电路交法.图8 单路8bit LVDS收支芯片数据输出圆法之一图9 所示数据输出圆法的电路交法图10 所示为单路8bit LVDS收支芯片的另一种数据输出圆法.图10 单路8bit LVDS收支芯片数据输出圆法之二图11 所示圆法中的统制旗号仅使用DE模式，当统制旗号为DE＋止场共步旗号模式时，第二数据通道TXOUT2中的二个NA应调换为场共步旗号VS战止共步旗号HS（通过对付启动板编程可改写）.从以上二种输出圆法中不妨瞅出，数据旗号的排列程序没有共很大，没有过，要念让其排列普遍，真足不妨通过对付启动板编程去完毕.图11 单路8bit LVDS收支芯片数据输出圆法之一④单路8bit LVDS收支芯片数据输出圆法：单路8bit LVDS收支电路使用二片五通道LVDS收支芯片大概一片十通道LVDS收支芯片，单路8bit LVDS收支芯片数据输出圆法也有多种形式，图11所示是其中的一种.上头咱们了解了屏的型号战交心了，然而是咱们还没有了解那个是几位的屏战几的供电，为了让大家沉快搞会那一步，咱们拿一个单6位LVDS的屏去剖析一下，此款屏的型号为：LP141X3（20针插交心）屏交心定义正在液晶屏那内里出现了二组数据每组中皆有一对付时钟旗号，那个屏咱们便能瞅出那是一个30针单8位屏，屏的供电为5V.罕睹的LVDS交心定义20PIN单6定义：1：电源2：电源3：天4：天5：R0 6：R0+ 7：天8：R1 9：R1+ 10：天11：R2 12：R2+ 13：天14：CLK 15：CL K+ 16空17空18空19空20空每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（4组相共阻值）20PIN单6定义：1：电源2：电源3：天4：天5：R0 6：R0+ 7：R1 8：R1+ 9：R2 10：R2+ 11：CLK 12：CLK+ 1 3：RO1 14：RO1+ 15：RO2 16：RO2+ 17：RO3 18：RO 3+ 19：C L K120：C L K1+每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（8组相共阻值）20PIN单8定义：1：电源2：电源3：天4：天5：R0 6：R0+ 7：天8：R1 9：R1+ 10：天11：R2 12：R2+ 13：天14：C L K15：C L K+16：R317：R3+ 每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（5组相共阻值）30PIN单8定义：1：电源2：电源3：电源4：空5：空6：空7：天8：R0 9：R0+ 10：R1 11：R1+ 12：R2 13：R2+ 14：天15：CLK 16：CLK + 17：天18：R3 19：R3+ 20：RB0 21：RB0+ 22：RB1 2 3：RB1+ 24：天25：RB2 26：RB2+ 27：CLK2 28：C L K2+29：R B330：R B3+ 每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（10组相共阻值）普遍14PIN、20PIN、30PIN 为LVDS交心，15寸（含15寸）以下多为3.3V供电17（含17）以上多为5V供电.那不过罕睹屏是那样程序，而没有是所有的皆是那样.罕睹TTL的屏交心定义列：那是一个罕睹的41扣TTL的屏交心去瞅瞅与LVDS 的屏有什么辨别（屏型号为M12153DS 41扣单六位TTL屏）知识面：TTL交心的屏线明隐比LVDS的屏线多罕睹31扣41扣30+50 60扣70扣80扣TTL的屏也有单组数据战单组数据之分以此类推便不妨了罕睹TTL屏线D6T（单6位TTL）：31扣针，41扣针.对付应屏的尺寸主要为条记原液晶屏（8寸，10寸，11寸，12寸），另有部分台式机屏15寸为41扣针交心.S6T（单6位TTL）：30＋45针硬排线，60扣针，70扣针，80扣针.主要为台式机的14寸，15寸液晶屏.S8T（单8位TTL）：有，很少睹80扣针（14寸，15寸）。
一种LVDS内核及外围电路设计
一种LVDS内核及外围电路设计
低压差分信号LVDS(Low Voltage DifferenTIal Signal)是由ANSI/TIA/EIA-644-1995定义的用于高速数据传输的物理层接口标准。
通常是LVDS电路设计使用各种专用芯片，如美国国家半导体公司的DS92LV16等。
我们用FPGA芯片自行设计BLVDS内核及扩展部分。
相比之下，使用FPGA可大幅减少芯片数量，降低成本，提高系统可靠性，同时具有更大的灵活性和向后兼容性。
由于目前尚无实用的16位VLVDS收发器芯片问世，本设计也填补了专用芯片(ASIC)的空白。
我们选了Xilinx公司的XCV50E。
此芯片属于Virtex-E系列，具有如下特性：*0.18nm 6层金属工艺，具有5.8万个系统门;
*使用1.8V核心电压，低功耗设计;
*130MHz同部时钟;
*64KB的同步块同存(BlockRAM)，可实现真正的双口操作;。
LVDS接口电路基本原理
LVDS接口电路基本原理1 LVDS接口电路的基本结构 (1)2 LVDS接口电路驱动器原理 (2)3 LVDS接口电路差分传输线 (4)3.1 差分线的阻抗匹配 (4)3.2 差分线的端接 (5)3.3 差分信号的布线 (6)4 LVDS接口电路接收器原理 (7)5 LVDS信号的测试 (8)5.1 选择示波器的要求 (8)5.2探头的选择 (9)1 LVDS接口电路的基本结构一个简单的LVDS传输系统由一个驱动器和一个接收器通过一段差分阻抗为100Ω的导体连接而成。
如图1所示，驱动器的电流源（通常为3.5mA）来驱动差分线对，由于接收器的直流输入阻抗很高，驱动器电流大部分直接流过100Ω的终端电阻,从而在接收器输入端产生的信号幅度大约350mV 。
通过驱动器的开关，改变直接流过电阻的电流的有无，从而产生“1”和“0”的逻辑状态。
在最新生产的LVDS接收器中，100Ω左右的电阻甚至被直接集成在片内输入端上，如MAXIM公司的MAX9121/9122等。
图1 LVDS接口电路基本结构2 LVDS接口电路驱动器原理The Telecommunications Industry Association（TIA）颁布了一个标准，规定了用于转换二进制信号的LVDS接口电路的电气规格。
LVDS技术利用低电压差分信号来产生高速、低功率的数据传输。
差分信号的使用消除了共模噪声，因此确保了数据的传输速度以及抗噪性能。
如果想了解LVDS标准的详细信息，请查阅“Electrical Characteristics of Low Voltage Differential Signaling（LVDS）Interface Circuits”，TIA/EIA-644（March 1996）。
图2-1举例说明了一个通过一对差分连线115连接到一个LVDS接收器110的LVDS发生器100。
LVDS发生机100将一个数字的输入信号D_IN转换成为一对在差分输出终端TX_A和TX_B上的相反的LVDS输出信号。
lvds液晶屏幕接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
千兆比特数据率LVDS接口电路设计
Ｄｅｉｎ ｏ ｓｇ ｆＬＶＤＳＩ ｔｒａ ｅｆ ｒＧｂ ｓＯｐ ｒ ｔ ｎ ｎ ｅ ｆ ｃ ｏ ／ ｅ ａｉ ｏ
ＪＡ０ ｓ ｕ Ｚ Ｉ Ｙｉｈ ＨＯＵ ｒａ Ｊ ＡＮＧ ｉｎ ｕ Ｙｕ ｉ Ｉ ｅ Ｊａ ｈ ａ
（ ｎｔｔｔ ｆ ｃｏ ｌｃｒｎｃ ｉｅｅＡｃ ｄ ｍ Ｓ ｉｎ ｅ Ｂ ｉ ｎ ，１ ０ ２ ， ＨＮ ） Ｉ ｓｉｕｅｏ Ｍｉｒｅｅｔｏ ｉｓｏ Ｃｈ ｎ ｓ ａ ｅ ｙ ｏ ｃ ｃ ， ｅ ｉｇ ０ ０ ９ Ｃ ｆ ｆ ｅ ｊ
ｄ ｎ ｆｔ ｅｃ ｍｍｏ ｄ ｏｔ ｇ ａ ｉｔ ｎ ，ｗｈｃ ｎｍｉｅ ｈ ｎ ｒ ｄ ｃ ｄ ｊ ｔ ｒｗｈ ｎｔ ｅｐ ｏ ｅ ｔｏ ｈ ｏ ｎｍｏ ｅｖ ｌａ ｅｖ ｒａ ｉ ｓ ｏ ｉｈｍｉｉ ｚ ｄ ｔ ｅｉ ｔｏ ｕ ｅ ｉ ｅ ｅ ｈ ｒ — ｔ
第 ３ 卷 第 与进 展
Ｒ Ｓ Ａ Ｃ ＆Ｐ Ｏ Ｒ Ｓ Ｆ Ｓ Ｅ ＥＥ Ｒ Ｈ Ｒ Ｇ Ｅ ＳＯ Ｓ
Ｖ ｏ ．３ Ｎｏ．１ １ Ｏ，
Ｍ ａ ．，２ ｒ ０１０
、
硅微 电子 学
＼
千 兆 比特 数 据 率 Ｌ ＶＤＳ接 口电路 设 计
模 范 围 内恒 定 ， 因此 芯 片 在 接 收 端 引 入 的 抖 动 最 小 。 片 面 积 ０ １ ５ ｎ ，． 电源 电 压 下 功 耗 为 ３ 芯 ． ７ ｍ ３ ３Ｖ ｒ ３ｍｗ ， 试 表 测 明 此 接 口传 输 速 率 达 到 １Ｇｂ ｓ ／。 关 键 词 ： 电压 差分 信 号传 输 ； 速 接 口 ； 送器 ； 收 器 低 高 发 接 中 图 分 类 号 ： Ｎ４ ２ Ｔ ３ 文献标识码 ： Ａ 文 章 编 号 ：０ ０３ １ （０ ０ Ｏ 一１ ９０ １ ０— ８ ９ ２ １ ） １Ｏ １—５
LVDS的接口电路设计
第27卷 第5期 武汉理工大学学报・信息与管理工程版 Vol .27No .52005年10月 JOURNAL OFWUT (I N FORMATI O N &MANAGE MENT ENGI N EER I N G ) Oct .2005文章编号:1007-144X (2005)05-0189-04收稿日期:2005-05-15.作者简介:彭 勇(1982-),男,山东滕州人,武汉理工大学信息工程学院硕士研究生.基金项目:湖北省自然科学基金资助项目(2004ABA045).LVDS 的接口电路设计彭 勇,黄秋元(武汉理工大学信息工程学院,湖北武汉430070)摘 要:LVDS 是一种小振幅差分信号技术,使用这种技术传输速率可以达到数百兆,甚至更高;LVDS 具有更低的功耗、更好的噪声性能和更可靠的稳定性。
简要地介绍了LVDS 的原理及优势,分析了LVDS 接口设计要注意的问题,着重研究了LVDS 与LVPECL 、C ML 间的接口设计;同时给出了不同耦合方式下的电路设计图。
关键词:LVDS;C ML;LVPEC L;直流耦合;交流耦合中图法分类号:T N75 文献标识码:A1 引 言对于高速电路,尤其是高速数据总线,常用的器件一般有ECL 、BT L 和GT L 等。
这些器件的工艺成熟,应用也较为广泛,但都存在一个共同的弱点,即功耗大。
此外,采用单端信号的BT L 和GT L 器件,电磁辐射也较强。
目前,NS 公司率先推出的C MOS 工艺的低电压差分信号器件,即LVDS 给了人们另一种选择。
2 L VD S 技术简介LVDS (Low Voltage D ifferential Signaling )是一种小振幅差分信号技术,使用非常低的幅度信号(约350mV )通过一对差分PCB 走线或平衡电缆传输数据。
它允许单个信道传输速率达到每秒数百兆比特,其特有的低振幅及恒流源模式驱动只产生极低的噪声,消耗非常小的功率。
一种lvds接口电路设计与实现
一种lvds接口电路设计与实现LVDS，即低电压差分信号，是一种传输高速数字信号的技术，在大容量数据传输领域得到广泛应用。
其特点是高速、低功耗、抗干扰能力强等，因此在液晶显示器、图像处理、医疗设备等领域得到了广泛应用。
本文将介绍一种LVDS接口电路的设计与实现，旨在为读者提供一种实用性强、性能稳定的电路设计方法。
一、设计原理本电路采用FPGA控制器与LVDS转换芯片结合的方式，实现了高速信号的传输和转换。
其主要原理如下：1. FPGA控制器生成高速数据信号本电路采用FPGA控制器作为数据信号发生器，提供高速数据信号作为输入信号。
在FPGA中，可以通过VHDL或Verilog语言实现高速数据发生器的设计。
产生的高速数据信号通过输出端口输出到LVDS转换芯片的输入端口。
2. LVDS转换芯片将信号转换为LVDS格式LVDS转换芯片是本电路必不可少的关键部件，它可以将FPGA输出的高速数据信号转换为LVDS格式的差分信号。
LVDS信号由一对反向的信号线组成，分别为正向传输线和反向传输线，通过大小电流的差分信号来传输数据。
LVDS信号特点是传输速率高、功耗低、抗干扰能力强等。
3. LVDS差分信号在接收端恢复为原信号在接收端，又通过LVDS接收芯片对差分信号进行解码，恢复出原始信号。
接收端的LVDS接收芯片与发射端的LVDS转换芯片需要匹配，以确保差分信号的传输质量和可靠性。
二、硬件设计1. FGA控制器的选型与设计在本电路中，FPGA控制器作为高速数据信号发生器，需选择具有高速IO接口、低功耗、可编程性好的器件。
目前在市场上常见的FPGA控制器系列有Xilinx Virtex、Spartan、Artix、Kintex等，以及ALTERA的Cyclone、Stratix等等。
具体在设计过程中，要根据自身需要选择适合的FPGA控制器。
本设计选用Xilinx Spartan-6系列的FPGA器件，其主要特点如下：(1)高速IO引脚数量多，速度快：支持高达3.2Gbps的数据传输速率，单向IO引脚数量高达830个，双向IO引脚数量高达384个。
液晶电视中LVDS接口介绍
液晶电视中LVDS 接口介绍LVDS 是英文Low-Voltage Differential Signaling 的缩写，即低压差分信号。
LVDS 因其具有低噪声，低EMI ，低功耗，高比特率，连接简单等特点，是当前液晶体电视中图像信号从信号处理板到显示屏的主要连接方式。
一、LVDS LVDS 电路原理电路原理电路原理及电气特性及电气特性及电气特性LVDS 的规范由 TIA/EIA-644 标准定义，其驱动和接受电路如下：图1 LVDS 电路原理LVDS 电路采用对线来传输信号。
在发送端，产生一个3.5mA 的恒流源；在接收端，有一个100欧的负载电阻。
电流流过对线，就在负载电阻上产生350mV 的电压。
通过控制发送端来改变电流的方向，就会在接收端形成幅度相同而极性相反的电压，以这种方式来产生逻辑 1 和0，如下图所示：图2 LVDS 逻辑LVDS 的电气特性如下表所示：Parameter Min. Typ. Max. Units Differential Output 250 350 450 mVCommon Mode Voltage 1.125 1.25 1.375 V表 1 LVDS 电气特性因为LVDS 接口采用低摆幅的差分信号来传输数据， 对应的功耗极低，噪声很小，因而可以有很高的传输速率和比较远的传输距离。
标准中推荐的最大传输比特率655Mbps， 而理论上的最大传输比特率可以达到1.923Gbsp，传输距离可以达到10M。
数据发送方式二、LVDSLVDS 数据发送方式数据发送方式在液晶体电视中，需要输出到显示屏的信号是并行的图像信号和控制信号，而LVDS信号是串行传输的，所以在发送端需要将并行数据转换为串行数据。
以8bit RGB 显示屏接口为例， 每个显示周期需要传输8bit 的R信号，8bit的G 信号，8bit 的B信号， 及VS，HS，DE信号，总共为27 BIT。
而每对LVDS 信号线在一个TX 周期里只能传输 7 BIT 数据，所以需要4 对数据线，外加一对时钟线。
lvds液晶屏幕接口详解完整版
l v d s液晶屏幕接口详解标准化管理处编码[BBX968T-XBB8968-NNJ668-MM9N]1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB 数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
LVDS接口电路及设计
摘要：本文介绍了LVDS接口的基本原理和电特性，通过与其他接口技术进行对比，反映出LVDS接口在高速数据传输应用方面的优势，并结合实例指出了LVDS接口电路的设计原则。
关键词：低电压差分信号；电压摆幅；接口；驱动器；接收器
概述
LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA （电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。
1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA－644标准。
1996年3月，IEEE公布了IEEE 1596.3标准。
这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。
LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB 连线，也可以是特制的电缆。
标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。
LVDS接口的原理及电特性
一个简单的LVDS传输系统由一个驱动器和一个接收器通过一段差分阻抗为100Ω的导体连接而成，如图1所示。
驱动器的电流源（通常为3.5mA）来驱动差分线对，由于接收器的直流输入阻抗很高，驱动器电流大部分直接流过100Ω的终端电阻，从而在接收器输入端产生的信号幅度大约350mV 。
通过驱动器的开关，改变直接流过电阻的电流的有无，从而产生“1”
和“0”的逻辑状态。
在有些最新生产的LVDS接收器中，100Ω左右的电阻直接集成在片内输入端上了，如MAXIM公司的MAX9121/9122等。
在LVDS系统中，采用差分方式传送数据，有着比单端传输方式更强的共模噪声抑制能力。
道理很简单，因为一对差分线对上的电流方向是相反的，当共模方式的噪声耦合到线对上时，在接收器输入端产生的效果是相互抵消的，因而对信号的影响很小。
这样，就可以采用很低的电压摆幅（见表1）来传送信号，从而可以大大提高数据传输速率和降低功耗。
表1是LVDS驱动器的主要电特性参数，
表2是接收器的主要电特性参数。
表3是LVDS与其他几种接口的性能比较。
同为差分传输接口，LVDS与RS-422、PECL 相比，在传输速率、功耗、接收灵敏度和成本等方面都有优越性；与传统的TTL/CMOS接口相比，LVDS在高速、低抖动及对共模特性要求较高的数据传输系统中的应用有着无可比拟的优势。
LVDS的低功耗、低误码率、低串扰、低辐射和高速的性能，使得它在激光打印机、蜂窝移动电话基站、网络路由器、数字交叉连接和时钟分配系统等领域的应用日益广泛。
LVDS接口电路的设计
为便于LVDS接口电路的设计，有多家公司生产了专门的LVDS收发器芯片，如NI公司的DS90LV017A驱动器和DS90LV018A接收器、TI公司的SN65LVDS31驱动器和
SN65LVDS32接收器、MAXIM公司的MAX9123驱动器和MAX9122接收器等等。
不同的芯片又具有不同的电平兼容性，NI公司的DS90LV031/032采用+5V电源供电，可直接与TTL/CMOS信号接口。
而MAX9123/9122则采用+3.3V的工作电源，可直接与
LVTTL/LVCMOS信号接口，并且MAX9122的数据输入端直接集成了107Ω的终接电阻。
设计LVDS接口，应注意以下几个问题：
1. 根据系统的工作电源配置情况和需要传输的数据电平，合理选用驱动器和接收器芯片，或者根据接口芯片的情况，对被传输的数据首先进行电平转换。
如果是TTL/CMOS电平，可直接采用DS90LV031进行传输，在对端用DS90LV032进行接收。
而如果传输LVTTL/LVCMOS 电平的数据，就可以直接选用MAX9123/9122等低电压接口芯片。
2. 注意阻抗匹配。
既要根据接收器输入端的情况确定是否需要外接100Ω终接电阻，同时，要根据PCB的板材和参数合理设计驱动器的线输出阻抗，使其在90～107Ω范围内。
PCB传输线要尽可能地短，因为过长的线路，不但传输衰耗加大，降低了传输速率，而且阻抗也容易失配，并可能影响到信号的完整性。
3. 根据数据传输速率和传输电缆长度的关系，确定合适的电缆长度以满足系统的要求。
一般地，采用LVDS方式传输数据，假定负载电阻为100Ω，当双绞线长度为10m时，传输速率可达400 Mbps；当电缆长度增加为20m时，速率降为100 Mbps；而当电缆长度为100m 时，速率只能达到10 Mbps左右。
4. 多数LVDS接口芯片的使能端在片内没有接上拉或下拉电阻，如果没有驱动信号输入，它们会不确定地被直接与地或Vcc相连，有可能造成逻辑错误。
所以，除非有特别说明，接口芯片的使能输入端不要悬空。
图2是采用MAXIM公司的一片MAX9123驱动器和一片MAX9122接收器设计的一个4通道LVDS点对点连接的单工接口。
该接口工作电源为+3.3V，驱动器输入和接收器输出数据为LVTTL/LVCMOS电平。
MAX9123/9122是四驱动器/接收器芯片，采用表面封装形式、直通型引出脚，而且MAX 9122数据输入端内部并接有107Ω的电阻，不需要在电缆上再外接终端电阻了，这有助于简化PCB板设计和降低线间串扰。
该接口采用实时传输（使能端接固定电平），传输速率最高可达500 Mbps。