DSP复习材料
DSP 复习资料
DSP 复习资料：1、DSP（digital singnal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。
其工作原理是对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。
它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。
它的强大数据处理能力和高运行速度，是最值得称道的两大特色。
2、DSP芯片一般具有如下主要特点：在一个指令周期内可以完成一次乘法和一次加法；可以并行执行多个操作；快速的中断处理和硬件I/O支持；存储器采用哈佛结构；主要用于信号处理。
3、一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等组成。
4、按数据格式分为定点DSP和浮点DSP两类。
按数据的定点格式工作的DSP芯片称为定点DSP；按数据的浮点格式工作的DSP芯片称为浮点DSP。
其中C2x、C24x称为C2000系列，主要用于数字控制系统； C54x、C55x称为C5000系列，主要用于功耗低、便于携带的通信终端； C62x、C64x和C67x称为C6000系列，主要用于高性能复杂的通信系统，如移动通信基站。
5、链接命令文件（·cmd文件）指定存储器的结构和段的定位，有MEMORY和SECTIONS两条指令。
MEMORY伪指令用来定义目标系统的存储器配置空间，包括对存储器各部分命名，以及规定它们的起始地址和长度。
SECTIONS伪指令用来指定链接器将输入段组合成输出段方式，以及输出段在存储器中的位置，也可用于指定子段。
6、DSP系统中流水线操作是各指令以机器周期为单位相差一个时钟周期，连续并行工作的情况。
其本质是DSP多条总线彼此独立地同时工作，使得同一条指令在不同机器周期内占用不同总线资源。
同时，不同指令在同一机器周期内占用不同总线资源。
DSP复习资料
DSP复习资料1、DSP 芯⽚的结构？答：DSP 是改进的哈佛结构 (80C51是哈佛结构)。
冯．诺依曼结构与哈佛结构的区别是地址空间和数据空间分开与否。
冯诺依曼结构数据空间和地址空间不分开，哈佛结构数据空间和地址空间是分开的。
哈佛结构的特点：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使⽤独⽴的两条总线，分别作为CPU 与每个存储器之间的专⽤通信路径，⽽这两条总线之间毫⽆关联。
改进的哈佛结构，其结构特点为：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并⾏处理；具有⼀条独⽴的地址总线和⼀条独⽴的数据总线，利⽤公⽤地址总线访问两个存储模块（程序存储模块和数据存储模块），公⽤数据总线则被⽤来完成程序存储模块或数据存储模块与CPU 之间的数据传输，改进的哈佛结构在哈佛结构的基础上⼜加以改进，即使得程序代码和数据存储空间之间也可以进⾏数据的传送。
TMS320LF2407A 采⽤改进的哈佛结构，芯⽚内部具有六条16位总线，即程序地址总线（PAB ）、数据读地址总线（DRAB ）、数据写地址总线（DWAB ）、程序读总线（PRDB ）、数据读总线（DRDB ）、数据写总线（DWEB ），其程序存储器总线和数据存储器总线相互独⽴，⽀持并⾏的程序和操作数寻址，因此CPU 的读/写可在同⼀周期内进⾏，这种⾼速运算能⼒使⾃适应控制、卡尔曼滤波、神经⽹络、遗传算法等复杂控制算法得以实现。
结构⽰意图如下：2、什么是流⽔线技术？DSP 是不是具有流⽔线技术(pipeline) ？答：流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。
计算机在执⾏⼀条指令时，总要经过取指、译码、取数、执⾏运算等步骤，需要若⼲个指令周期才能完成。
流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。
DSP最新考试重点复习资料
1．名词解释1哈佛结构：哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。
中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。
2改善的哈佛结构：为了进一步提高信号处理的效率,在哈佛结构的基础上，又加以改善。
使得程序代码和数据存储空间之间可以进行数据的传输,称为改善的哈佛结构。
3流水线技术：流水技术是将各指令的各个步骤重叠起来执行。
与哈佛总线结构相关，DSP广泛采用流水线以减少指令执行时间，从而增加了处理器的处理能力。
要执行一条DSP指令，需要通过取指、译码、取操作数、执行等几个阶段，DSP的流水线结构是指它的这几个阶段在程序执行过程中是重叠进行的，即在对本条指令取指的同时，前面的三条指令已依次完成译码、取操作数、执行的操作。
正是利用这种流水线机制，保证DSP的乘法、加法以及乘累加可以在单周期内完成，这对提高DSP的运算速度具有重要意义，特别是当设计的算法需要连续的乘累加运算时。
4多总线结构：微处理器内一般有两种基本总线结构：冯·诺曼结构和哈佛结构。
冯·诺曼结构取指令、取数据都是通过同一总线完成。
因此必须分时进行，在高速运算时，往往在传输通道上出现瓶颈效应。
而DSP内部采用的是哈佛结构，它在片内至少有四套总线：程序的数据总线、程序的地址总线、数据的数据总线和数据的地址总线。
这种分离的程序总线和数据总线，可允许同时获取来自程序存储器的指令字和来自数据存储器的操作数，互不干扰。
有的DSP片内还包括有其他总线，如DMA总线等，可在单周期内完成更多的工作。
5零开销循环：处理器在执行循环时，不用花时间去检查循环计数器的值，直接跳回到循环的顶部、并将循环计数器减1。
在存在大规模循环的情况下，显著降低算法复杂度。
6MAC：乘法器/乘加器 DSP在1秒内完成乘－累加运算的次数。
因为乘/累加运算是数字信号处理算法中的基本运算。
DSP期末复习资料_图文(精)
DSP期末复习资料2.DSP芯片的特点：哈佛结构：将程序空间和数据空间分开，可同时取指令和取操作数；（重要）多总线结构：一个机器周期可以多次访问程序空间和数据空间，其内部有P、C、D、E 4个总线；（重要）流水线结构：DSP执行一条指令需要取指、译码、取操作数和执行等几个阶段；（重要）多处理单元：算术逻辑运算单元、辅助寄存器、累加器、硬件乘法器等；特殊的DSP指令、指令周期短、运算精度高、硬件配置强。
3.TMS320系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合）、C6000（32位DSP，高性能）系列。
4. TMS320C54X的主要特性：⑴多总线结构（1条程序总线、3条数据总线、4条对应地址总线）；⑵192K字节可寻址空间（64K字程序存储器、64K字数据存储器以及64K字I/O空间）；⑶片内有单寻址RAM（SRAM）和RAM(DRAM存储器。
5.TMS320VC5416-160有1个CPU、6. C54X的总线结构：C54X片内有8条16位主总线、4条程序/数据总线和4条相应的地址总线。
7.当处理器复位时，复位和中断向量都映像到程序空间的FF80h。
8.累加器A和Ｂ的差别在于：累加器Ａ的３１～１６位可用于乘法器的一个输入。
9.桶形移位器的移位数可用一个立即数、状态寄存器ST1的累加器移位方式ASM或者T寄存器中最低的6位数值来定义。
10.指数编码器可以在单个周期内执行EXP指令，求的累加器中数据的指数值，并以2的补码形式存放在T寄存器中，可以用11.C54XCPU有3个状态寄存器：状态寄存器0（ST0）、状态寄存器1（ST1）、处理工作方式状态寄存器（PMST）。
12.C54X中断可分为可屏蔽中断和非屏蔽中断。
所有的软件中断都是非屏蔽的。
13.定时中断的周期：CLKOUT*（TDDR+1）*（PRD+1）14. C54X片内有一个主机接口（HPI）。
DSP复习资料
DSP复习资料1、什么是数字信号处理器(DSP)？DSP 可以分为哪两类？a、数字信号处理器是一种专门用于实现各种数字信号处理算法的微处理器，通常可分为专用DSP和通用DSP两类。
b、用于实现某些特定数字信号处理功能的DSP 属于专用DSP。
什么是DSP？DSP：Digtal Signal Processing 数字信号处理技术典型的微处理器系统根据CPU特点，可以分为：1）通用单片机(Micro-controller) 8/16bit优点：成本低、体积小。
缺点：运算与扩展能力较弱。
编程：汇编、C语言。
2）PC及其兼容机(Micro-processor)缺点：成本高、体积大、实时性差。
优点：运算与扩展能力强，软件资源丰富。
编程：汇编及多种高级语言。
3）DSP（Digital Signal Processor）16/32bit特点：运算能力相当强、实时性、体积小、成本较低、功耗较低编程：汇编、C、C＋＋。
4）专用微处理器特点：使用简单，灵活性差，主要用于一些批量生产的产品。
如家用电器的智能控制、工业控制。
DSP: Digtal Signal Processor 数字信号处理器TI公司从80代初推出了全球第一款“数字信号处理器”TMS320C010，从此引发了一场“数字信号处理”革命。
我们现在所说的DSP，如果没有特殊说明，一般均指“数字信号处理器”。
2、DSP 芯片的主要特点有哪些？DSP 从结构上进行了优化，使其更适合于哪类运算，从而可以高速实现多种不同的数字信号处理算法？DSP的特点:在一个指令周期内可完成一次乘法和一次加法运算程序和数据空间分开，可以同时访问指令空间和数据空间片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问具有低开销或无开销循环及跳转的硬件支持快速的中断处理和硬件I/O支持具有在单周期内操作的多个硬件地址产生器可以并行执行多个操作支持流水线操作，使取指令、译码、取操作数和执行指令等可以重叠执行。
DSP复习资料
答：流水线作业就是使取址、译码、取操作数和执行指令等操作重叠执行。 3. 什么是哈佛总线？P1
答：哈佛总线就是程序空间和数据空间分开，分别由各自的地址总线和数据总线； 它可以同时完成获取指令和数据读取操作。 4. 2812 的 SPI 和 SCI 接口的主要异同？
EALLOW; PieVectTable.TINT0=&cpu_timer0_isr; GpioMuxRegs.GPAMUX.all=0x0000; GpioMuxRegs.GPADIR.all|=0x0001; EDIS; InitCpuTimers(); ConfigCpuTIMER(&CpuTimer0,100,2000000); StartCpuTimer0; IER|=M_INT1; PieCtrlRegs.PIEIER1.bit.INTx7=1; EINT; ERTM; for(;;) { GpioDataRegs,GPATOGGLE.bit.GPIOA0=1; CpuTimer0.InterruptCount==CpuTimer0.InterruptCount ; } } interrupt void cpu_timer0_isr(void) { CpuTimer0.InterruptCount++; PieCtrlRegs.PIEACK.all= PIEACK_GROUP1; } 15. 拨码键盘地址 0x88000,LED 显示器地址 0x88001，编程实现：拨码为 1，相应灯亮；反 之则灭。 答：#include “DSP2812x_Device.h” #include “DSP2812x_Examples.h” void InitsysCtrl(void); void main(void) { InitsysCtrl(); DINT; IER=0x0000; IFR=0x0000; unsigned int temp; while(1) { temp=*(int*)0x88000; *(int*)0x88001=temp; } } void InitsysCtrl(void) { EALLOW;
dsp复习资料
一,Dsp 的硬件结构：⑴1组程序总线(PB),3组数据总线(CB,DB,EB),4组地址总线(PAB,CAB,DAB,EAB).⑵40位算术逻辑单元alu{C16=0工作在双精度算术运算方式,C16=1工作在双16位方式}ALU 溢出后状态寄存器ST0的OVM=1时,用32位最大正数007FFFFFFFH 或最大负数FF80000000H 加载累加器,溢出后溢出标志位OVA 或OVB=1直到复位!⑶1个40位桶行移位寄存器,⑷2个独立40位ACCA 和ACCB{ACCA 和ACCB 差别在于A 的31~16位可以用途乘法器的一个输入}.⑸17X17并行乘法器与40位的专用加法器相连,用于MAC 运算.⑹比较/选择/存储单元(CSSU)用于加法比较运算,⑺指数单元EXP(40位),⑻有16bit 状态寄存器ST0,ST1和工作方式状态寄存器PMST.二,存储结构:①哈佛结构(ROM 和RAM 分开),②三个独立64kb,ROM,RAM,I/O 空间,程序空间通过PMST 的MP/MC\和OVLY 控制,MP 控制使用内部存储器,MP=0,4000H-EFFFH 程序存储空间定义为外部存储器,FF00H-FEFFH 为内部,FF00H-FFFFH 为内部ROM 存储器,工作方式为微型计算机,MP=1,4000H-FFFFH 全部定义为外部存储器,工作方式为处理器模式.当OVLY=0时,0000H~3FFFH 全部定义为外部程序存储空间,程序空间不使用内部RAM,此时内部RAM 只作为数据存储器使用,OVLY=10000H~007FH 保留,程序无法使用,0080H~3FFFH 定义为内部DARAM,即内部RAM 被映射到程序存储空间和数据存储空间.③片上外设:2个通用I/O,XF(外部标志输出信号.控制外设工作)和BIO(控制分支转移信号,监测外部状态).BIO=0时执行转移指令.④定时器:4位预分频器和16位减法计数器组成,定时设定寄存器TIM(16bit)→0024H,复位/定时TIM 装入PRD(定时寄存器→0025H,存放定时常数)寄存器的值,然后减1计数,TIM 减到0后产生TINT 中断,TCR(定时控制寄存器→0026H)用来控制定时器的控制位和状态位,包括定时分频TDDR,预标定时计数器PSC,控制位TRB 和TSS 等.周期=时钟T*(TDDR+1)*(PRD+1).⑤时钟发生器:内部振荡器和锁相环PLL{⑴硬件配置PLL,通过[CLKMD1,CLKMD2,CLKMD3R 的状态,]⑵软件设置[通过16位的CLKMD →58H 控制]},⑥主机接口HPI:{控制寄存器HPIC,地址寄存器HPIA,数据锁存器HPID,HPI 内存},三,外设接口:软件等待状态寄存器SWWSR →0028H,复位时SWWSR →7FFFH,四,中断:1,可屏蔽中断{INT0-3,串行口中断,定时器中断TINT0-1,DMA 中断(DMAC4,DMAC5).HPINT(HPI 中断)}.2,非可屏蔽中断{外部中断投复位和‾NMI ‾(可用软件中断)}中断标志寄存器IFR 和中断屏蔽寄存器IMR{中断向量地址的计算[中断向量地址是由PMST 寄存器中的IPTR(中断向量指针,9bits)和左移2位后的中断向量序号(中断向量序号为0~31,左移两位后变成7位)所组成]例如INT0的中断序号为16(10H)左移两位后成40H 若IPTR=0001H,则中断地址为00C0H,复位时IPTR 全为1,所以硬件复位后程序总是从0FF80H 执行}.五,指令系统:1,寻址方式{i.立即寻址.[用于初始化(LD#80H,A)].ii.绝对寻址[①数据存储器(dmad)寻址(mvkd exam1,*ar5)②程序存储器(pmad)寻址(mvpd table,*ar2)③端口(pa)寻址(PORTR FIFO,*AR5)④*(1K)寻址(LD *(PN),A))].iii.累加器寻址{是用累加器中的数值作为地址来读写程序存储器,READA Smem,WRITASmen}.iv.直接寻址{ADD @x,A}.v.间接寻址[(寻址范围0~64kb)利用辅助寄存器内容作为地址访问存储器(C54x 有8个16bits 辅助寄存器AR0-AR7)]vi.存储器映像寄存器(MMR))寻址{LDM,MVDM,MVMD,MVMM,POPM,PSHM,STLM,STM}vii.堆栈寻址{PSHD,PSHM,POPD,POPD}.常用缩写{Smem:16位的单寻址操作数,Xmem:16位双寻址操作数,Ymem:16位双寻址操作数,PA:16位立即数,src:源累加器,dst:目的累加器,lk:16位长立即数},六,软件开发过程:.text 文本段,.data 数据段,.bss 保留空间,通常对未初始化变量保存,.sect 建立包含代码和数据的自定义段,.usect 为未初始化变量保留存储空间的自定义段,.word 用来设置一个或多个16位带符号整型常数,.int 设置无符号整型常数.title 后面是双引号的程序名,.end 结束汇编命令,汇编程序举例:㈠堆栈的使用:100单元的堆栈,size .set 100 \stack .usect “stk ”,size\STM #stack+size SP.㈡加减乘,①Z=X+Y-W,SUM:LD @x,A\ADD @y,A\SUB @w,A\STL A,@z.②y=mx+b,ld @m,t\mpy @x,A\add @b,A\stlA,@y.③y=x1*a1+x2*a2,ld @x1,t\mpy @a1,B\ld @a2,t\mpy @x2,b\stlB,@y\sth B,@y+1④y= a i 4i =1x i stm #a,ar1\stm #x,ar2\stm #2,ar3/ld *ar1+,t\mpy *ar2+,A\loopl:ld *ar1+,tMpy *ar2+,b/max A/banz loop,*ar3-㈢数组初始化x[5]=[1,2,3,4,5].data\tbl:.word 1,2,3,4,5\.sect “.vector ”\B START\.bss x,5\.text\START:stm #x,ar5\rpt #4\MVPD TBL,*AR5.㈣设计对称FIR 滤波器(N=8).title “firs5”\.mmregs\.def start\.bss y,1\x_old .usect “data1”,4\x_new .uscet “data2”,A\size .set 4\PA0 .set 0\PA1 .set 1\.data/COEF .word 1*32768/10,2*32768/10\.text/start:ld #y,dp\ssbxfrct\stm #x_new,ar2\stm #x_old+(size-1),ar3\stm #size,bk\stm #-1,ar0\POPTR PA1,#x_new\FIR5: ADD *AR2+0%,*AR3+0%,A\RPTZ B,#(size-1)\FIRS *AR2+0%,*AR3+0%,COEF\STH B,@y\MAR *+AR2(2)%\MAR *AR3+%\MVDD *AR2,*AR3+0%\BD FIR5\POPRTR PA1,*AR2\.end 用线性缓冲法和直接寻址法实现FIR 滤波器:N=5,Y(n)=a0x(n)+a1x(n-1)+a2x(n-2)+a3x(n-3)+a4x(n-4)程序:.title “fir1.asm ”\.mmrges\.def start\.bss y,1\XN .usect “XN ”,1\XNM1 .usect “XNM1”,1\XNM2 .usect “xnm2”,1\xnm3 .Usect “xnm3”,1\xnm4 .usect “xnm4”,1\a0 .usect “a0”,1\a1 .usect “a1”,1\a2 .usect “a2”,1\a3 .usect “a3”,1\a4 .usect “a4”,1\pa0 .set 0\pa1 .set 1\.data\table: .word1*32768/10\.word -3*32768/10\.word 5*32768/10\.word -3*32768/10\.word 1*32768/10\.text\start: ssbxfrct\stm #a0,ar1\rpt #4\mvpd table,ar1+\ld #xn,dp\portr pa1,@xn\fir1:ld @xnm4,t\Mpy @a4,a\ltd @xnm3\mac @a3,a\ltd @xnm2\mac @a2,a\ltd @xnm1,a\mac @a1,a\ltd @xn,a\mac @a0,a\ltha,@y\portw @y,pa0\bd fir1\portrpa1,@xn\.end 循环缓冲区和双操作数寻址方法实现:.title “firs ”\.mmregs\.def start\.bss new_data.1\.bss y,1\xn .usect “xn ”,5\a0 .usect “a0”,5\.data\tsble:.word 1*32768/10\.word 2*32768/10\.word 3*32768/10\.word 4*32768/10\.word 5*32768/10\.text\start:ssbxfrct\stm @a0,ar1\rpt #4\mvpd table,*ar1+\stm #xn+4,ar3\stm #a0+4,ar4\stm 5,bk\stm #-1,ar0\ld ##new_data\fir4:rptz a,#4\mac *ar3+0%,*ar4+0%,a\stha,@y\bd fir4\ldnew_data,bstl b,*ar3+0%\.end。
dsp考试复习资料
dsp考试复习资料1、DSP与一般处理器（单片机）有什么区别？（1）体系结构：通用CPU是冯.诺伊曼结构的，而DSP有分开的程序和数据总线即“哈佛结构”。
这样在同一个时钟周期内可以进行多次存储器访问。
（2）DSP是一种特别适用于数字信号处理的微处理器。
它配有专用的硬件乘法-累加器，并且具有特殊的DSP指令，运算能力强。
多处理单元，支持并行处理指令。
（3）DSP采用流水线技术，即每条指令都由片内多个功能单元分别完成取指、译码、取数、执行等步骤；采用并行处理结构。
（4）DSP硬件配置强，有丰富的外设和大量的片内memory。
（5）专用寻址单元：芯片具有满足数字信号算法特殊要求的寻址方式和硬件。
数据交换能力高。
（6）DSP功耗低，适合于嵌入式系统。
2、DSP器件与单片机相比的特点DSP器件具有较高的集成度。
DSP具有更快的CPU，更大容量的存储器，内置有波特率发生器和FIFO缓冲器。
提供高速、同步串口和标准异步串口。
有的片内集成了A/D和采样/保持电路，可提供PWM 输出。
DSP器件采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。
内置高速的硬件乘法器，增强的多级流水线，使DSP器件具有高速的数据运算能力。
DSP器件比16位单片机单指令执行时间快8～10倍，完成一次乘加运算快16～30倍。
DSP 器件还提供了高度专业化的指令集，提高了FFT快速傅里叶变换和滤波器的运算速度。
、3、为了提高运算速度54XDSP才用了哪些措施？（1）提高了芯片的时钟频率，达到160Mbps；（2）采用多总线结构【同时可以进行取指令和多个数据存储操作(5)（3）采用哈佛结构【指令的寻址和数据存储可以同时进行】（4）采用流水线技术。
流水线→并行→提高程序执行效率（5）配有专用的硬件乘法-累加器（6）具有特殊的ＤＳＰ指令（如ＦＩＲＳ）（7）配有专用的功能单元（如指数编码器）（8）支持多处理单元，支持并行处理指令（9）芯片具有满足数字信号算法特殊要求的寻址方式和硬件（10）硬件配置强：高速数据传输能力，设置单独的DAM总线及其控制器，进行数据的并行传输。
DSP复习资料
DSP最新考纲1、CPU总线结构基本概念。
2、直接寻址模式的基本寻址方法。
3、存储器映像寄存器包括的主要内容及地址。
4、CCS生成可执行文件的过程及载入可执行文件的方法。
5、片上ROM固化的内容及地址。
6、DSP系统的结构框图。
7、软件等待状态发生器的设置。
8、C语言中I/O端口的访问方法及插入汇编命令的方法。
9、自举的概念。
10、中断向量表地址的计算方法。
11、多路缓冲串口的发送和接收过程。
12、上电复位电路及手动复位电路设计方法。
13、定时器定时时间计算方法：定时周期 = CLKOUT×(TDDR+1)×(PRD+1)14、中断编程过程及方法。
15、布置的作业。
复习：1-01.数字信号处理：答：数字信号处理是利用计算机或专用处理设备，以数字的形式对信号进行分析、采集、合成、变换、滤波、估算、压缩、识别等加工处理，以便提取有用的信息并进行有效的传输与应用。
1-02.DSP系统的构成：1-03.数字信号处理器的特点：答：数字信号处理器（DSP）是一种特别适合于进行数字信号处理运算的微处理器，主要用于实时快速实现各种数字信号处理的算法。
哈弗结构；多总线结构；流水线结构；多处理单元；特殊的dsp指令；指令周期短；运算精度高；硬件配置高。
1-04.定点DSP：数据采用定点格式工作的DSP芯片。
浮点DSP:数据采用浮点格式工作的DSP芯片。
1-05.54x的特点：答：(1) 改进哈佛结构；(2) 8条总线（1条程序总线，3条数据总线，4条地址总线）；(3) 高度专业指令系统；(4) 内核供电电压低。
优点：(1)功耗低；(2)高度并行性。
1-06.1. 总线结构：8条16位总线（1条程序，3条数据，4条地址）(1)PB：传送程序存储器的指令代码和操作数；(2)CB、DB：传送来自数据存储器的操作数；(3)EB传送写入数据存储器操作数；(4)PAB、CAB、DAB、EAB：传送地址信息。
DSP复习资料
第一章:DSP的实现方法:1.用专用的DSP芯片实现2.用通用的可编程DSP芯片实现3.用通用的单片机(如MCS-51、96系列等)实现4.在通用计算机系统中加上专用的加速处理机实现5.在通用的计算机(如PC)上用软件(如C语言)实现DSP系统工作过程1,对输入信号进行带限滤波和抽样;②进行A/D变换，将信号变换成数字比特流；③根据系统要求，DSP芯片对输入信号按照特定算法进行处理；④D/A转换，将处理后的数字样值转换为模拟信号；⑤平滑滤波，得到连续的模拟信号波形。
DSP系统特点：①接口方便②编程方便③稳定性好④精度高⑤可重复性好⑥集成方便DSP系统的设计1.定义系统性能指标2.采用高级语言进行性能模拟3.设计实时DSP应用系统4.借助开发工具进行软硬件调试5.系统集成与独立系统运行DSP芯片的分类按数据格式分——根据DSP芯片工作的数据格式来分类定点DSP芯片：价格较便宜、功耗较低，但运算精度稍低。
浮点DSP芯片：运算精度高，用C语言编程调试方便，但价格稍贵，功耗较大。
DSP系统的运算量1.按样点处理：即DSP算法对每一个输入样点循环一次。
2.按帧处理：针对DSP算法不是每个输入样点循环一次，而是每隔一定的时间间隔(即帧)循环一次。
第二章DSP芯片的基本结构大致分为CPU算术逻辑单元（ALU）、累加器（ACC）、乘累加单元（MAC）移位寄存器、寻址单元等存储器包括片内ROM、Flash、SARAM、DARAM等集成外设和专用硬件电路包括片内串行接口、主机接口、定时器、时钟发生器、锁相环及各种控制电路。
总线用于传送指令和数据；在CPU与存储器、集成外设和专用硬件电路等部分之间。
寻址方式1.程序寻址程序计数器PC：由程序地址产生单元产生。
例如，TMS320C54x 系列DSP芯片的PAGEN。
①包含需要取指的下一条指令所在的程序存储器地址，一般在存储器地址中按顺序产生；②当执行到子函数调用、中断时，将用相应的子函数入口地址或中断ISR入口地址来加载PC；③当执行到跳转语句时，会使用相应的跳转地址来加载PC。
DSP复习资料
1.DSP芯片的特点:采用数据总线和程序总线分离的哈佛结构; 采用多总线结构，可同时进行取指令和多个数据存取操作; 采用流水线技术; 配有专用的硬件乘法-累加器; 具有特殊的DSP指令; 快速的指令周期; 硬件配置强; 支持多处理器结构; 省电管理和低功耗DSP芯片的分类:按基础特性:静态DSP芯片和一致性DSP芯片;按用途通用型DSP芯片和专用型DSP芯片;按数据格式定点DSP和浮点DSP;发展趋势DSP内核结构进一步改善; 存储器构架; SOC; 实时; 嵌入式的趋势2.流水线操作:概念指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。
六个操作阶段预取指P; 取指F;译码D;寻址A;读数R;执行X；引入的好处:减少指令执行时间，增加处理器的处理能力;产生冲突原因及解决方法:一.CPU访问DARAM会发生流水冲突的情况：同时从同一存储块中取指令和读操作数；同时对同一存储块进行写操作和读第二操作数。
CPU可通过写操作延迟一个周期，或通过插入一个空操作来解决流水线冲突;二.流水线允许CPU多条指令同时寻址CPU资源，当一个CPU资源同时被一个以上流水线级访问时，可能导致时序上的冲突，其中，有些冲突可以由CPU通过延迟寻址的方法自动解决，由些需要安排指令或者插入空操作NOP指令加以解决。
利用保护性MMR的指令，自动插入等待周期，也可以避免发生冲突。
3.程序存存储空间的划分和配置：192K字的存储空间: 程序、数据、I/O存储空间;( 1 ) 程序存储空间定义在片内还是片外是由MP\MC和OVL Y决定的。
MP\MC=1称为微处理器模式4000~FFFFH片外存贮器MP\MC=0,称为微计算机模式4000~EFFFH片外存贮器FF00~FFFFH片上存贮器OVL Y为决定0000H~3FFFH程序存贮空间的片外、片外分配控制。
OVL Y=1,0000H~007FH保留，程序无法占用，0080H~3FFFH片内DARAM.OVL Y=0,0000H~3FFFFH片外程序存贮空间。
DSP技术 总复习
DSP芯片的发展 1. 制造工艺 早期DSP采用4m的NMOS工艺。现在的DSP芯片普遍 采用0.25m或0.18m亚微米的CMOS工艺。芯片引脚从原来 的40个增加到200个以上，需要设计的外围电路越来越少， 成本、体积和功耗不断下降。 2. 存储器容量 早期的DSP芯片，其片内程序存储器和数据存储器只有 几百个单元。目前，片内程序和数据存储器可达到几十K字 ，而片外程序存储器和数据存储器可达到16M48位和4G40 位以上。
2017年12月7日
12
4. 特殊的DSP指令
为了满足数字信号处理的需要，在DSP的指令系统中， 设计了一些完成特殊功能的指令。 如：MAC（乘法累加）指令，可在单周期内取两个操 作数相乘，并将结果加载到累加器。
2017年12月7日
13
6．快速的指令周期 由于采用哈佛结构、流水线操作、专用的硬件乘法器、 特殊的指令以及集成电路的优化设计，使指令周期可在20ns 以下。如：TMS320C54x的运算速度为100MIPS，即100百 万条/秒。 7．专用的数据地址发生器 在通用的微处理器中，产生数据的地址和进行数据处理 都是由同一个ALU工作，而在DSP处理器中，设置了专门的 数据地址发生器（DAG）来产生所需的数据地址。数据地 址的产生与CPU的工作并行，节省了CPU的时间，提高了信 号的处理速度。
了从存储器中读取指令的时间，因而大大提高了运行速度。
2017年12月7日
10
2．支持流水线操作
每条指令可通过片内多功能单元完成取指、译码、取操 作数和执行等多个步骤，实现多条指令的并行执行，从而在 不提高系统时钟频率的条件下减少每条指令的执行时间。
T1 T2 T3 T4
时钟
取指 译码 执行 M M+1 M+2 M+3
DSP复习资料
1.DSP主要应用领域：数字信号处理。
2.DSP芯片的特点：⑴采用哈佛结构⑵采用多总线结构⑶采用流水线技术（处理速度大大加快）⑷配有专用的硬件乘法-累加器⑸具有特殊的DSP指令⑹快速的指令周期3.哈佛结构特点：采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立的访问，可对程序和数据进行独立传输。
作用：使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
4.采用多总线结构在一个机器周期内可以完成如下操作：①从程序存储器中取一条指令②从数据存储器中读两个操作数③向数据存储器写一个操作数5.DSP芯片的分类：⑴按基础特性分类：是依据DSP芯片的工作时钟和指令类型进行的，可分为静态DSP芯片和一致性DSP芯片。
⑵按用途分类：可将DSP芯片分为通用型芯片和专用型芯片两大类。
⑶按数据格式分类：是依据DSP芯片工作的数据格式来分类的，即按精度或动态范围将通用DSP划分为定点DSP和浮点DSP。
6.DSP系统的构成：一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器。
抗混叠滤波器的作用：防止信号频率不满足采样定理。
平滑滤波器的作用：输出波形更符合实际波形。
7.定点DSP芯片的优点：价格较便宜，功耗较低，缺点：运算精度稍低，浮点DSP芯片的优点：运算精度高，C语言编程调试方便，缺点：价格稍贵，功耗也较大。
8.C53x的主要特性：⑴CPU ①采用先进的多总线结构，通过1组程序总线、3组数据总线和4组地址总线来实现。
②40位算术逻辑运算单元ALU，包括1个40位桶形移位寄存器和2个独立的40位累加器（ACCA和ACCB）。
③17×17位并行乘法器，与40位专用加法器相连，可用于进行非流水线的单周期乘法-累加（MAC）运算。
④比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法-比较-选择运算。
DSP技术复习资料-完整版
即是longl1存放在AC0，……对应下去。
33.以下的汇编语句实现两个整型数的饱和加法，请编写C语言程序调用该汇编函数，实现整数20000和30000的饱和加法，并在CCS中输出和的值；（相关P209）
18.C55x支持3种类型的寻址方式，分别是绝对寻址模式、直接寻址模式和间接寻址模式；（P69）
19.什么是绝对寻址方式？C55x有几种绝对寻址方式，分别是什么？（P70）
绝对寻址方式：通过在指令中指定一个常数地址完成寻址；
有三种绝对寻址方式：（1）K16绝对寻址方式；（2）K23绝对寻址方式；
（3）I/O绝对寻址方式。
有四种间接寻址方式：(1)AR间接寻址;(2)双AR间接寻址;(3)CDP间接寻址;
(4)系数间接寻址。
22.指令MOV *abs16(#2002h), T2采用的是K16绝对寻址方式。设DPH=03h，该指令的功能是#k16=2002H,CPU从032002H处读取数据装入T2；（P81）
23.指令MOV port(@0), T2采用的是PDP直接寻址方式。设PDP=511，该指令的功能是PDP：Poffset=FF80H,CPU从FF80H读取数据进T2；
11.SATA位是寄存器ST3_55中的第5位，如果SATA=1，则执行A单元ALU的饱和模式；（P50）
12.MPNMC位是寄存器ST3_55中的第6位，该位使能或禁止片上ROM，如果MPNMC=0，则为微计算机模式，使能片上ROM；（P50）
13.VC5509A拥有160K字的片内存储器资源，其中有128K字RAM和32K字ROM。外部扩展存储空间由CE[3:0]组成，其中CE0的首字地址为0000 2000H，CE1的首字地址为00200000 H（P51~52）（P58~59）
DSP复习资料
DSP原理与应用一、填空题1.按数据格式分类，DSP芯片可分为芯片和芯片。
2.TMS320C54X DSP中，TMS320C54X DSP有A和B两个累加器。
每个累加器的长度为位，分为、、和三部分。
3.为了达到快速进行数字信号处理的目的，DSP芯片一般具有程序和数据分开的总线结构，称为。
4.已知（80H）＝10H，（81H）＝40H，则先后执行指令LD 80H，16，B和ADD 81H，B两条指令后，B的内容是。
5. IMR为存储器映像寄存器，当要屏蔽某一个中断时，IMR中的相应标志位的值为。
6.HPI有和两种工作模式。
7.DSP芯片的电源分两种即为和，在无法同时加电的情况下，应先对加电。
8.直接寻址中，若CPL=0，则所寻址数据存储器的16位地址是由构成。
9.若缓冲器长度为BK=10，循环缓冲区的基地址为AR1=100h，则执行指令LD*+AR1(8)%,A；两次后，寻址的是地址单元。
二、简答题1.简述流水线操作的基本原理。
2.简述TMS320C54X DSP的堆栈的特点，并简述堆栈寻址入栈和出栈时的工作过程。
3. TMS320C54X DSP的定时器有哪几部分组成？各部分的作用是什么？4.在链接命令文件中，伪指令MEMORY和SECTIONS的作用是什么？5.右图为一个具有自动复位功能的电路，请简述其工作原理。
6. 在堆栈操作中，PC当前地址为4020h，SP当前地址为0013h后，运行PSHM AR7（1字指令）后，PC和SP的值分别是多少？并说明原因。
7. 若用DSP实现8点的FFT运算，采用*AR2+0B进行反向寻址，若初始AR2值为0000H，则AR0的低3位取值应为多少？请写出AR2值最后三位修改的顺序和修改后的AR2的值。
（填入表格的空格内）答：AR0的低3位取值应为二进制值。
8. TMS320C54X DSP的定时器中，若TDDR=0101B，PRD=0018H，试计算定时器的中断频率。
DSP复习资料+习题+答案
DSP复习资料+习题+答案1、定点DSP：数据以定点格式⼯作的DSP芯⽚称为定点DSP芯⽚，该芯⽚简单、成本较低。
两种基本表⽰⽅法：整数表⽰⽅法：主要⽤于控制操作、地址计算和其他⾮信号处理的应⽤。
⼩数表⽰⽅法：主要⽤于数字和各种信号处理算法的计算中。
定点表⽰并不意味着⼀定是整数表⽰。
2、浮点DSP：数据以浮点格式⼯作的DSP芯⽚称为浮点DSP芯⽚，该芯⽚运算精度⾼、运⾏速度快。
浮点数在运算中，表⽰数的范围由于其指数可⾃动调节，因此可避免数的规格化和溢出等问题。
但浮点DSP⼀般⽐定点DSP复杂，成本较⾼。
3、TI公司常⽤的DSP芯⽚可以归纳为三⼤系列：TMS320C2000系列：TMS320C2xx/C24x/C28x等；TMS320C5000系列：TMS320C54x/C55x等；TMS320C6000系列：TMS320C62x/C67x/C64x4、在对I/O空间访问时，除了使⽤数据总线和地址总线外，还要⽤到IOSTRB、IS和I/W控制线。
5、C54x C语⾔相同点：1）结构化程序设计的思想，以函数为单位2）⼤部分变量、常量、结构体、枚举、联合体、指针的定义3）局部变量、全局变量、静态变量、动态变量4）宏定义、宏展开、宏调⽤5）算术、关系、逻辑、位操作运算符以及运算符之间的优先级和结合性6）函数的组织：顺序结构、分⽀结构、循环结构不同点：1）所处理数据的性质不同；程序结构不同PC :采集好的，数据量⼤；DSP：实时采集，量⼩2）数据的输⼊输出设备不同3）死循环”的对待上不同。
4）语法结构及细节上的不同6、汇编器有5条伪指令可识别汇编语⾔程序的各个部分：.bss 为未初始化的变量保留空间；.data 通常包含了初始化的数据；.sect 定义已初始化的命名段，其后的数据存⼊该段；.text 该段包含了可执⾏的代码；.usect 在⼀个未初始化的有命名的段中为变量保留空间。
7、段的处理链接器在处理段的时候，有如下2个主要任务：（1）将由汇编器产⽣的的⼀个或多个.obj⽂件链接成⼀个可执⾏的.out⽂件；（2）重新定位，将输出的段分配到相应的存储器空间。
DSP技术复习资料-完整版
DSP (数字信号处理)技术复习资料1. 简述数字信号处理器的主要特点 ( P4)。
数字信号处理( Digital Signal Processing)简称DSP 。
主要特点： (1)采用哈佛结构；(2) 采用多总线结构； (3) 采用流水线结构；(4) 配有专用的硬件乘法器 - 累加器； (5) 具有特殊的寻址方式和指令； (6) 支持并行指令操作；(7) 硬件配置强，具有较强的接口功能； (8) 支持多处理器结构。
2. 请给出数字信号处理器的运算速度指标 ( P6)。
( 1) MAC 时间：一次乘法和一次加法的时间；( 2) FFT 执行时间：运行一个 N 点 FFT 程序所需的时间； (3) MIPS ：每秒执行百万条指令； (4) MOPS :每秒执行百万次操作； ( 5) MFLOPS ：每秒执行百万次浮点操作； (6)BOPS :每秒执行十亿次操作。
(7) 指令周期：执行一条指令所需的最短时间， 数值等于主频的倒数； 常用ns (纳秒)3. 简述 C55x 的存储器配置情况 ( P11~12 ) 。
(1) C55x 采用统一的存储空间和 I/O 空间；(2) C55x 的片内存储空间共有 352KB (146K 字)，外部存储空间共有 16MB ( 8M 字)；(3) 存储区支持的存储器类型有异步 SRAM ，异步EPROM 、同步DRAM 和同步突 发 SRAM ；(4) C55x 的 I/O 空间与程序 /地址空间分开； (5) I/O 空间的字地址为 16 位，能访问 64K 字地址；(6)当 CPU 读/写 I/O 空间时，在 16 位地址前补 0来扩展成 24 位地址。
4. TMS320C55x 的寻址空间是多少？当 CPU 访问程序空间和数据空间时，使用的地址是 多少位 ( P51、 P53~54)。
(1) C55x 的寻址空间为 16MB ( 24 位地址，2人24 = 16777216B = 16MB ) (2)CPU 访问程序空间时，使用 24 位的地址；( 3) 访问数据空间时，使用 23 位地址，使用时 23 位地址左移一位将地址总线上的 最低有效位( LSB )置 0。
DSP复习资料
DSP复习资料1．美国德州仪器（TI）公司生产的TMS320系列芯片主推C2000系列，C5000系列，C6000系列，试分析这三种系列芯片的典型应用领域。
答：C2000系列面向工业产品控制，低价位；C5000系列面向通信类应用，性能好，低功耗，有利于便携式通信产品及其他仪器的推出；C6000系列面向高档次应用，如多媒体，图像处理及其他超高速处理场合。
2．数字信号处理的硬件实现可分为单片机实现和DSP实现，试对比分析两者各自主要的优点，缺点。
答：单片机：优点：接口性能好；缺点：总线结构是冯·诺依曼结构，系统复杂，特别是乘法运算速度慢；DSP：优点：哈佛总线结构，内部具有硬件乘法器等可以实现某些特定功能，具有很高的并行特性，专门的指令系统；缺点：灵活性差。
3．试分析冯·诺依曼结构与哈佛总线结构各自的特点。
答：冯·诺依曼结构：程序存储和数据存储共用一个存储空间。
编址依靠指令计数器提供的地址来区分是指向数据还是地址，只能串行执行，速度慢，数据吞吐量小；哈佛总线结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，允许直接在程序和数据之间进行信号传递，具有高速运算能力。
4．DSP区别于通用微处理器的重要标志？答：硬件乘法器。
5．简述定点DSP和浮点DSP的区别。
答：在定点DSP中，小数点的位置在一个数据字中是固定的。
而在浮点格式中，一个数据字被分成两部分，分别表示指数和底数，因此它所表示的数据的小数点随着指数的变化而浮动。
浮点格式所能表示的数据范围要比定点格式大得多，在大多数应用中都不需要特别考虑运算的溢出问题。
6. DSP中的地址产生单元－ARAU。
7.名词翻译：ARAU：辅助寄存器算术单元 Auxiliary Registers：辅助寄存器CALU：中央算术逻辑单元 Barrel shifter：桶型移位器Multiplier：硬件乘法器 Accumulator：累加器CSSU：比较、选择和存储单元8．TMS320C2000系列的内部总线结构？答：6条：其中是3条地址线，PAB程序地址总线，DRAB数据读地址总线，DWAB数据写地址总线；其他3条为PRDB程序读总线，DRDB数据读总线，DWEB数据写总线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题1、中央算术逻辑部分主要组成包括:中央算术逻辑单元CALU,32位累加器ACC,输出定标移位器。
2、 TMS320LF240x系列DSP芯片得地址映像被组织位3个可独立选择得空间:程序存储器空间(64K字),数据存储器空间(64K字);输入/输出(I/O)空间(64K字)。
3、数据存储器空间有3个片内得DARAM块,分别为B0,B1,B2, B0块既可配置为数据存储器,也可配置为程序存储器。
(P21)CNF=0, DARAM B0被映射到片外程序空间;CNF=1, DARAM B0 被映射到片内程序空间。
复位时,B0被配置为数据存储空间。
4、 TMS320LF2407系列DSP芯片,系统复位后程序指针指向0000h处,程序从该处开始执行,一般要在该处加一条跳转指令使CPU自动转入用户程序得入口。
0000h-003Fh用于存储系统得中断向量表,当有中断请求信号时,CPU从该处取出中断子程序得入口地址。
5、0060h－007Fh为双口存储器DARAM(B2),为用户数据区。
0200h－02FFh为双口存储器DARAM(B0),当CNF=0 时为用户数据区。
0300h－03FFh为双口存储器DARAM(B1),用户数据区。
0800h－0FFFh为2K字得单口存储器SARAM,为用户数据区。
6.在使用数据存储器时,将数据存储器空间一共分为512页,每一页由128个字组成。
在程序编写用指令LDP,可加载数据页范围为0-511,使用该指令后,将影响ST0得低9位。
7.中断屏蔽寄存器IMR与中断标志寄存器IFR存放在数据存储器得第0页,其地址分别为:0004h与0006h8.要访问I/O 空间,可以IN与OUT两条指令。
9.TMS320LF240x系列DSP得寻址方式有:立即寻址方式,直接寻址方式,间接寻址方式10.在寻址方式中,立即操作数都就是以符号#为前缀11.在DSP程序中,直接寻址通常就是将指令中得数据页指针DP与操作数合并起来作为被访问得地址12、 LDP #4 ; 数据页设为4(0200h～027Fh)。
ADD 9H,5; 将数据地址0209h处得内容左移5位后加至累加器。
13、通过向状态寄存器ST0中得3位辅助寄存器指针(ARP)装入0～7,可以选择特定得辅助寄存器。
ARP 可由MAR指令、LST指令来装载。
执行过程中,当前AR中得内容用作被访问数据存储器得地址14、汇编语句格式一般包含4部分:标号、指令、操作数与注释15、 TMS320LF240x得汇编语言共86条,分为6大类,分别就是累加器、算术与逻辑指令;辅助寄存器与数据页指针指令;TREG、PREG与乘法指令;跳转指令;控制指令;I/O与存储器操作指令16、在DSP软件进行调试之前,一般需要书写3种格式得文件:汇编语言文件、头文件与命令文件17、数据得定标一般采用Q表示法,Q值得大小表示小数点后得位数,如Q15表示小数点后有15位数,Q0表示小数点后没有数据。
通常Q值越大,表示得数据范围就越小,数据得精度也就越高;Q值越小,表示得数据范围就越大,数据得精度也就越低18、在查表法中,将函数得自变量在其定义域范围内进行离散化处理,得到具有一定分辨率得离散点,通过计算得到与其对应得函数输出离散点,然后将这些离散点按对应关系制作成一张表格,并将这个表格存储在程序存储区间。
19、数字I/O端口就是芯片与外界联系得一种接口,它实现得就是电平信号得输入与输出。
DSP芯片得I/O 端口都具有双重得功能(即功能复用),或用于一般得输入输出功能,或用于一些特殊得功能,究竟就是哪一种功能,可通过设置复用控制寄存器来实现。
20、当I/O口已设定为一般得输入输出功能时,其数据输入输出得方向可利用数据与方向控制寄存器来设置21.数字I/O端口得6个数据与方向控制寄存器得格式基本相同,其高8位表示对应得低8位得数据输入输出方向,低8位表示相应得I/O口得有效逻辑电平。
22、 TMS320LF240x芯片内含有两个事件管理器模块EVA与EVB,用于运动控制与电机控制。
每个事件管理器模块又包含通用定时器(GP)、比较单元、捕获单元以及正交编码(QEP)脉冲电路。
EVA与EVB得定时器、比较单元以及捕获单元得结构功能相同,只就是单元得名称有所区别23.TMS320LF2407芯片内含有4个通用定时器,每个通用定时器都采用16位计数器,因此,它们得计数范围就是0～65535个脉冲24、通用定时器得计数操作模式有:停止/保持模式 ,连续增计数模式 ,定向增/减计数模式 ,连续增/减计数模式四种25、通用定时器最多可提供4个PWM输出。
每个比较单元都有2个相关PWM输出26、捕获单元可定义得跳变检测方式有:上升沿、下降沿,或上升下降沿27、正交编码脉冲电路(简称QEP)可通过码盘得两组脉冲相位(上升沿得顺序)判断出被控对象得运动方向,通过记录脉冲得个数来确定具体得运动位置,将位置信号进行差分就可得到运动得速度。
28、每个事件管理器都有一个QEP电路,QEP电路得外部输入引脚与捕获单元共享,在使能QEP功能时,必须禁止捕获功能。
对于EVA,使用得就是通用定时器2,对于EVB,使用得就是通用定时器4,且通用定时器必须工作在定向增/减计数模式下,并以QEP作时钟输入源。
P23229、 MS320LF240x系列DSP芯片得模数转换模块(ADC) 带有采样保持功能得16个通道得10位ADC电路30、模数转换模块(ADC)具有两个独立得8通道得排序器(SEQ1与SEQ2),可以独立工作在双排序模式,也可工作在级连模式(可选择16通道得连续工作模式)31、 DSP应用系统一般就是一个多电源系统,通常包含＋5V与3、3V两种电源。
这就是因为多数DSP芯片就是采用3、3V来供电得,而许多外围接口芯片就是采用＋5V供电。
32、TMS320F240x中串行外设接口SPI就是一个高速得同步串行输入输出接口,其可编程得传输数据长度为1～16位,工作于全双工时需要4个引脚参与数据传送,它们分别就是SPISIMO,SPISOMI,SPISTE,SPICLK,并且具有两种工作方式分别为主模式与从模式32、哈佛结构可以获得更高得数据处理速度。
TMS320F2407 采用了增强哈佛结构总线数目一共有6条,它们分别就是PAB,DRAB,DWAB,PRDB,DRDB,DWDB二、简答题1、DSP芯片得结构？答:DSP就是改进得哈佛结构 (80C51就是哈佛结构)。
冯.诺依曼结构与哈佛结构得区别就是地址空间与数据空间分开与否。
冯诺依曼结构数据空间与地址空间不分开,哈佛结构数据空间与地址空间就是分开得。
哈佛结构得特点:使用两个独立得存储器模块,分别存储指令与数据,每个存储模块都不允许指令与数据并存; 使用独立得两条总线,分别作为CPU与每个存储器之间得专用通信路径,而这两条总线之间毫无关联。
改进得哈佛结构,其结构特点为: 使用两个独立得存储器模块,分别存储指令与数据,每个存储模块都不允许指令与数据并存,以便实现并行处理; 具有一条独立得地址总线与一条独立得数据总线,利用公用地址总线访问两个存储模块(程序存储模块与数据存储模块),公用数据总线则被用来完成程序存储模块或数据存储模块与CPU之间得数据传输,改进得哈佛结构在哈佛结构得基础上又加以改进,即使得程序代码与数据存储空间之间也可以进行数据得传送。
TMS320LF2407A采用改进得哈佛结构,芯片内部具有六条16位总线,即程序地址总线(PAB)、数据读地址总线(DRAB)、数据写地址总线(DWAB)、程序读总线(PRDB)、数据读总线(DRDB)、数据写总线(DWEB),其程序存储器总线与数据存储器总线相互独立,支持并行得程序与操作数寻址,因此CPU得读/写可在同一周期内进行,这种高速运算能力使自适应控制、卡尔曼滤波、神经网络、遗传算法等复杂控制算法得以实现。
结构示意图如下:2、什么就是流水线技术？DSP就是不就是具有流水线技术(pipeline) ？答:流水线技术就是将各指令得各个步骤重叠起来执行,而不就是一条指令执行完成之后,才开始执行下一条指令。
计算机在执行一条指令时,总要经过取指、译码、取数、执行运算等步骤,需要若干个指令周期才能完成。
流水线技术就是将各指令得各个步骤重叠起来执行,而不就是一条指令执行完成之后,才开始执行下一条指令。
即第一条指令取指后,在译码时,第二条指令就取指;第一条指令取数时,第二条指令译码,而第三条指令就开始取指,……,依次类推,如图所示。
使用流水线技术后,尽管每一条指令得执行仍然要经过这些步骤,需要同样得指令周期数,但将一个指令段综合起来瞧,其中得每一条指令得执行就都就是在一个指令周期内完成得。
DSP处理器所采用得将程序存储空间与数据存储空间得地址与数据总线分开得哈佛结构,为采用流水线技术提供了很大得方便。
DSP2407采用四级流水线技术,结构如上:3、什么就是DSP2407得多处理单元？答:DSP内部一般包括多个处理单元,如算术逻辑运算单元(ALU)、辅助寄存器运算单元(ARAU)、累加器(ACC)及硬件乘法器(MUL)等。
它们可以在一个指令周期内同时进行运算。
例如,在执行一次乘法与累加运算得同时,辅助寄存器单元已经完成了下一个地址得寻址工作,为下一次乘法与累加运算做好了充分准备。
因此,DSP在进行连续得乘加运算时,每一次乘加运算都就是单周期得。
DSP得这种多处理单元结构,特别适用于大量乘加操作得矩阵运算、滤波、FFT、Viterbi译码等。
许多DSP得处理单元结构还可以将一些特殊得算法,例如FFT得位码倒置寻址与取模运算等,在芯片内部用硬件实现,以提高运行速度。
多处理单元结构,特别适用于大量乘加操作得矩阵运算、滤波、FFT、Viterbi译码等。
4、DSP240x系列芯片得指令周期就是多少？答:采用4μm NMOS制造工艺,早期DSP得指令周期约400ns,运算速度为5MIPS。
采用高性能CMOS制造工艺,其运行速度更快。
TMS320LF240x运行速度可达30MIPS,使得指令周期缩短到30MHz。
TMS320C54x运行速度可达100MIPS。
TMS320C6203得时钟为300MHz,运行速度达到2400MIPS。
DSP指令功能强大,一条特殊指令可完成十分复杂得功能。
如:TMS320C54x中得FIRS与LMS指令,分别用于系数对称得FIR滤波器与LMS算法。
5、2407DSP芯片得运算精度高如何？答:早期DSP得字长为8位,后来逐步提高到16位、24位、32位。
为防止运算过程中溢出,有得累加器达到40位。
浮点DSP提供了更大得动态范围,如TMS320C3x、TMS320C4x等。