数字电路与系统设计(张顺兴)第四章习题答案
数电第4章习题解答张克农版
974章课后习题解答4.1 根据图题4.1中输入信号R 、S 的波形，画出图4.2.1中的基本RS 锁存器的状态变化波形。
[解]见图解4.1中Q 、Q 的波形。
4.2 根据图题4.2所给的时钟脉冲波形及输入信号R 、S 的波形，画出图4.2.6中时钟控制RS 锁存器输出Q 的波形。
[解]见图解4.2中Q 、Q 的波形。
4.3 主从JK 触发器电路结构如图题4.3.1(a)所示，设初态为0，已知CP 、J 、K 和R 的波形如图题4.3所示，试画出Q A 、Q B 的波形。
[解]见图解4.3中Q A 、Q B 的波形。
4.4 图题4.4中各触发器的初始状态Q =0，试画出在触发脉冲CP 作用下各触发器Q 端的电压波形。
[解]见图解4.4中Q 1~Q 8的波形。
图题、解4.1图题、解4.2图题、解4.3984.5画出图题4.5中Q 的波形（忽略触发器的传输延迟时间）。
[解]见图解4.5中Q 的波形。
4.6分别画出图题4.6 (a)、(b)中Q 的波形（忽略触发器的传输延迟时间，假定触发器的初始状态为0）。
【解】见图解4.6中Q 的波形。
图题、解4.4图题、解4.5图题4.699(a)(a)(b)图解4.64.7 图题4.7所示为各种边沿触发器，已知CP 、A 和B 的波形，试画出对应的Q 的波形。
（假定触发器的初始状态为0）。
【解】Q 1、Q 2、Q 3、Q 4的波形见图解4.7所示。
图题4.7100图解4.74.8 试画出图题4.8中P 的波形（忽略触发器的传输延迟时间）。
【解】P 的波形见图解4.8所示。
图解4.84.9 试分析图题4.9所示引入转换电路（在虚线框内）后，整个触发器电路的逻辑功能。
图题4.8101[解] 由于n n n Q K Q J Q +=+1,故具有JK 触发器的功能。
4.10 试用一个T 触发器及逻辑门实现一个D 触发器的功能。
【解】实现电路如图解4.10所示。
图解4.104.11试用一个D 触发器及逻辑门实现一个T 触发器的功能。
数电第四章参考答案
第四章 组合逻辑电路 作业 参考答案【题4-1】 分析图示组合逻辑电路，列出真值表，写出输出Y 1、Y 2与输入的逻辑函数式，说明整个电路所实现的逻辑功能（不是单个输出与输入的关系，而是把2个输出与3个输入综合起来看）。
解：该电路的逻辑功能为全加器，Y 1是和，Y 2是进位。
【题4-2】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。
在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。
请填写真值表，写出逻辑表达式，并用一片74LS00（内含四个2输入端与非门）或一片74LS02（内含四个2输入端或非门）这2种方法实现此评判规定。
解：设评判员评判合格为“1”，反之为“0”； 考试通过，F 为“1”，反之为“0”。
根据题意，列真值表如下。
据此可得：ABC12ABCC B A C B A C B A AC BC AB C B A ABC Y +++=+++++=)()(1AC BC AB Y ++=2ACAB AC AB F =+=CB AC B A F ++=+=)(FB CA FB CA【题4-3】设计一个“4输入1输出”的组合逻辑电路，实现“五舍六入”的功能：即当输入的四位8421BCD 码不大于5时，输出0；否则输出1。
要求： (1) 画出卡诺图、化简逻辑函数；(2) 用1片CD4001（内含四个2输入端或非门）实现该逻辑功能（标出管脚号）。
【题4-4】设计一个代码转换电路，输入为3位二进制代码、输出为3位格雷码（见下表），要求从CD4011、CD4001、CD4030中选用1个最合适的芯片实现逻辑功能。
解：CDAB Y 00X X 0X 011001X XXCA B A C A B A BC A Y +++=++=+=))((FB CA21313546121101000111XABC00011011YABC0010111ZABCAX =BA B A B A Y ⊕=+=CB C B C B Z ⊕=+=B CAYZX【题4-5】用一片74HC138（3-8译码器）辅以“4输入与非门”实现“1位全减”。
《数字电路与系统设计》第4章习题答案
4.1分析图4.1电路的逻辑功能解：（1）推导输出表达式（略）(2) 列真值表（略）4.6 试设计一个将8421BCD 码转换成余3码的电路。
解： 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路： 解：略4.8 在双轨输入信号下，用最少或非门设计题4.7的组合电路。
解：将表达式化简为最简或与式：(1)F=(A+C)(⎺A+B+⎺C)= A+C+⎺A+B+⎺C(2)F=(C+⎺D)(B+D)(A+⎺B+C)= C+⎺D+B+D+A+⎺B+C(3)F=(⎺A+⎺C)(⎺A+⎺B+⎺D)(A+B+⎺D)= ⎺A+⎺C+⎺A+⎺B+⎺D+A+B+⎺D(4)F=(A+B+C)(⎺A+⎺B+⎺C)= A+B+C+⎺A+⎺B+⎺C 4.9 已知输入波形A 、B 、C 、D ，如图P4.4所示。
采用与非门设计产生输出波形如F 的组合电路。
解： F=A ⎺C+⎺BC+C ⎺D 电路图略4.10 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。
试设计该编码电路。
解：略4.11 试将2/4译码器扩展成4/16译码器 解：A 3A 2A 1 A 0⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺Y 4 ⎺Y 5⎺Y 6⎺Y 7 ⎺Y 8⎺Y 9⎺Y 10⎺Y 11 ⎺ Y 12⎺Y 13⎺Y 14⎺Y 15A 1 ⎺EN ⎺Y 3A 0 2/4 ⎺Y 2译码器 ⎺Y 1⎺Y 0⎺EN A 1 2/4(1)A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 3⎺EN A 1 2/4(2) A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺EN A 1 2/4(3) A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺EN A 1 2/4(4) A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 34.12试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为：F1：ABCD是4的倍数。
数字电路及系统设计课后习题答案
(1)AC+AB+BC+ACD=A+BC
(2)AB+AC+(B+C)D=AB+AC+D
(3)BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+BD
(4) ABC+BC+BCD+ABD=A + B +C+D
证明：略
2.6已知ab+ab=ab,ab+ab=ab,证明：
（1）abc=abc
（2） abc=abc
证明：略
2.7试证明：
（1）若ab+ a b=0则a x+b y=ax + by
（2）若a b+ab=c，则a c + ac=b
证明：略
2.8将下列函数展开成最小项之和：
（1）F（ABC）=A+BC
（2） F（ABCD）=（B+C）D+(A+B) C
（3） F(ABC)=A+B+C+A+B+C
(3)F（ABC）=∏M(1,3,4,5,7)
2.10试写出下列各函数表达式F的F和F的最小项表达式。
（1）F=ABCD+ACD+BCD
（2）F=AB+AB+BC
解：（1）F=∑m(0,1,2,3,5,6,7,8,9,10,13,14)
F'=∑m(1,2,5,6,7,8,9,10,12,13,14,15)
（2）9+8=（1001）8421BCD+（1000）8421BCD=1 0001+0110=（1 0111）8421BCD=17
数字逻辑设计习题参考答案(第4章)
第4章 组合逻辑电路4—1 分析下图所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
C B)⊙(⊕=A Y经过真值表分析其逻辑功能为当A 、B 、C 三个输入信号中有且只有两个为1时输出为1，其他为0。
4—2 逻辑电路如下图所示： 1、写出S 、C 、P 、L 的函数表达式；2、当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？X Z Y S ⊕⊕= YZ X Z Y C +⋅⊕=)(Z Y P ⊕= Z Y L ⋅=当取S 和C 作为电路的输出时，此电路的逻辑功能是1位全加器，其中X 为低位的进位，S 为当前位的和，C 为进位。
（由真值表可C 与YZ X Z Y +⋅+)(完全一致。
）ZB CBA ⋅CB)⊙(⋅A Z)(Z Y X ⊕⋅ZY X ⊕⋅)(Z Y X ⊕⋅ZY ⋅12344—3 下图是由三个全加器构成的电路，试写出其输出1F ，2F ，3F ，4F 的表达式。
Z Y X F ⊕⊕=1 Z Y X F ⋅⊕=)(2Z XY Z XY F +⋅=3 XYZ F =44—4 下图是由3线/8线译码器74LS138和与非门构成的电路，试写出1P 和2P 的表达式，列出真值表，说明其逻辑功能。
ABC C B A m m m m Y Y P +⋅⋅=+=⋅=⋅=70707016543216543212m m m m m m Y Y Y Y Y Y P +++++=⋅⋅+⋅⋅=C B C A B A ++=P1的逻辑功能为当三个输入信号完全一致时输出为1。
P2的逻辑功能为当上输入信号不完全一致时输出为1。
4—5使用74LS138 译码器及少量门电路对三台设备状态进行监控，由不同指示灯进行指示。
当设备正常工作时，指示灯绿灯亮；当有一台设备出故障时，指示灯红灯亮；当有两台设备出故障时，指示灯黄灯亮；当有三台设备出故障时，指示灯红灯和黄灯都亮。
1234解：设输入变量A 、B 、C 分别对应三台设备的状态，0表示故障，1表示正常；输出变量X 、Y 、Z 表示绿、黄、红三个灯的亮灭，0表示灭，1表示亮，根据题意可得真值表如下：设ABC 分别连入74LS138的A 2A 1A 0 由真值表得 42104210Y Y Y Y m m m m Y ⋅⋅⋅=+++=6530Y Y Y Y Z ⋅⋅⋅=4—6 下图3.6是由八选一数据选择器构成的电路，试写出当1G 0G 为各种不同的取值时的输出Y 的表达式。
3-数字电路与系统设计 课后答案(张顺兴) 东南大学出版
第 2 章习题答案.doc
2.1 有A、B、C三个输入信号，试列出下列问题的真值表，并写出最小项表达式∑m（ ）。
（1）如果 A、B、C 均为 0 或其中一个信号为 1 时。输出 F=1，其余情况下 F=0。 （2）若 A、B、C 出现奇数个 0 时输出为 1，其余情况输出为 0。 （3）若 A、B、C 有两个或两个以上为 1 时，输出为 1，其余情况下，输出为 0。 解：F1(A,B,C)=∑m（0，1，2，4）
（1）F（ABC）=A+BC （2）F（ABCD）=（B+⎯C）D+(⎯A+B) C （3）F(ABC)=A+B+C+⎯A+B+C 解：（1）F（ABC）=∑m(3,4,5,6)
(2) F（ABCD）=∑m(1,3,5,6,7,9,13,14,15) (3) F(ABC)=∑m(0,2,6)
2.9 将题 2.8 中各题写成最大项表达式，并将结果与 2.8 题结果进行比较。
2.6 已知⎯ab+a⎯b=a⊕b,⎯a⎯b+ab=a~b,证明：
（1）a⊕b⊕c=a~b~c （2）a⊕b⊕c=⎯a~⎯b~⎯c
证明：略
2.7试证明：
（1）若⎯a⎯b+ a b=0 则 a x+b y=a⎯x + b⎯y （2）若⎯a b+a⎯b=c，则⎯a c + a⎯c=b 证明：略
2.8 将下列函数展开成最小项之和：
1.9 用下列代码表示（123）10，（1011.01）2：
解：（1）8421BCD 码： （123）10=（0001 0010 0011）8421BCD （1011.01）2=（11.25）10=（0001 0001.0010 0101）8421BCD
数字电子技术基础(第四版)课后习题答案_第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。
己知CP信号的宽度t w = 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示，1DS。
数字电路第四章答案
数字电路第四章答案【篇一：数字电路答案第四章时序逻辑电路2】p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。
根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。
习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。
解：主从jk触发器的 rd、且为低有效。
只有当rd?sd?1 sd端为异步清零和复位端，时，在cp下降沿的作用下，j、k决定输出q状态的变化。
q端的波形如习题4.4图所示。
习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。
cpf cp100ns10nsq（a）f30ns10ns（b）（c）习题4.5图解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。
当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。
rd?0时，经过10ns，状态q=0。
根据上述对电路功能的分析，得到q和f的波形如习题4.5图（c）所示。
习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。
cpj（a）qd（c）cp j（b）习题图解：分析习题4.6图（a）的电路连接：sd?1,k?0,rd?cp?q；分段分析习题4.6图（b）所示cp及j端信号波形。
（1）cp=1时，设q端初态为0，则rd?1。
j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变；（2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由1变为0，在很短的时间里 rd又恢复到1；（4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）过程的分析相同，其波形如习题4.6图（c）所示。
数字电子技术第4章-组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图解：BABABABABAF⊕=+=+=该电路实现异或门的功能4.2分析图所示电路，写出输出函数F。
习题4.2图解：[]BABBBAF⊕=⊕⊕⊕=)(4.3已知图示电路及输入A、B的波形，试画出相应的输出波形F，不计门的延迟．图解：BABABAABBABAABBABAF⊕=•=•••=•••=4.4由与非门构成的某表决电路如图所示。
其中A、B、C、D表示4个人，L=1时表示决议通过。
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图解：（1）ABDBCCDABDBCCDL++=••=BAC &&&&DLBA =1 =1 =1FFAB&&&&&FBA(3)根据真值表可知，四个人当中C 的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)4.6试分析图所示电路的逻辑功能。
习题4.6图解：（1）ABC C B A F )(++=10电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题4.7图 解：（1）根据波形图得到真值表：C AB BC A C B A F ++=4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
1）用与非门实现。
2）用或非门实现。
3) 用与或非门实现。
FCB A解：（1）将逻辑函数化成最简与或式并转换成最简与非式。
CB A DC BD A D C B C B A D C B D A D C B C B A D C B D A D C B F •••=+++=+++=根据最简与非式画出用与非门实现的最简逻辑电路：电路略。
数字电路逻辑设计课后习题答案第四章
Q4
4-10
解：由右图写出各触发器的特征方程，有：
Q1
n +1
= [ D ] ⋅ CP ↑= ⎡ Q1n + Q 2n ⎤ ⋅ CP ↑＝⎡ Q1n Q 2n ⎤ ⋅ CP ↑ ⎣ ⎦ ⎣ ⎦
⎡ ⎤ Q 2 = [ D ] ⋅ CP ↓= ⎣ Q1n ⎦ ⋅ CP ↓
n +1
根据特征方程，可以画出在下列所示CP波形作用下 Q1和Q2的工作波形：
n +1
4-16（续） Q1 = ⎡ Q 2 ⎤ ⋅ A ↑ ⎢ ⎥ ⎣ ⎦
n +1 n
Q2
n +1
⎡Q n ⎤ ⋅ B ↑ = 1 ⎢ ⎥ ⎣ ⎦
Q1
Q2
4-17
解：由上图写出各触发器的特征方程，有：
⎧Qn+1 = ⎡JQn + KQn ⎤ ⋅ CP ↓⎫ 1⎥ ⎪ 1 ⎢ 1 ⎪ ⎣ ⎦ ⎪ ⎪ n n+1 ⎪ ⎪ ⎡(A⊕Qn )Qn + BQn ⎤ ⋅ CP ↓= ⎡ AQn + BQn ⎤ ⋅ CP ↓ ⎨J = A⊕Q ⎬ ⇒Q = ⎢ 1 1 1 1 1⎥ 1⎥ ⎢ 1 ⎣ ⎦ ⎣ ⎦ ⎪ ⎪ ⎪K = B ⎪ ⎪ ⎪ ⎩ ⎭
4-3 解： 边沿触发器在CP下跳时接收输入信号并可能 改变状态。 主从触发器CP下降沿从触发器接收主触发器 状态，并在CP＝0期间保持不变，而主触发 器被封锁，状态保持不变。
4-4
解： 由两个或非门组成的基本触发器可以看出： 当RD=SD=0时，触发器状态保持不变，即Qn+1=Qn； 当RD=0、SD=1时，Qn+1=1，Q n+1 = 0 ，触发器置1； 当RD=1、SD=0时，Qn+1=0，Q n+1 = 1 ，触发器置0； 当RD=SD=1时，Qn+1=Qn=0，若同时跳变为0，则出现状态不定的 情况。 将以上分析结果用表格的形式列出，得到该基本触发器的状态转 移真值表如下 RD 0 0 1 1 SD 0 1 0 1 Qn+1 Qn 1 0 不允许
数字电路与逻辑设计第四章答案PPT课件
时钟触发方式的动作特点：
①在CLK＝0期间， SR触发器的状态不变化。只有 CLK=1期间，S和R的信号都能通过引导门G3和G4门， 从而使得触发器置成相应的状态；
②在CLK＝1的全部时间里S和R的变化都将引起触发 器输出端状态的变化。在CLK回到0以后，触发器保 存的是CLK回到0以前瞬间的状态。
这种在CLK由“0”到“1”整个正脉冲期间触发 器动作的控制方式称为时钟触发方式。
4-3题 CLK
SRQຫໍສະໝຸດ Q禁态不定态 图4-3
禁态
不定态
4.3.1 主从JK触发器
虽然主从RS触发器克服了同步RS触发器在CLK=1期间的输出状态不断 随输入变化而变化，但仍然存在约束条件。为了使触发器输入数据不受约 束，则将主从RS触发器的输出端反馈到输入端，构成了主从JK触发器。
Q*= 1
若Q＝1， Q¢＝0
在CLK的
S主＝0
在CLK＝1时，主 触发器翻转为
R主＝1
“0”，即 Q*主=
，即Q*=
0,
Q*¢
=
0 1
Q*= Q ¢
脉冲触发方式的动作特点：
1.分两步动作：第一步在CLK＝1时，主触发器受输 入信号控制，从触发器保持原态；第二步在CLK到 达后，从触发器按主触发器状态翻转，故触发器输 出状态只改变一次 。CLK 到达时从触发器的状态 不一定能按此刻输入信号的状态来确定，而必须考 虑整个CLK＝1输入信号的变化过程。
输入
输出
SD
RD
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
Qn Qn
01 10 01 10 01 10 01 10
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
《数字电路与系统设计》课后答案
= A·BD·BC
(3) 画逻辑电路，如下图所示：
D
B
F
C
A
题4.4图
4.10电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。试设计该编码电路。
解：设火警为A，急救为B，普通为C，列真值表为：
A
B
C
F
1
F2
1
1பைடு நூலகம்
1
0
1
1
0
0
0
1
0
1
0
0
0
= Y0Y4Y8Y12
F2(A,B,C,D)
m(0,1,2)
= m0m1m2
= Y0Y1Y2
F3(A,B,C,D)
m(8,9,10,11)
= m8m9m10m11
= Y8Y9Y10Y11
F4(A,B,C,D)m0
=Y0
数字电路与系统设计课后答案
4.1分析图P4.1电路的逻辑功能
《数电》教材习题答案第4章习题答案.docx
思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。
在数字电路系统中起着重要作用。
依据不同的标准，触发器可以划分为多种不同类型。
从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。
基本触发器为异步（或直接）触发，时钟触发器为 CP电平触发，主从和边沿触发器为边沿触发。
4-2 试分别写出 RS触发器、 JK 触发器、 D触发器、 T 触发器和 T′触发器的状态转换表和特性方程。
（略）4-3 已知同步 RS触发器的 R、S、CP端的电压波形如图T4-3 所示。
试画出 Q、Q端的电压波形。
假定触发器的初始状态为 0。
图 T4-34-4 设边沿 JK 触发器的初始状态为0，CP、J 、K 信号如图 T4-4 所示，试画出触发器输出端 Q、Q的波形。
图 T4-414-5 电路如图 T4-5(a) 所示，输入波形如图 T4-5(b) 所示，试画出该电路输出端G 的波形，设触发器的初始状态为0。
图 T5-24-6 试画出图 T4-6 所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图 T4-64-7 已知 A、B 为输入信号，试写出图T4-7 所示各触发器的次态逻辑表达式。
2图 T4-7Q n 1D A B( a )n 1Q( b )J Q n KQ nAQ n BQ n Q nAQ n BQ n Q nB Q n B Q n4-8 设图 T4-8 所示中各 TTL 触发器的初始状态皆为0，试画出在 CP信号作用下各触发的输出端 Q1- Q6的波形。
图 T4-84-9 试对应画出图T4-9 所示电路中 Q1、 Q2波形。
（初始状态均为0）3图 T4-94-10一逻辑电路如图T4-10 所示，试画出在CP作用下 Y0、Y1、Y 2、Y 3的波形。
（CT74LS139为 2 线— 4 线译码器。
数字电路第四章答案
数字电路第四章答案【篇一：数字电路答案第四章时序逻辑电路2】p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。
根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。
习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。
解：主从jk触发器的 rd、且为低有效。
只有当rd?sd?1 sd端为异步清零和复位端，时，在cp下降沿的作用下，j、k决定输出q状态的变化。
q端的波形如习题4.4图所示。
习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。
cpf cp100ns10nsq（a）f30ns10ns（b）（c）习题4.5图解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。
当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。
rd?0时，经过10ns，状态q=0。
根据上述对电路功能的分析，得到q和f的波形如习题4.5图（c）所示。
习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。
cpj（a）qd（c）cp j（b）习题图解：分析习题4.6图（a）的电路连接：sd?1,k?0,rd?cp?q；分段分析习题4.6图（b）所示cp及j端信号波形。
（1）cp=1时，设q端初态为0，则rd?1。
j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变；（2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由1变为0，在很短的时间里 rd又恢复到1；（4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）过程的分析相同，其波形如习题4.6图（c）所示。
数字电路与系统设计课后习题答案
C×D=（84）10×（6）10=（504）10
C÷D=（84）10÷（6）10=（14）10
两种算法结果相同。
1.11试用8421BCD码完成下列十进制数的运算。
解：（1）5+8=（0101）8421BCD+（1000）8421BCD=1101 +0110=（1 0110）8421BCD=13
（1）F输出1的取值组合为：011、101、110、111。
（2）F输出1的取值组合为：001、010、011、100、101、110。
（3）F输出1的取值组合为：101。
2.4试直接写出下列各式的反演式和对偶式。
(1)F(A,B,C,D,E)=[(AB+C)·D+E]·B
(2) F(A,B,C,D,E)=AB+CD+BC+D+CE+B+E
(2)F=∑m(0,1,2,3,12,13)
F'=∑m(2,3,12,13,14,15)
2.11试用公式法把下列各表达式化简为最简与或式
（1）F=A+ABC+ABC+BC+B
解：F =A+B
(2) F=(A+B)(A+B+C)(A+C)(B+C+D)
解：F'=AB+AC
(3) F=AB+ABBC+BC
（1）如果A、B、C均为0或其中一个信号为1时。输出F=1，其余情况下F=0。
（2）若A、B、C出现奇数个0时输出为1，其余情况输出为0。
（3）若A、B、C有两个或两个以上为1时，输出为1，其余情况下，输出为0。
数字电子技术第四章课后习题答案
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a ）：1F A B =；2F A B =；3F AB =真值表如下表所示：其功能为一位比较器。
A>B 时，11F =；A=B 时，21F =；A<B 时，31F = 图（b ）：12F AB AB F AB =+=； 真值表如下表所示：功能：一位半加器，1F 为本位和，2F 为进位。
图（c ）：1(0,35,6)(124,7)F M m==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示：功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。
图（d ）：1F A B =；2F A B =；3F AB =功能：为一位比较器，A<B 时，1F ＝1；A=B 时，2F ＝1；A>B 时，3F ＝14－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器，其真值表如下表所示：4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。
试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下：由此可得：1M =当时，3323212101Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。
0M =当时，332321321210321010Y x Y x x Y x x x Y x Y x x x x Y x =⎧⎪=⊕⎪⎨=⊕⊕=⊕⎪⎪=⊕⊕⊕=⊕⎩ 完成格雷码至二进制的转换。
数字电路与数字电子技术 课后答案第四章
第四章逻辑函数及其符号简化1．列出下述问题的真值表，并写出逻辑表达式：(1)有A、B、C三个输入信号，如果三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出F= 0.(2)有A、B、C三个输入信号，当三个输入信号不一致时，输出信号F=1，其余情况下，输出为0.(3)列出输入三变量表决器的真值表.解: ( 1 )F=A B C+A B C+A B C+ABC( 2 )F= (A+B+C) ( A+B+C)( 3 )F=A BC+A B C+AB C+ABC2. 对下列函数指出变量取哪些组值时,F的值为“1”：(1) F= AB+A B (2) F= AB+A C(3) F= (A+B+C) (A+B+C ) (A+B +C) (A+B +C ) 解:(1) AB = 00或AB=11时F=1(2) ABC110或111,或001,或011时F=1 (3) ABC = 100或101或110或111时F=13. 用真值表证明下列等式. (1) A+BC = (A+B) (A+C)(2) A BC+A B C+AB C = BC ABC +AC ABC +AB ABC (3) C A +C B +B A =ABC+A B C (4) AB+BC+AC=(A+B)(B+C)(A+C) (5) ABC+A +B +C =1 证: ( 1 ) ( 2 )( 3 )( 4 ) ( 5 )4. 直接写出下列函数的对偶式F ′及反演式F 的函数表达式. (1) F= [A B (C+D)][B C D +B (C +D)] (2) F= A BC + (A +B C ) (A+C) (3) F= AB+CD +E +D +E C +D +BC (4) F=D +B A •B A +C 解:(1) F`= [A +B+CD]+[(B+C +D )(•B+C D]]F = [A+B +C D ]+[(B +C+D)(•B +C D ]](2) F`= (A+C +B )]AC )C +B (•A [•F = (A +C +B )]C A +)C +B (•A [•(3) F`=)B +A (•C +D •)B +A (F =)B +A (•C +D •)B +A (5. 若已知x+y = x+z ，问y = z 吗?为什么? 解:y 不一定等于z,因为若x=1时,若y=0,z=1,或y=1,z=0,则x+y = x+z = 1,逻辑或的特点,有一个为1则为1。
(完整版)数字电子技术第四章答案
习题44－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a ）：1F AB =；2F A B =e ；3F AB = 真值表如下表所示： A B 1F2F3F0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 111其功能为一位比较器。
A>B 时，11F =；A=B 时，21F =；A<B 时，31F = 图（b ）：12F AB AB F AB =+=； 真值表如下表所示： A B 1F2F功能：一位半加器，1F 为本位和，2F 为进位。
图（c ）：1(0,3,5,6)(1,2,4,7)F M m ==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示：功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。
图（d ）：1F AB =；2F A B =e ；3F AB =功能：为一位比较器，A<B 时，1F ＝1；A=B 时，2F ＝1；A>B 时，3F ＝14－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器，其真值表如下表所示：1A0AF0 0 0x 0 1 1x 1 0 2x 1 13x4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。
试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下： 3x2x1x0x3Y2Y1Y0YM=10 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 01 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 1 111111由此可得：1M =当时，33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。