数电第四章习题.
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
数电 第4章 习题.
习题4.1在由或非门构成的的RS 锁存器的R 和S 端加上图P4.1所示的波形，试画出其输出端Q和Q的电压波形。
SRQQSRtt图P4.14.2在由与非门构成的的RS 锁存器的R 和S 端加上图P4.2所示的波形，试画出其输出端Q 和Q 的电压波形。
RSQQSRtt图P4.24.3在图P4.3所示同步RS 触发器中若CLK 、S 、R 的电压波形如图中所示，试画出Q 和Q 的电压波形。
假定触发器的初始状态为0=Q 。
S QQRCLK图P4.34.4在图P4.4所示同步RS 触发器中若CLK 、D S 、D R 、S 、R 各输入端的电压形如图中所示，试画出Q 和Q 的电压波形。
图P4.44.5设同步D 触发器的初始状态0=Q ，请画出在图P4.5所示时钟CLK 和输入D 作用下的Q和Q的电压波形。
OOttQ QD CLKCLKD1D C1图P4.54.6已知CMOS 边沿触发器输入端D 和时钟信号CLK 的电压波形如图P4.6所示，试画出Q 和Q 的电压波形。
假定触发器的初始状态为0=Q 。
图P4.64.7已知边沿结构D 触发器各输入端的电压波形如图P4.7所示，试画出D 、Q 和Q 的电压波形。
图P4.74.8在CLK 下降沿触发的边沿JK 触发器中，若CLK 、J 、K 的电压波形如图P4.8所示，试画出输出端Q 和Q 的电压波形。
设触发器的初始状态0=Q 。
图P4.84.9已知CMOS 边沿JK 触发器各输入端的电压波形如图P4.9所示，试画出Q 和Q 的电压波形。
图P4.94.10设图P4.10中各触发器的初始状态皆为0=Q ，试画出在CLK 信号连续作用下各触发器输出端的电压波形。
1Q CLK12Q CLK03Q CLK1J C11K1J C11K1J C11K1T C11CLK4Q 5Q CLK6Q CLK 7Q CLK1J C11K1J 1KC111J C11K18Q CLK1S C11R9Q CLK110Q 1DC1CLK1D C111Q CLK1D C112Q CLK1T C1图P4.104.11试写出图P4.11（a ）中各电路的次态函数（即11n Q +、12n Q +、13n Q +、14n Q +与现态和输入变量之间的函数式），并画出在图P4.11（b ）所给定信号的作用下，11n Q +、12n Q +、13n Q +、14n Q +(a)1Q CLK1JC11KCLK1D C11Q AB 1S C11RCLKA B 2Q 2Q A B CLK1T C1A B 3Q 3Q 4Q 4Q的电压波形。
数字电子技术第4章组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．图解：B A B A B A AB B AB A AB B AB A F ⊕=•=•••=•••=4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
习题4.4图解：（1）ABD BC CD ABD BC CD L ++=••=B AC & && & D L B A =1 =1=1FF A B & &&& & F B A(3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)4.6试分析图所示电路的逻辑功能。
习题4.6图解：（1）ABC C B A F )(++=10电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题4.7图解：（1）根据波形图得到真值表：C AB BC A C B A F ++=4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
1）用与非门实现。
2）用或非门实现。
3) 用与或非门实现。
数字电路第4章习题参考答案
Y0 Y1 Y2 Y3 CT54S138 Y4 S1 Y5 S2 Y6 S3 Y7
令S1 =“1”， S3或S2=“0”，数据D从S2 或S3输入，就可以完 成D的同相输出。
（3）产生逻辑函数F=AC+AC+B。
①用与非门配合实现
F=AC+AC+B=ABC+ABC+ABC+ABC+ABC+ABC
=m0+m1+m3+m4+m5+m6
E m1 m2 m4 m7 A B C A BC AB C ABC
（2）用1位全加器实现。 进位
A 0 B 0 C 0 D（红） 0
和
E（黄） 0
A B C
E
0
0 0 1 1 1 1
0
1 1 0 0 1 1
1
0 1 0 1 0 1
0
0 1 0 1 1 1
1
1 0 1 0 0 1
（1）1位全加器。 * 做译码器的习题，关键是知道译码器的输出均对应
一个地址变量的最小项，即 Y 0 ~ Y 7 对应 m0 ~ m7
Ai 0 0 0 0 1 1 1 1
Bi 0 0 1 1 0 0 1 1
Ci-1 0 1 0 1 0 1ቤተ መጻሕፍቲ ባይዱ0 1
Si 0 1 1 0 1 0 0 1
C i Si Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 = m1m2m4m7 0 Ci Ai Bi AiCi 1 BiCi 1 = m m m m 3 5 6 7 0
Ai 0 Bi 1 C-1 i
0 1 1 1
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
数字电子技术课件第4章习题PPT(老版)
4-2、分析图中电路的逻辑功能，写出Yl、Y2的 逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
A B C Y1 Y2
Y1 ABC (A B C) AB BC AC ABC ABC ABC ABC
Y2 AB BC AC
逻辑功能: 为一全加器，Y1为和，Y2为进位 A B C Y1 Y2
4-1、分析图中电路的逻辑功能，写出输出的逻辑函数式， 列出真值表，说明电路逻辑功能的特点。
A B C Y
Y ABC ABC ABC ABC
逻辑功能：A,B,C有奇数个0 时输出为1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 0 0 1 0 1 1 0
4-11、用8选1数据选择器产生逻辑函数 （A,B,C对应A2,A1,A0） 。
Y ACD A BCD BC BC D
C B A
4-12、用8选1数据选择器设计一个函数发生器电路， 它的功能表如下（S1,S0,A对应A2,A1,A0） 。
S1 S0 Y0 0 1 10 1 0 14-9、下图是用两个4选1数据选择器组成的逻辑电路， 试写出输出Z与输入M、N、P、Q之间的逻辑函数式。 已知数据选择器的逻辑函数式为
Y [ D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0 ] S
4-10、试用4选1数据选择器产生逻辑函数
Y AB C A C BC
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 1
0 0 0 1 0 1 1 1
数字电路课堂练习题——第4章
第 1 页/共 3 页1. 按照电路图，画Q 的波形。
2. 上图当D S =D R =0时，1n Q +=？1n Q +=？当D S 和D R 同时恢复到“1”时，保持的是什么状态？A ： 当D S =D R =0时，1n Q +=1，1n Q +=1；当D S 和D R 同时恢复到“1”时，保持状态不决定。
3. 上图想要1n Q +=0，D S 和D R 加什么触发？经过几个t pd 后1n Q +=0？A ： 想要1n Q +=0，D S 和D R 加“置0”触发，D S =1，D R =0；经过2个t pd 后1n Q +=0。
4. 上图想要1n Q +=1，D S 和D R 加什么触发？要经过几个t pd 后1n Q +=1？A ： 想要1n Q +=1，D S 和D R 加“置1”触发，D S =0，D R =1；经过1个t pd 后1n Q +=1。
5. 当D S =D R =0时，1n Q +=1，1n Q +=？随后D S =0、D R =1时，1n Q +=？。
A ： 当D S =D R =0时，1n Q +=1，1n Q +=1； 随后D S =01n Q +=1。
R D S D & &Q Q R D S D Q1. 有两个触发器如下，当CP 和D 有如下波形时，画Q 1、Q 2波形。
2. 用边沿D 触发器实现将CP 频率下降1/2和1/4的电路。
A ： 触发器特征方程为 1n n Q D Q +==每来一个时钟升高沿，Q 翻转一次，Q 1输出为2分频，Q 2输出为4分频。
T 1和T 2。
A ： T 2≥T su4. 当同步RS 触发器要想Q n+1=1时，RS 应加什么触发信号？写出特征方程。
求CP QQ T →=？A ： 应加R=0、S=1时，Q n+1=1特征方程 约束条件：0S R ⋅=CP QQ T →=3t pd 5. 当同步RS 触发器R=S=1时，1n Q +=？1n Q +=？随后R=S=0，问1n Q +=？倘若R=S=1之后R=1、S=0，1n Q +=？A ： R=S=1时，1n Q +=1，1n Q +=1随后R=S=0， 1n Q +=为不定状态 倘若R=S=1之后R=1、S=0，1n Q +=0D 1 Q 1 D 2 Q 2Q 2D Q 1 CP第3页/共3页。
数字电子技术第四章习题答案
4.8 用4片8线-3线优先编码器组成 线-5线优先编码器。 线优先编码器组成32线 线优先编码器 线优先编码器。 片 线 线优先编码器组成
YS'
1 0 1 0
Y’2(4) 0 1 1 1 1
' YEX
状态 不工作 工作， 工作，但无输入 工作， 工作，且有输入 不可能出现
1 1 0 0
Y’2(3) 1 0 1 1 1
C 0 1 0 1 0 1 0 1
MS 0 1 × 0 × × × 1
ML 0 0 × 1 × × × 1
MS
BC 00 A 0 1 0 x BC 00 0 x
01 1 x
11 0 1
10 x x
ML A 0 1
01 0 x
11 1 1
10 x x
MS=A+B’C ML=B
B ML
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
4.3
解：输入变量——水位检测结果 输入变量 水位检测结果 来表示， 用A，B，C来表示， ， ， 来表示 高于检测元件时为“ ， 高于检测元件时为“0”， 低于检测元件时为“1”； 低于检测元件时为“ ； 输出变量——水泵工作状态 输出变量 水泵工作状态 用ML，MS分别代表两个水泵 工作为“ ，不工作为“ 。 工作为“1”，不工作为“0”。
数字电路与数字电子技术课后答案第四章(供参考)
(4) F=ΠM(5,7,13,15)
= BD
F= +
(5) F=ΠM(1,3,9,10,11,14,15)
= AC+ D
F = ( + )(B+ )
(6) F=∑m (0,2,4,9,11,14,15, 16,17,19,23,25,29,31)
F= + + BCD+ B E+AB E+ACDE+A +A E
= A⊙B⊙C
(6) = ⊙ ⊙
证:
左=
= [(A⊕B)+ ] (A⊙B)+C]
= (A⊙B) +[(A⊕B)C]
= +AB + BC+A C
右= ( ⊙ )⊙
= [( ⊙ ) + ]
= [( +AB) + ]
= +AB +
= +AB +(A⊕B)C
= +AB + BC+A C
9.证明
(1)如果a + b = c，则a + c = b，反之亦成立
(2)F在输入组合为1,3,5,7时使F=1
15.变化如下函数成另一种标准形式
(1) F=∑m (1,3,7)
(2) F=∑m (0,2,6,11,13,14)
(3) F=ΠM(0,3,6,7)
(4) F=ΠM(0,1,2,3,4,6,12)
解:
(1)F=ΠM(0,2,4,5,6)
(2)F=ΠM(1,3,4,5,7,8,9,10,12,15)
(3)F=∑m (1,2,4,5)
数字电子技术基础-课后习题答案第4章组合逻辑电路
第四章习题答案4-1(a)100A A F ⊕=,211A A F ⊕=,322A A F ⊕=,33A F =(b) 000B A C =,011111)()(C B A B A C ⊕+=,000B A S ⊕=,0111)(C B A S ⊕⊕= (c) B A AB F +=（同或）(d) B A AC F +=1,B A BC F +=2,C A BC F+=3, 4-2，F ，F ，F∑=)9,8,7,6,5(3m F ，∑=)9,4(2m F ，∑=)8,7,3,2(1m F ，∑=)8,6,3,1(0m F卡诺图化简D F =3,AD D C B F +=2,D A C B CD F ++=1,D B A D A F +=0，F ，F ，F∑=)9,8,7,6,5(3m Y ，∑=)9,4,3,2,1(2m Y ， ∑=)8,7,4,3,0(1m Y ，∑=)8,6,4,2,0(0m Y用4-16线译码器实现987653F F F F F Y =,943212F F F F F Y =,874301F F F F F Y =,864200F F F F F Y =4-3将四片138译码器级联，ST 接高电平，ST 接低电平，ST 由译码控制3442A A ST =,3432A A ST =,3432A A ST =,3432A A ST =4-4113471347(1,3,4,7)F m m m m m F F F F ===∑ 2046046(0,4,6)F m m m m F F F ===∑4-51）一片8选1，输入A 、B 、C 分别接8选1的地址A 2,A 1,A 00,,1,17563420========D D D D D D D D D D2）两片8选1，输入A 、B 、C ，D 分别接4选1的地址012,,,A A A E1,01413121197651151084320================D D D D D D D D D D D D D D D D4-6A S SB A S S B A S S AB S S F 01010101)()(+⊕+++= A S S B A S S B A S S B S S A S S AB S S F 010*********+++++=将A S S ,,01分别接8选1的地址012,,A A A ，则输入端分别是0,1,,70635421========D D D D B D B D D D4-71) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=0011,CI=0 2) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=1101,CI=04-8假设四位被加数为ABCD ，加数为EFGH 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3,B 2,B 1,B 0如下：M CI M H B M G B M F B M E B =⊕=⊕=⊕=⊕=,,,,01234-9真值表∑=)15,14,13,11,7(m F1)8选1数据选择器，将B A M ,,分别接8选1的地址012,,A A A ，则输入端分别是0,1,42107653========D D D D D C D D D2)用3-8译码器151413117151413117F F F F F m m m m m F ==4-10设三个开关分别为A,B,C ，开关的关闭为1，打开为0；灯的输出为F ，灯的亮为1，灭为0真值表C B A F =输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0 1) a 端：0158421=====D D D D D , 其余数据端接1 2) b 端：所有数据端均接1，1150=D D3) c 端：012109653======D D D D D D ,其余数据端接1 4) d 端：0158421=====D D D D D ,其余数据端接15) e 端：01514131187421=========D D D D D D D D D ,其余数据端接1 6) f 端：1150==D D ,其余数据端接07) g 端：08421====D D D D ,其余数据端接1设输出灯亮为1，灭为0真值表如下：1)4-16输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0（1) F 1端：143210=====D D D D D , 其余数据端接0 （2) F 2端：198765=====D D D D D , 其余数据端接0 （3) F3端：1151413121110======D D D D D D , 其余数据端接0 2）4位数据比较器实现用两片数据选择器，输入端ABCD 分别接两个比较器的A 3A 2A 1A 0,第一片比较器的B 3B 2B 1B 0=0101，第二片的B 3B 2B 1B 0=1001，两片的级联端0,1===<>=B A B A B A I I I ，则:B A I F <=11，B A I F >=23，212F F F =用4-16输入A 1A 0B 1B 0分别接4-16译码器的地址段A 3,A 2,A 1,A 0 （1) F 0端：1151375====D D D D , 其余数据端接0（2) F 1端：1141311976======D D D D D D , 其余数据端接0 （3) F 2端：1141110===D D D , 其余数据端接0 （4) F 3端：115=D , 其余数据端接04-141）只要把两片的B A I =直接相连就可以判断三个输入数据是否相等，假定输入为ABCD 四门课程，及格为1，不及格为0；输出F 为能否毕业，能够毕业为1，不能毕业为0。
《数电》教材习题答案 第4章习题答案
思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。
在数字电路系统中起着重要作用。
依据不同的标准，触发器可以划分为多种不同类型。
从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。
基本触发器为异步（或直接）触发，时钟触发器为CP电平触发，主从和边沿触发器为边沿触发。
4-2 试分别写出RS触发器、JK触发器、D触发器、T触发器和T′触发器的状态转换表和特性方程。
（略）4-3 已知同步RS触发器的R、S、CP端的电压波形如图T4-3所示。
试画出Q、Q端的电压波形。
假定触发器的初始状态为0。
图T4-34-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图T4-4所示，试画出触发器输出端Q、Q的波形。
图T4-44-5电路如图T4-5(a)所示，输入波形如图T4-5(b)所示，试画出该电路输出端G的波形，设触发器的初始状态为0。
图T5-24-6 试画出图T4-6所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图T4-64-7 已知A、B为输入信号，试写出图T4-7所示各触发器的次态逻辑表达式。
图T4-7nn n n n n n n nn n )b (n )a (Q B Q B Q Q B AQ Q Q B AQ Q K Q J Q B A D Q ⋅=+=++=⋅+=+=⊕==++11 4-8 设图T4-8所示中各TTL 触发器的初始状态皆为0，试画出在CP 信号作用下各触发的输出端Q 1-Q 6的波形。
图T4-84-9 试对应画出图T4-9所示电路中Q 1、Q 2波形。
（初始状态均为0）图T4-94-10 一逻辑电路如图T4-10所示，试画出在CP 作用下3210Y Y Y Y 、、、的波形。
（CT74LS139为2线—4线译码器。
）图T4-104-11由边沿D触发器和边沿JK触发器组成图T4-11(a)所示的电路。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
数电第四章习题答案
若R=1，S=0。则RR=0，SS=1，有 。
若R=1，S=1。则RR=0，SS=1，有 。
电路的状态转换真值表如下表所示：
2）求次态方程：由上述状态转换真值表，不难得出次态方程：
3）R与S无需约束条件。
4.4已知主从结构JK触发器J、K和CP的电压波形如图P4.4所示，试画出Q、 端对应的电压波形。设触发器的初始状态为 。
图A4.11
4.12时钟下降沿触发的T触发器中，CP和T的信号波形如图P4.12所示，试画出 端的输出波形（初态为0）。
图P4.12
解答：T触发器的特征方程为： （CP下降沿有效）
端的输出波形如图A4.12所示。
图A4.12
4.13双相时钟电路如图P4.13（a）所示，在D触发器的时钟输入端加上CP信号时，在两个与门的输出端A、B有相位错开的时钟信号。已知CP信号如图（b）所示，试画出A、B端的输出波形。（设触发器初态为0）
图P4.19
解答：根据电路图可知，
所以三个由时钟下降沿触发的JK触发器新态表达式为：
假设电路的初始状态为 ，可画出在8个CP作用下 、 、 的波形如图A4.19所示。
图A4.19
4.20试画出图P4.20在一系列CP信号作用下 、 、 的输出电压波形。触发器均为边沿触发结构，初始状态均为 。
图P4.20
解答：根据电路图可知，
所以三个由时钟下降沿触发的JK触发器新态表达式为：
假设触发器的初始状态均为0，可画出在一系列CP作用下 、 、 的输出电压波形如图A4.20所示。
图A4.20
图P4.9
解答：见图A4.9
图A4.9
4.10试画出时钟RS触发器转换成D、T、 及JK触发器的逻辑电路图。
数字电子技术第4章组合逻辑电路习题解答
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
数字电路第四章习题
C I 7 4 2 8 3S 2 B B B B
0 1 2 3
S3 CO
0 0
8421BCD码转换为5421BCD码电路图二
4.21 设A=A3 A2 A1 A0 ， B=B3 B2 B1 B0 是两个4位
二进制数。试用7485和74157（四二选一 MUX）构成一个比较电路并能将其中大数 输出。试画出逻辑图。
A0 A1 A2 A3
0 1 0
A 0 A 1 A 2
A 3
7 48 5 F A>B
B0 B1 B2 B3
(A>B) i (A=B) i (A<B) i B 0 B 1 B 2 B 3
F A=B
F A<B
B0 A0 B1 A1 B2 A2 B3 A3
1D0 1Y 1D1 2D0 2Y 2D1 3D0 74157 3Y 3D1 4D0 4Y 4D1 A0 EN
ABCD 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
B3B2B1B0 0 0 1 1 0 0 1 1 ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ
S3S2S1S0 1 0 1 1 1 1 0 0 ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ ØØØØ
4.1 分析图4.1电路的逻辑功能
解：（1）推导输出表达式
Y2=X2；Y1=X1X2；Y0=(MY1+X1M)X0 (2) 列真值表
4.17试用74283设计一个A、B(均为4位BCD码)求和电路。 （可用附加器件）
4.20 用74283将8421BCD码转换为5421BCD码。
ABCD 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1
数字电子技术第4章习题解答
第4章习题解答4-1 写出图T4-1电路的输出函数式，证明a 、b 有相同的逻辑功能。
B(a)A(b)BA 图T4-1 习题4-1的图解4-1 Y 1= A B ' +A ' B ' ； Y 2=( A+B)(A ' +B ' )= AB ' +A ' B ' =Y 14-2 试写出图T4-2所示逻辑电路的输出函数式并化简，指出电路的逻辑功能。
A BMBA图T4-2习题4-2的图图T4-3习题4-3的图解4-2 由图T4-2写电路的输出函数式并化简得AB B A B A AB Y +''='''''=))()(( (JT4-2)由JT4-2式可知，电路实现的是二变量同或功能。
4-3 图T4-3是一个选通电路。
M 为控制信号，通过M 电平的高低来选择让A 还是让B 从输出端送出。
试写逻辑电路的输出函数式并化简，分析电路能否实现上述要求。
解4-3 由图T4-3写电路的输出函数式并化简得M B AM M B M A Y '+='''=)((( (JT4-3)由JT4-3式可知，电路能够实现选通要求，当M=1时，Y=A ；当M=0时，Y=B 。
4-4．用与非门设计一个四人表决逻辑电路，结果按“少数服从多数”的原则决定。
解4-4（1）列真值表设四个人的意见为变量A 、B 、C 、D ，表决结果为函数Y 。
按正逻辑给变量赋值：同意为“1”，不同意为“0”；提案通过为“1”，没通过为“0”，所列真值表如表JT4-4所示。
表JT4-4输 入输 出A B C D 0 0 0 0 0 00 0 0 1 0 1 0 1 0 10 0 0 1 1 0 1 1 0 0 0 1 1 01 1 Y000000001 0 1 0 1 0 1 01 1 1 1 1 11 1 0 0 0 1 1 0 1 1 0 00 1 1 0 1 100000000输 入输 出A B C D Y（2）写输出逻辑函数式由表JT4-4可写输出逻辑函数式ABCD D ABC D C AB CD B A BCD A Y +'+'+'+'= (JT4-4a)（3）化简填卡诺图，如图JT 4-4(a)所示合并最小项，得最简与—或式BCD ACD ABD ABC Y +++= (JT4-4b)（4）画逻辑电路图将式JT4-4(b)转换成与非—与非式)()()()(('''''=D BC ACD ABD ABC Y (JT4-4c)按式JT4-4(c)用与非门画逻辑电路图，如图JT4-4(b)所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分析计算题
1、组合电路如图所示，分析该电路的逻辑功能。
真值表解：P=(ABC)’L=(A=B=C)P
L=(ABC)’(A+B+C)=(ABC+(A+B+C)’)’=(ABC+A’B’C’)’
L’=ABC+A’B’C’
2、分析如图所示的组合逻辑电路的功能。
3、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，要求：使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。
4、用与非门设计一个举重裁判表决电路，要求：
（1）设举重比赛有3个裁判，一个主裁判和两个副裁判。
（2）杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。
（3）只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
A B C L 0
0000
0110
1100101111001101111011110
5、某设备有开关A、B、C，要求：只有开关A 接通的条件下，开关B 才能接通；开关C 只有在开关B 接通的条件下才能接通。
违反这一规程，则发出报警信号。
设计一个由与非门组成的能实现这一功能的报警控制电路。
7、试用译码器74LS138和门电路实现逻辑函数：AC
BC AB L ++=8、用74LS138实现逻辑函数F=∑(m1，m2，m4，m7)。
9、用全译码器74LS138实现逻辑函数ABC
C B A C B A C B A f +++=10、用八选一数据选择器74LS151实现下列逻辑函数：ABC
C AB C B A BC A L +++=11、试用八选一数据选择器74LS151实现逻辑函数:F(A,B,C)=∑(m1,m2,m4,m7)。
12、试用四选一数据选择器74LS153实现逻辑函数:F(A,B,C)=∑(m1,m2,m4,m7)。
13、试用四选一数据选择器74LS153实现逻辑函数：C A BC AB L ++=。