设计一 四位与非门的电路设计
电路四输入与非门设计
课程设计任务书学生姓名：专业班级：电子1003班指导教师：封小钰工作单位：信息工程学院题目: CMOS四输入与非门电路设计初始条件：计算机、ORCAD软件、L-EDIT软件要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、课程设计工作量：2周2、技术要求：（1）学习ORCAD软件、L-EDIT软件。
（2）设计一个CMOS四输入与非门电路。
（3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。
3、查阅至少5篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规范。
时间安排：2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。
2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。
2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。
2013.12.6 提交课程设计报告，进行答辩。
指导教师签名：年月日系主任（或责任教师）签名：年月日摘要 (I)Abstract (II)1 绪论 (1)2 设计内容及要求 (2)2.1 设计的目的及主要任务 (2)2.2 设计思想 (2)3软件介绍 (3)3.1 OrCAD简介 (3)3.2 L-Edit简介 (4)4 COMS四输入与非门电路介绍 (5)4.1 COMS四输入与非门电路组成 (5)4.2 四输入与非门电路真值表 (6)5 Cadence中四输入与非门电路的设计 (7)5.1 四输入与非门电路原理图的绘制 (7)5.2 四输入与非门电路的仿真 (8)6 L-EDIT中四输入与非门电路版图的设计 (10)6.1 版图设计的基本知识 (10)6.2 基本MOS单元的绘制 (11)6.3 COMS四输入与非门的版图设计 (13)7课程设计总结 (14)参考文献 (15)与非门是一种非常常用的数字门电路，本文详细介绍了基于CMOS管的L-EDIT环境下的四输入与非门电路设计仿真及版图布局设计验证。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
IC课程设计 四位与非门电路设计
兰州交通大学电子与信息工程学院I C 课程设计报告课题一：四位与非门电路设计课题二：三输入加法器电路专业电子科学与技术班级电子1001学号 201010024学生姓名牛昕炜设计时间 2012—2013学年第二学期目录目录------------------------------------------------------------- 2课程一四位与非门的电路设计------------------------------------ 4一概要--------------------------------------------------- 4二设计的原理---------------------------------------------- 41 两输入与非门--------------------------------------- 42 四输入与非门符号图及原理--------------------------- 43 电路图--------------------------------------------- 6三、课程设计的过程----------------------------------------- 61 网表文件-------------------------------------------- 62 打开网表文件仿真----------------------------------- 73 延时分析：------------------------------------------ 8课程二组合逻辑加法器------------------------------------------- 8一设计目的------------------------------------------------ 8二设计原理------------------------------------------------ 81 加法器真值表：-------------------------------------- 92 逻辑图---------------------------------------------- 93 电路图--------------------------------------------- 10三课程设计的过程---------------------------------------- 101 网表文件------------------------------------------ 102 打开网表文件仿真----------------------------------- 113 仿真分析（延时分析）------------------------------- 12四课程设计总结------------------------------------------- 13课程一四位与非门的电路设计一概要随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
数字电子技术基础(第四版)课后习题答案_第三章
第3章[题3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BCAC AB C B A ABC Y ++=+++++=21)(B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[题3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=B C D A C D A B D A B C ⋅⋅⋅=[题3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
[解] 题3.4的真值表如表A3.4所示。
四输入与非门版图
作业报告作业题目：画一个4输入与非门的版图，w=5~20. L =2~10.作业要求：（1）画出版图并进行设计规则检查，提取T-spice 网表文件（2）根据从版图中提取的参数，用T-space软件进行仿真，观测器输出波形。
（3）采用CMOS 2 um工艺。
（4）撰写设计报告，设计报告如有雷同均视为不及格，请各位妥善保管好自己的设计文档。
（5）提交报告的最后截止日期位6月10号。
一四输入与非门电路图如下图所示：四输入与非门的工作原理为：四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。
每个输入端连到一个N沟道和一个P沟道MOS管的栅极。
当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。
真值表如下所示：二版图的绘制这次作业要求四输入与非门的宽和长的范围是w=5~20. L =2~10。
我绘制的版图选取W=16 um L=2um ，绘制的过程为：（1）绘制接合端口Abut（2）绘制电源Vdd和Gnd，以及相应端口（3）绘制Nwell层（4）绘制N阱节点（5）绘制衬底节点（6）绘制Nselect区和Pselect区（7）绘制NMOS有源区和PMOS有源区（8）绘制多晶硅层（9）绘制NAND 4 的输入口（10）绘制NAND 4 的输出口（11）绘制NMOS有源区和PMOS的源极三T-spice仿真在绘制完版图之后，经过设计规则检查无误后就可以提取网表进行仿真了。
（1）版图的网表提取结果为：* Circuit Extracted by Tanner Research's L-Edit Version 13.00 / Extract Version 13.00 ; * TDB File: D:\20113250\youwenhao-NAND4.tdb* Cell: Cell0 Version 1.03* Extract Definition File: D:\Tanner EDA\Tanner Tools v13.0\ExampleSetup\lights.ext* Extract Date and Time: 06/10/2014 - 01:20.include "C:\Users\Administrator\Desktop\ml5_20.md"V1 Vdd Gnd 5va A Gnd PULSE (0 2.5 100n 2.5n 2.5n 100n 200n)vb B Gnd PULSE (0 2.5 50n 2.5n 2.5n 50n 100n)vc C Gnd PULSE (0 2.5 25n 2.5n 2.5n 25n 50n)vd D Gnd PULSE (0 2.5 12.5n 2.5n 2.5n 12.5n 25n).tran 1n 400n.print tran v(A) v(B) v(C) v(D) v(Out)* Warning: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly1-Poly2 Capacitor ID>* NODE NAME ALIASES* 1 = GND (34.5 , -41.5)* 2 = vdd (32, 15)* 3 = OUT (47.5 , 9)* 4 = D (84 , -6)* 5 = C (70.5 , -5.5)* 6 = B (59.5 , -6)* 7 = A (38 , -5)V1 Vdd Gnd 5va A Gnd PULSE (0 12.5 500n 12.5n 12.5n 5100n 1000n)vb B Gnd PULSE (0 12.5 250n 12.5n 12.5n 250n 500n)vc C Gnd PULSE (0 12.5 125n 12.5n 12.5n 125n 250n)vd D Gnd PULSE (0 12.5 62.5n 12.5n 12.5n 62.5n 125n).tran 1n 1000n.print tran v(D) v(C) v(B) v(A) v(Out)M1 Vdd 4 Out Vdd PMOS L=2u W=16u AD=88p PD=47u AS=60p PS=23.5u $ (44 37 46 53)M2 Out 5 Vdd Vdd PMOS L=2u W=16u AD=60p PD=23.5u AS=56p PS=23u $ (34.5 37 36.5 53)M3 Vdd 6 Out Vdd PMOS L=2u W=16u AD=56p PD=23u AS=112p PS=30u $ (25.5 37 27.5 53)M4 Out 7 Vdd Vdd PMOS L=2u W=16u AD=112p PD=30u AS=88p PS=47u $ (9.5 37 11.5 53)M5 Out 4 Out Gnd NMOS L=2u W=16u AD=120p PD=47u AS=60p PS=23.5u $ (44 0 46 16)M6 Out 5 Out Gnd NMOS L=2u W=16u AD=60p PD=23.5u AS=56p PS=23u $ (34.5 0 36.5 16)M7 Out 6 Out Gnd NMOS L=2u W=16u AD=56p PD=23u AS=112p PS=30u $ (25.5 0 27.516)M8 Out 7 Gnd Gnd NMOS L=2u W=16u AD=112p PD=30u AS=92p PS=47u $ (9.5 0 11.5 16)* Pins of element D1 are shorted:* D1 vdd vdd D_lateral $ (88 18.5 91 26.5)* Pins of element D2 are shorted:* D2 vdd vdd D_lateral $ (36 18.5 39.5 26.5)* Total Nodes: 11* Total Elements: 10* Total Number of Shorted Elements not written to the SPICE file: 0* Output Generation Elapsed Time: 0.001 sec* Total Extract Elapsed Time: 0.746 sec.END（2）提取的网表经过T-spice运行后的文件为：T-Spice - Tanner SPICET-Spice - Tanner SPICEVersion 13.00Standalone hardware lockProduct Release ID: T-Spice Win32 13.00.20080321.01:01:33Copyright ?1993-2008 Tanner EDAOpening output file "C:\Users\Administrator\Desktop\游文浩20113250\youwenhao-NAND4.out"Parsing "C:\Users\Administrator\Desktop\游文浩20113250\youwenhao-NAND4.spc"Initializing parser from header file "C:\Users\Administrator\Desktop\游文浩20113250\header.sp"Including "C:\Users\Administrator\Desktop\ml5_20.md"Loaded MOSLevel2 model library, SPICE Level 2 MOSFET revision 1.0Warning : Pulse period is too small, reset to rt + ft + pw = 5.125e-006Accuracy and Convergence options:numndset|dchold = 100Timestep and Integration options:relq|relchgtol = 0.0005Model Evaluation options:dcap = 2 defnrb = 0 [sq] defnrd = 0 [sq]defnrs = 0 [sq] tnom = 25 [deg C]General options:search = C:\Users\Administrator\Desktop temp = 25 [deg C]threads = 4Output options:acout = 1 ingold = 0Device and node counts:MOSFETs - 8 MOSFET geometries - 8BJTs - 0 JFETs - 0MESFETs - 0 Diodes - 0Capacitors - 0 Resistors - 0Inductors - 0 Mutual inductors - 0Transmission lines - 0 Coupled transmission lines - 0V oltage sources - 5 Current sources - 0VCVS - 0 VCCS - 0CCVS - 0 CCCS - 0V-control switch - 0 I-control switch - 0Macro devices - 0 External C model instances - 0HDL devices - 0Subcircuits - 0 Subcircuit instances - 0Independent nodes - 5 Boundary nodes - 6Total nodes - 11*** 1 WARNING MESSAGE GENERATED DURING SETUPParsing 0.00 secondsSetup 0.01 secondsDC operating point 0.00 secondsTransient Analysis 0.11 secondsOverhead 1.50 seconds-----------------------------------------Total 1.62 secondsSimulation completed with 1 Warning（3）仿真结果为：四作业总结：完成这次作业之后，我对于集成电路版图的绘制有了一个全新的认识，初步掌握了Tunner软件的使用以及T-spice仿真软件的使用。
用与非门设计一个四变量表决电路
⽤与⾮门设计⼀个四变量表决电路1 ⽤与⾮门设计⼀个四变量表决电路。
当变量A、B、C、D 有3个或3个以上为1时输出为Y1输⼊为其它状态时输出Y0。
2 ⽤与⾮门设计⼀个故障指⽰电路。
两台电动机同时⼯作时绿灯亮⼀台电动机发⽣故障时黄灯亮两台电动机同时发⽣故障时红灯亮。
写出详细的设计报告。
3 利⽤74LS151选择器实现3输⼊多数表决器。
写出详细的设计报告。
4 A、B、C 和D四⼈在同⼀实验室⼯作他们之间的⼯作关系是⑴A到实验室就可以⼯作⑵B必须C到实验室后才有⼯作可做⑶D只有A在实验室才可以⼯作。
请将实验室中没⼈⼯作这⼀时间⽤逻辑表达式表达出来。
5 设计⼀个解决如下问题的逻辑电路⼀盏路灯从四个地点A、B、C、D都能独⽴进⾏控制。
写出详细的设计报告。
6 旅客列车分特快、直快、慢车等三种。
它们的优先顺序由⾼到低依次是特快、直快、慢车。
试设计⼀个列车从车站开出的楼机电路7 试⽤74LS138实现下列逻辑函数允许附加门电路画出连线图。
CAY1 CACABY2 8 ⽤与⾮门设计⼀个ABC三⼈表决电路当表决某个提案时多数⼈同意提案通过同时A具有否决权。
写出详细的设计报告。
9 试⽤74LS151实现逻辑函数画出连线图。
1BCAY 2 YABC7531m 10 ⽤与⾮门设计如下电路在3个输⼊信号中A的优先权最⾼B次之C最低它们的输出分别是Y1Y2Y3要求同⼀时间内只有⼀个信号输出。
如有两个及两个以上的信号同时输⼊时则只有优先级最⾼的有输出。
写出详细的设计报告。
11 ⽤译码器实现下列逻辑函数画出连线图。
1 YABC6543m 2 YABC119531m 12 ⽤逻辑门电路实现以下电路输⼊⼀个四位⼆进制数当输⼊“1”的个数为偶数输出是“1”当输⼊“1”的个数为奇数时输出是“0”。
写出详细的设计报告。
13 有⼀密码电⼦锁锁上有四个锁孔A、B、C、D当按下A和D、或A和C、或B和D时再插⼊钥匙锁即打开。
若按错了键孔当插⼊钥匙时锁打不开并发出报警信号。
4位数字密码锁的设计
1技术指标用与非门设计一个4位或多位代码的数字锁，要求如下：A:设计一个保险箱用的多位代码数字锁，比如4位代码ABCD四个输入端和一个开锁用的钥匙插孔输入端E,当开箱时（E= 1），如果输入代码（例如ABCD= 1010）与设定的代码相同，则保险箱被打开，即输出端Z = 1,否则电路发出报警信号:B:进行电路仿真，并说明其工作原理。
2方案比较方案一：由4个单刀双掷开关构成密码开关，用户可以通过控制开关来控制A、B、C、D四个输入端的电平■的高低，进而控制输出电平■的高低以及报警信号的工作。
当输入端与设置的密码相符时，则输出为高电平，二极管亮，否则输出为低电平，并且发出报警，即蜂鸣器发出响声，至此完成电路的设计。
其电路图如图2.1图2.1方案一的电路图方案二：用4个异或门连接输入端，并分别丁反相器连接，再相与。
当输入密码与设置密码相同时，电路输出为高电平发光二极管不亮，当输入密码与设置密码不相同时，电路输出为低电平，发出报警，发光二极管亮。
其电路图如图6.13 Proteus软件介绍Proteus软件是来自英国Labcenter electronics公司的EDA工具软件。
Proteus软件有十多年的历史，在全球广泛使用，除了其具有和其它EDA工具一样的原理布图、PCB自动或人工布线及电路仿真的功能外，其革命性的功能是，他的电路仿真是互动的，针对微处理器的应用，还可以直接在基丁原理图的虚拟原型上编程，并实现软件源码级的实时调试，如有显示及输出，还能看到运行后输入输出的效果，配合系统配置的虚拟仪器如示波器、逻辑分析仪等，您不需要别的，Proteus为您建立了完备的电子设计开发环境！尤其重要的是Proteus Lite可以完全免费，也可以花微不足道的费用注册达到更好的效果；功能最强的Proteus专业版也非常便宜，人人用得起，对高校还有更多优惠。
Proteus组合了高级原理布图、混合模式SPICE®真,PCB设计以及自动布线来实现一个完整的电子设计系统。
设计一四位与非门的电路设计
四位与非门的电路设计一、课程设计的目的1、学会使用电路设计与仿真软件工具Hspice，纯熟地用网表文件来描绘模拟电路，并熟悉应用Hspice内部元件库。
通过该实验，掌握Hspice的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析才能。
2、本次课程设计是用Hspice软件来实现对四位与非门电路的设计与仿真，熟悉用MOS器件来设计四位逻辑输入与非门电路，理解用MOS器件设计与TTL与非门的优缺点。
二、课程设计的内容和要求1、内容：用仿真软件HSPICE，用网表文件来描绘模拟电路；2、要求：用MOS器件来设计四位逻辑输入与非门电路。
三、设计的原理1、四输入与非门符号图及原理AB真值表如下所示四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。
每个输入端连到一个N沟道和一个P沟道MOS管的栅极。
当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。
设计电路图如以下图所示：2、输入网表文件〔*.sp〕Hspice读入一个输入网表文件，并将模拟结果存在一个输出列表文件或图形数据文件中，输入文件<*.sp>包含以下内容：〔1〕电路网表〔子电路和宏、电源等〕〔2〕声明所要使用的库〔3〕说明要进展的分析〔4〕说明所要求的输出输入网表文件和库文件可以由原理图的四、课程设计的过程1、网表文件首先在orCAD中将上述原理图绘制出，仿真后确保电路图正确且可以实现与非功能，然后生成网表文件。
在文本文档中写出HSPICE 软件所要求的网表文件，并另存为*.sp文件。
网表文件如下：1ADDER Circuit.OPTIONS LIST NODE POST.TRAN 200P 60NM1 1 A VCC VCC PCH L=2u W=4u M2 2 B VCC VCC PCH L=2u W=4u M3 3 0 VCC VCC PCH L=2u W=4u M4 4 0 VCC VCC PCH L=2u W=4u M5 0 A 1 1 NCH L=2u W=4uM6 0 B 2 2 NCH L=2u W=4uM7 5 2 3 3 NCH L=2u W=4uM8 0 1 5 5 NCH L=2u W=4uM9 6 B 3 3 NCH L=2u W=4uM10 0 A 6 6 NCH L=2u W=4uM11 0 2 4 4 NCH L=2u W=4uM12 0 1 4 4 NCH L=2u W=4uM13 7 3 VCC VCC PCH L=2u W=4u M14 8 C VCC VCC PCH L=2u W=4u M15 S 0 VCC VCC PCH L=2u W=4u M16 10 0 VCC VCC PCH L=2u W=4u M17 0 3 7 7 NCH L=2u W=4uM18 0 C 8 8 NCH L=2u W=4uM19 11 8 S S NCH L=2u W=4uM20 0 7 11 11 NCH L=2u W=4uM21 12 C S S NCH L=2u W=4uM22 0 3 12 12 NCH L=2u W=4uM23 0 8 10 10 NCH L=2u W=4uM24 0 7 10 10 NCH L=2u W=4uM25 13 0 VCC VCC PCH L=2u W=4uM26 C1 13 VCC VCC PCH L=2u W=4uM27 0 4 13 13 NCH L=2u W=4uM28 0 10 13 13 NCH L=2u W=4uM29 0 13 C1 C1 NCH L=2u W=4u注释：第三行.TRAN 200P 60N 表示瞬态分析步长为200ps，时间为60ns第四～十一行为电路连接关系描绘语句。
4位数字密码锁的设计
1技术指标用与非门设计一个4位或多位代码的数字锁，要求如下：A: 设计一个保险箱用的多位代码数字锁，比如4位代码ABCD四个输入端和一个开锁用的钥匙插孔输入端E，当开箱时（E＝1）,如果输入代码（例如ABCD＝1010）与设定的代码相同，则保险箱被打开，即输出端Z＝1,否则电路发出报警信号:B: 进行电路仿真，并说明其工作原理。
2方案比较方案一：由4个单刀双掷开关构成密码开关，用户可以通过控制开关来控制A、B、C、D3 Proteus软件介绍Proteus软件是来自英国Labcenter electronics公司的EDA工具软件。
Proteus软件有十多年的历史，在全球广泛使用，除了其具有和其它EDA工具一样的原理布图、PCB自动或人工布线及电路仿真的功能外，其革命性的功能是，他的电路仿真是互动的，针对微处理器的应用，还可以直接在基于原理图的虚拟原型上编程，并实现软件源码级的实时调试，如有显示及输出，还能看到运行后输入输出的效果，配合系统配置的虚拟仪器如示波器、逻辑分析仪等，您不需要别的，Proteus为您建立了完备的电子设计开发环境！尤其重要的是Proteus Lite可以完全免费，也可以花微不足道的费用注册达到更好的效果；功能最强的Proteus专业版也非常便宜，人人用得起，对高校还有更多优惠。
Proteus组合了高级原理布图、混合模式SPICE仿真,PCB设计以及自动布线来实现一个完整的电子设计系统。
此系统受益于15年来的持续开发,被《电子世界》在其对PCB设计系统的比较文章中评为最好产品—“The Route to PCB CAD”。
Proteus 产品系列也包含了我们革命性的VSM技术,用户可以对基于微控制器的设计连同所有的周围电子器件一起仿真。
用户甚至可以实时采用诸如LED/LCD、键盘、RS232终端等动态外设模型来对设计进行交互仿真。
其功能模块：—个易用而又功能强大的ISIS原理布图工具；PROSPICE混合模型SPICE 仿真；ARES PCB设计。
4位数字密码锁的设计
电子技术综合课程设计报告设计题目：用与非门设计一个4位代码的数字锁专业班级： --------- 学生姓名： ---学生学号： ----指导教师： -设计时间： 2016-6-20 ∽ 7-11、课程设计任务、要求:设计一个保险箱用4位代码数字锁，如果输入代码与设定的代码（1101）相同，则保险箱被打开，绿色指示灯亮，错误则红色指示灯亮并发出声音报警。
2、课程设计目的、意义：1.通过课程设计巩固、深化和扩展理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。
2.运用所学数字电路技术的知识设计一个4位数字的代码锁，并能够通过计算，得到该电路需要的元器件型号和参数值大小；3.学习并使用仿真软件 protues 经行模拟仿真，熟悉元件库和各种仪器的使用，作图并进行调试，能够最终模拟出最符合要求的设计图。
4.让我们能够通过运用所学知识设计电路来模拟出实际生活中的一些常见的器件，将知识和运用联系起来。
5.可以培养并锻炼我们的动手实践的能力、查阅手机资料的能力、独立思考分析解决问题的能力以及团结合作的能力，以便在以后的学习工作和生活中，能够更好地分析解决真实遇到的问题。
3、设计题方案比较、论证方案一：用4个异或门连接输入端，并分别于反相器连接，再相与。
当输入密码与设置密码相同时，电路输出为高电平，发光二极管不亮，当输入密码与设置密码不相同时，电路输出为低电平，发出报警，发光二极管亮。
其电路图如图3.1图3.1 方案一的电路图方案二：由4个单刀双掷开关构成密码开关，用户可以通过控制开关来控制A、B、C、D四个输入端的电平的高低，进而控制输出电平的高低以及报警信号的工作。
当输入端与设置的密码相符时，则输出为高电平，二极管亮，否则输出为低电平，并且发出报警，即蜂鸣器发出响声，至此完成电路的设计。
其电路图如图3.2如图3.2 方案二的电路图方案比较论证：由于第一个方案中利用RV2、R5、C4、PNP型三极管、R6使第一块芯片的电压控制得到连续变化的电压，进而使第二块芯片产生多变的频率；虽符合题目的要求，但所用器件以及电路图相比方案一复杂，所以选择淘汰。
与非门电路设计教案详解
与非门电路设计教案详解引言与非门电路是数字逻辑中的基础电路之一，也是组成其他各种数字电路的基础。
在数字路的设计过程中，与非门电路无处不在。
了解与非门电路的电路原理及其设计方法有着重要的意义。
本文将详细介绍与非门电路的基本原理、电路设计方法以及其相关应用。
一、与非门电路的基本原理与非门电路是由两个输入端口和一个输出端口组成的基础电路。
其基本原理是将两个输入信号进行“与非”的比较，输出一个相反的布尔逻辑信号。
具体来说，在与非门电路中，只有当两个输入信号都为“0”时，输出端口才会输出“1”的高电平信号，否则输出端口都为“0”的低电平信号。
与非门电路的逻辑符号如下所示：其中，A和B分别表示两个输入信号，Y表示输出信号。
二、与非门电路的电路设计方法1、与非门电路的基本电路与非门电路的基本电路由一个由NPN晶体管构成的放大器以及一个反向二极管构成，并且输入信号被连接到晶体管的基极，晶体管的发射极与地相连，输出信号则由晶体管的集电极输出。
图1 与非门电路的基本电路在图1中，Q1是一个NPN晶体管，R1和R2是限流电阻，D1是一个反向二极管。
该电路的工作原理如下：当输入端端口为高电平时，晶体管的基极是正向偏置的，晶体管处于放大状态，导致集电极的电压被设定为0. 当输入端端口为低电平时，晶体管的基极是断开的，并且直流电流仅能经过限流电阻，这会导致晶体管的发射极电压下降。
当发射极电压被调整到一定的电位，反向二极管的正向偏置电压将被超过，使得电流经过反向二极管流入集电极，同时也导致输出信号变为高电平。
2、基于传输门的与非门电路传输门也叫MOS传输门，它是一种数字电路中常用的电路元件。
传输门通常由一个或两个MOS晶体管组成，在数字电路中被广泛应用。
由于传输门具有高速、灵活、可靠的特性，可以用它设计又简单又可靠的与非门电路。
图2 是基于传输门的与非门电路电路图：图2：基于传输门的与非门电路电路图在图2中，Q1 和 Q2 为两个 PMOS 传输门，Q3和Q4为两个NMOS 传输门。
四输入或非门版图设计
四输入或非门课程设计学生姓名：专业班级：指导教师：工作单位：题目: 四输入或非门的设计初始条件：计算机、ORCAD软件，L-EDIT软件要求完成的主要任务:（包括集成电路专项实践工作量及其技术要求，以及说明书撰写等具体要求）1、集成电路专项实践工作量：1周2、技术要求：（1）学习ORCAD软件，L-EDIT软件。
（2）设计一个四输入或非门电路。
（3）利用ORCAD软件，L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。
3、查阅至少5篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规范。
时间安排：2015.6.19布置集成电路专项实践任务、选题；讲解集成电路专项实践具体实施计划与课程设计报告格式的要求；集成电路专项实践答疑事项。
2015.6.19-6.20学习ORCAD软件，L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。
2015.6.21-6.25用ORCAD软件设计四输入或非门电路并进行仿真工作，再利用L-EDIT软件绘制其版图，完成集成电路专项实践报告的撰写。
2015.6.26 提交集成电路专项实践报告，进行答辩。
指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 .............................................................................................................................................. Abstract . (I)1 绪论 02 四输入或非门 (1)2.1 四输入或非门的电路结构 (1)2.2 四输入或非门的电路设计与仿真 (2)2.2.1 ORCAD软件介绍 (2)2.2.2 绘制电路图 (2)2.2.3 电路仿真 (3)2.4 四输入或非门的版图绘制 (5)2.4.1 L-EDIT软件介绍 (5)2.4.2 版图绘制 (5)3 总结 (9)参考文献 (10)摘要性能优越的四输入或非门是数字电路中很常见的一种逻辑电路，可广泛应用于算术逻辑单元等电路中。
四输入与非门电路版图设计
成绩评定表学生姓名班级学号专业电子科学与技术课程设计题目四输入与非门电路和版图设计评语组长签字：成绩日期2013年月日课程设计任务书学院信息科学与工程学院专业电子科学与技术学生姓名杨光锐班级学号1003040106课程设计题目四输入与非门电路和版图设计实践教学要求与任务:1.用tanner软件中的S-Edit编辑四输入与非门电路原理图。
2.用tanner软件中的TSpice对四输入与非门电路进行仿真并观察波形。
3.用tanner软件中的L-Edit绘制四输入与非门版图，并进行DRC验证。
4.用tanner软件中的TSpice对版图电路进行仿真并观察波形。
5.用tanner软件中的layout-Edit对电路网表进行LVS检验观察原理图与版图的匹配程度。
工作计划与进度安排:第一周周一：教师布置课设任务，学生收集资料，做方案设计。
周二：熟悉软件操作方法。
周三~四：画电路图周五：电路仿真。
第二周周一~二：画版图。
周三：版图仿真。
周四：验证。
周五：写报告书，验收。
指导教师：2012年月日专业负责人：2013年月日学院教学副院长：2013年月日目录1 绪论 (1)1.1设计背景 (1)1.2设计目标 (1)2 四输入与非门电路 (2)2.1电路原理图 (2)2.2四输入与非门电路仿真观察波形 (2)2.3四输入与非门电路的版图绘制 (3)2.4四输入与非门版图电路仿真观察波形 (4)2.5LVS检查匹配 (5)总结 (7)参考文献 (8)附录一：电路原理图网表 (9)附录二：版图网表 (10)1绪论1.1 设计背景tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。
4位数字密码锁的设计讲解
电子技术综合课程设计报告设计题目：用与非门设计一个4位代码的数字锁专业班级： --------- 学生姓名： ---学生学号： ----指导教师： -设计时间： 2016-6-20 ∽ 7-11、课程设计任务、要求:设计一个保险箱用4位代码数字锁，如果输入代码与设定的代码（1101）相同，则保险箱被打开，绿色指示灯亮，错误则红色指示灯亮并发出声音报警。
2、课程设计目的、意义：1.通过课程设计巩固、深化和扩展理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。
2.运用所学数字电路技术的知识设计一个4位数字的代码锁，并能够通过计算，得到该电路需要的元器件型号和参数值大小；3.学习并使用仿真软件 protues 经行模拟仿真，熟悉元件库和各种仪器的使用，作图并进行调试，能够最终模拟出最符合要求的设计图。
4.让我们能够通过运用所学知识设计电路来模拟出实际生活中的一些常见的器件，将知识和运用联系起来。
5.可以培养并锻炼我们的动手实践的能力、查阅手机资料的能力、独立思考分析解决问题的能力以及团结合作的能力，以便在以后的学习工作和生活中，能够更好地分析解决真实遇到的问题。
3、设计题方案比较、论证方案一：用4个异或门连接输入端，并分别于反相器连接，再相与。
当输入密码与设置密码相同时，电路输出为高电平，发光二极管不亮，当输入密码与设置密码不相同时，电路输出为低电平，发出报警，发光二极管亮。
其电路图如图3.1图3.1 方案一的电路图方案二：由4个单刀双掷开关构成密码开关，用户可以通过控制开关来控制A、B、C、D四个输入端的电平的高低，进而控制输出电平的高低以及报警信号的工作。
当输入端与设置的密码相符时，则输出为高电平，二极管亮，否则输出为低电平，并且发出报警，即蜂鸣器发出响声，至此完成电路的设计。
其电路图如图3.2如图3.2 方案二的电路图方案比较论证：由于第一个方案中利用RV2、R5、C4、PNP型三极管、R6使第一块芯片的电压控制得到连续变化的电压，进而使第二块芯片产生多变的频率；虽符合题目的要求，但所用器件以及电路图相比方案一复杂，所以选择淘汰。
四位数字的电子锁电路数电课程设计word精品
四位数字的电子锁电路设计1四位数字的电子锁设计1.1电路原理系统框图1.2方案的比较1.2.1方案一总电路图：图2方案一总电路图图1电路原理框图原理说明：由数字开关与译码器输入密码，按键输入触发接成环形计数器的移位寄 存器，计数器记录密码输入个数来和控制各锁存器时钟端来使显示稳定，四位锁存 器时钟开关按下，74LS175存储密码，之后4个锁存器依次检测四个等于信号的输出， 若依次为一，则正确，否则错误。
计数器控制一次输入密码个数最多为四，超过则 错误。
密码比较使用74LS85四位数值比较器级联，只能依次输入正确密码触发74IS74 给信号输出正确密匙，输出结果驱动由传输门控制密码子正确是的开锁显示，正确 密码则led 灯亮解锁，反之蜂鸣器发出警报.1.1.2方案二总原理图：原理说明：如上电路图所示，由数字开关与译码器输入密码，分配器和锁存器分配 数据显示在数码管上，计数器记录密码输入个数来控制数据分配和控制各锁存器时 钟端来使显示稳定，四位锁存器时钟开关按下，74LS175存储当前，密码比较使用图3方案二的总电路图74LS85四位数值比较器级联，输出结果驱动由传输门控制密码子正确是的开锁显示, 以及密码错误的蜂鸣器报警。
1.3方案的选择两个方案相同之处：使用了编码器及反相器作为密码输入部分，用与非门进行电路输入错误信号是的封锁，密码检测部分都用了74IS85比较器用来对二次密码的检测和比较。
两方案制作都需要一定量芯片，制作成本较高；不同之处：方案一具备完备功能，满足实验全部要求，线路中用了网络标号做线路连接，使电路图简单美观，输入部分用了移位寄存器对输入信号移位已输入四位密码；方案二初步功能虽具备，但电路封锁后仍可改变末尾密码，有弊端，且整个电路图接线复杂，难制作出实物，用的是数据分配器对输入密码进行分配，74IS175对信号进行多次储存，计算复杂。
综合比较两方案，选择方案一为佳。
2整体设计方案的分析2.1输入单元电路电路图示：图4输入单元电路图原理说明：信号输入数J1开关，经74IS147编码器及反相器向储存器传输转化为二进制数，同时有方向加载个八位与非门及74IS194移位寄存器进行封锁及移位，74IS161计数器计数对数字输入信号进行计数，开关space对寄存器预置数，初始值为1000,开关w打开切断寄存器清除端低电平，输出低电平，不进行数字移位而由检测装置移位检测。
组合逻辑电路仿真设计
组合逻辑电路仿真一、组合逻辑电路的分析本次仿真实验要求对两个问题进行仿真模拟：1、设计一个四人表决电路，在三人以上同意时灯亮，否则灯灭。
并要求采用与非门实现。
2、设计一个4位二进制码数据范围指示器，要求能够区分0≤X≤4、5≤X≤9、10≤X≤15三种情况，同样要求采用与非门实现。
下面先对两个问题进行逻辑化分析。
1、四人表决电路在本问题中，很容易就可以看出问题的核心在于“四个人的表决意见决定灯的亮与灭”。
所以该问题的输入变量是四个人的表决意见，输出变量为灯的亮灭。
以A 、B 、C 、D 分别表示四个人的意见为“同意”，以它们的非表示“不同意”。
而以F 来表示灯处于“亮”的状态。
则“三人以上同意时灯亮，否则灯灭”可以很容易的用以下逻辑表达式来表示：F =FFFF ̅̅̅+FFF ̅̅̅F +FF ̅̅̅FF +F ̅̅̅FFF +FFFF 为了将其简化，可以画出它的卡诺图如下：可见，这里面包含了四个两个1相邻的项，故有卡诺图可以的到F 的最简与或式为:F =FFF +FFF +FFF +FFF再对其去两次非并利用摩根定律就可以得到与非式如下：F =FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅这就是第一个问题的逻辑转化。
2、4位二进制码数据范围指示器四位二进制码可以表示十进制下的0到15这十六个数，按照0≤X≤4、5≤X≤9、10≤X≤15分为三组分别用三个灯的亮灭来代表输入的二进制码属于其中的哪一组。
同上例，采用A、B、C、D取0或1依次表示这四位二进制码的从高到低位的取值（例如：A=0，B=1，C=0，D=0表示四位二进制码0100）。
则对于第一组来说，共有5个四位二进制码包含在其中，用卡诺图表示如下：化简即得：F1=F̅̅̅F̅̅̅+F̅̅̅F̅̅̅F̅̅̅同理，也有5个数包含在第二组中，卡诺图如下：化简即得：F2=F̅̅̅FF+F̅̅̅FF+FF̅̅̅F̅̅̅第三组包含了6个数，卡诺图如下：化简即得：F 3=FF +FF对以上三个式子都去两次非并利用摩根定律可得：F 1=F ̅̅F ̅̅̅̅̅̅̅̅̅∙F ̅̅̅F ̅̅̅F ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 2=F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙FF ̅̅̅F̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 3=FF ̅̅̅̅̅̅∙FF̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 这样就完成了第二个问题的逻辑转化。
4位与非门电路设计
（3）说明要进行的分析（4）说明所要求的输出输入网表文件和库文件可以由原理图的网表生成器或文本编辑器产生。
输入网表文件中的第一行必须是标题行，并且.ALTER辅助模型只能出现在文件最后的.END语句之前，除此之外，其它语句可以按任意顺序排列。
三．设计步骤1、写网表文件首先在orcad中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。
在文本文档中写出Hspice软件所要求的网表文件，并另存为*.sp文件。
网表文件如下所示：NANDMOS Circuit.OPTIONS LIST NODE POST.TRAN 200P 60NM1 OUT 4 VCC VCC PCH L=1U W=20UM2 OUT 5 VCC VCC PCH L=1U W=20UM3 OUT 6 VCC VCC PCH L=1U W=20UM4 OUT 7 VCC VCC PCH L=1U W=20UM5 1 4 0 0 NCH L=1U W=20UM6 2 5 1 1 NCH L=1U W=20UM7 3 6 2 2 NCH L=1U W=20UM8 OUT 7 3 3 NCH L=1U W=20UVCC VCC 0 5V1 4 0 PULSE .2 4.8 2N 1N 1N 5N 20NV2 5 0 PULSE .2 4.8 2N 1N 1N 5N 20NV3 6 0 PULSE .2 4.8 2N 1N 1N 5N 20NV4 7 0 PULSE .2 4.8 2N 1N 1N 5N 20NC OUT 0 .01p.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END注释：第三行.TRAN 200P 60N表示瞬态分析步长为200ps，时间为60ns 第四～十二行为电路连接关系描述语句。
第十三行VCC VCC0 5表示在节点VCC，0之间加5v直流电压。
4位计数器逻辑电路
4位计数器逻辑电路以下是四位计数器逻辑电路的一个常见设计：四位计数器是一个用于计数和显示0到15之间的数值的电路。
它由四个单独的计数器组成，每个计数器负责计数一个十六进制位。
设计的逻辑电路包括以下组件：1.时钟源：提供稳定的时钟信号，用于驱动计数器计数。
可以使用一个时钟发生器或外部时钟源。
2.4个D触发器：每个触发器都负责存储一个十六进制位的计数值。
D触发器接收时钟信号和使能信号，根据时钟信号的上升沿更新和存储计数值。
3.4-1多路复用器（MUX）：用于选择并显示当前计数值的四个十六进制位。
多路复用器的输入连接到每个D触发器的输出，根据计数器的使能信号选择一个输出作为显示。
4.七段数码管（或其他显示设备）：用于显示选中的计数值。
根据控制信号，对应的段会被点亮，显示相应的十六进制数。
工作原理如下：1.初始状态为0。
所有D触发器的输入和使能信号接收到适当的值。
2.当时钟信号的上升沿到达时，D触发器根据当前输入状态更新其输出状态。
3.计数器使能信号决定了计数器是否开始计数。
如果使能信号为高电平，则触发器开始计数；如果为低电平，则保持当前计数值不变。
4.当计数器达到15（或其他最大计数值）时，触发器的输出将被重置为0，并从头开始重新计数。
5.通过多路复用器的选择信号，将当前计数器的输出连接到对应的数码管，显示当前计数值。
这是一个简单的四位计数器的逻辑电路，可以根据特定需求进行扩展和定制。
实际设计中可能会有其他的功能和控制信号，但以上是一个基本的工作原理示例。
四值非门和与非门电路的研究
维普资讯
第２ 期
陈书开 等 四值ｊ门和与非门电路的研究 Ｅ
１ 四值 ￣ ｆ 电路 的设计 Ｉ３ Ｉ Ｅ
四值非运算 的定义
Ｘ ＝３ 一Ｘ 约定 。
囊 １ 四位 非门真值寰
ｕ ｅｕ ， ｙ ｂ ｓｄ ｉ ａ ｉ ｅ ｌ ｉ ｕｔｏ － ｌｅＤ￣ ｉ ｌ ｙ ｔ ｍ， ｔｆ ｉｌ ｕ ａ ｔ ｒ ｎ ｕ ｚ ｓ ｆ ｌ ｍａ ｅ ｕ ｅ ｂ ｓｃ ｃ ｌ ｃｒ ｉ ｆ４Ｖａｕ ｇｔ ｓｅ Ａｒｉ ｃａ ｎ ｃ ａ Ｓ ｉ Ｎｅ ｒ ｌ Ｎｅ ｗｏ ｋ ａ ｄ Ｆ ｚ ｙ
多值逻辑是现代电子科学技术和计算机科学技术发展的一个重要方向。由于一位四值逻辑所
能表示 的信 息量正 好与两位 二值逻辑所 能表示 的信息量 相同 ，所 以对 四值 逻辑 的研究较 为普遍 ， 成果卓著 。Ｄ Ｌ Ｙ 多元 逻辑 电路是一种很好 的多值 “ 与或 ”门『，可用作 任意值 “ ｌ 】 与或 ”逻辑门 ，但 由于Ｄ Ｌ Ｙ 电路 属于连续 逻辑 电路 ，电平衰减 和噪声 容限是必须考虑 的问题 这就要求 电路 的特性
２￣ ｎ Ｓ ａ ｒｎ ａ ｒ ｎ ｉｏ ｅ Ｆ ㈣ ｈｏ ｇ ｂ ｎ． Ｔ ｉ Ｃｏ ｄｔ ｎ ｒ ｉ Ａｉ ｉ
Ｚ ｎ ａ ５８ ０） ｈｏ ￣ｈ ｎ ２ ４ ０
Ａｂ ｔ ａ ｔ Ｔｈｅｃ ｒ ｕ ｔ － ｌ ｅＴＴＬ ＮＯＴ ａ ｅａ ｓｒ ｃ ｉｃ ｉｓ４ Ｖａ ｕ ｇ ｔ ｎｄＮＡＮＤ ａ ｅ ｗｈ ｃ ｅ ｉ ｎ ｄ ｕ ｉｇ ｂ ｐ ｌｒ ｇ ｔ ， ｉｈ ｄ ｓｇ ｅ ｓｎ ｉ ｏ ａ ｔ ｎ ｉｔｒ ｈ ｖ ｅｔｒＩＯ ｈ ｒ ｃｅ ， ｔ ｎ ｅ ｎ ｒｙ ｏ ａ ｎ ｏ ｓ ｍｍｕ ｉ ， ｈ ｉ ｏ ｓ ｒ ｉ ｙ ｒ ｓｓｏ ， ａ ｅ ｂ ｔ ａ ｅ ／ ｃ ａａ ｔｒ ｓｒ ｇ ｒｅ ｅｇ ｆｌ ｄ ａ ｄｎ ｉｅ ｉ ｏ ｏ ｎｔ ｔ ｅｒｎ ｉｅ ｍａ ｇｎ ｍａ ｙ
山东交通学院实验四 门电路逻辑功能及测试
实验四门电路逻辑功能及测试一、实验目的1、熟悉门电路逻辑功能。
2、熟悉数字电路箱及示波器使用方法。
二、实验原理门电路是开关电路的一种，它具有一个或多个输入端，只有一个输出端，当一个或多个输入端有信号时其输出才有信号。
门电路在满足一定条件时，按一定规律输出信号，起着开关作用。
基本门电路采用与门、或门、非门三种，也可将其组合而构成其它门，如与非门、或非门等。
图4-1为与非门电路原理图，其基本功能是：在输入信号全为高电平时输出才为低电平。
输出与输入的逻辑关系为：Y=ABCD平均传输延迟时间tpd是衡量门电路开关速度的参数。
它是指输出波形边沿的0.5Vm点相对于输入波形对应边沿的0.5Vm点的时间延迟。
如图4-2所示，门电路的导通延迟时间为tpdL，截止延迟时间为tpdH，则平均传输延迟时间为：1。
tpd=(tpdL+tpdH)2图4-3为异或门电路原理图，其基本功能是:当两个输入端相异(即一个为‘0’，另一个为‘1’)时，输出为‘1’；当两个输入端相同时，输出为‘0’。
即: 。
Y=A B=AB+AB图4-1与非门电路原理图 4-2门电路导通延迟时间与截止延迟时间图4-3异或门电路原理图三、实验仪器及材料1、双踪示波器2、器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1片74LS04 六反相器 1片四、预习要求1、复习门电路工作原理及相应逻辑表达式。
2、熟悉所用集成电路的引脚位置及各引脚用途。
3、了解双踪示波器使用方法。
五、实验内容及步骤实验前按实验箱的使用说明先检查实验箱电源是否正常。
然后选择实验用的集成电路。
按自已设计的实验接线图连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误后方可通电实验。
实验中改动接线须先断开电源，接好线后再通电实验。
1、测试门电路逻辑功能（1）选用双四输入与非门74LS20一只，插入实验板上的IC插座，按图4-1接线，输入端A、B、C、D分别接K1～K4（电平开关输出插口），输出端接电平显示发光二极管（L1～L16任意一个）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四位与非门的电路设计
一、课程设计的目的
1、学会使用电路设计与仿真软件工具Hspice ，熟练地用网表文件来描述模拟电路，并熟悉应用Hspice 内部元件库。
通过该实验，掌握Hspice 的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。
2、本次课程设计是用Hspice 软件来实现对四位与非门电路的设计与仿真，熟悉用MOS 器件来设计四位逻辑输入与非门电路，了解用MOS 器件设计与TTL 与非门的优缺点。
二、课程设计的内容和要求
1、内容：用仿真软件HSPICE ，用网表文件来描述模拟电路；
2、要求：用MOS 器件来设计四位逻辑输入与非门电路。
三、设计的原理
1、四输入与非门符号图及原理
A OUTPUT
NAND4
1
2
3
45
D
C B
真值表如下所示
A B C D Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。
每个输入端连到一个N沟道和一个P沟道MOS管的栅极。
当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。
设计电路图如下图所示：
2、输入网表文件（*.sp）
Hspice读入一个输入网表文件，并将模拟结果存在一个输出列表文件或图形数据文件中，输入文件<*.sp>包含以下内容：
（1）电路网表（子电路和宏、电源等）
（2）声明所要使用的库
（3）说明要进行的分析
（4）说明所要求的输出输入网表文件和库文件可以由原理图的网表生成器或文本编辑器产生。
输入网表文件中的第一行必须是标题行，并且.ALTER辅助模型只能出现在文件最后的.END语句之前，除此
之外，其它语句可以按任意顺序排列。
四、课程设计的过程
1、网表文件
首先在orCAD中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。
在文本文档中写出HSPICE 软件所要求的网表文件，并另存为*.sp文件。
网表文件如下：
1ADDER Circuit
.OPTIONS LIST NODE POST
.TRAN 200P 60N
M1 1 A VCC VCC PCH L=2u W=4u
M2 2 B VCC VCC PCH L=2u W=4u
M3 3 0 VCC VCC PCH L=2u W=4u
M4 4 0 VCC VCC PCH L=2u W=4u
M5 0 A 1 1 NCH L=2u W=4u
M6 0 B 2 2 NCH L=2u W=4u
M7 5 2 3 3 NCH L=2u W=4u
M8 0 1 5 5 NCH L=2u W=4u
M9 6 B 3 3 NCH L=2u W=4u
M10 0 A 6 6 NCH L=2u W=4u
M11 0 2 4 4 NCH L=2u W=4u
M12 0 1 4 4 NCH L=2u W=4u
M13 7 3 VCC VCC PCH L=2u W=4u
M14 8 C VCC VCC PCH L=2u W=4u
M15 S 0 VCC VCC PCH L=2u W=4u
M16 10 0 VCC VCC PCH L=2u W=4u
M17 0 3 7 7 NCH L=2u W=4u
M18 0 C 8 8 NCH L=2u W=4u
M19 11 8 S S NCH L=2u W=4u
M20 0 7 11 11 NCH L=2u W=4u
M21 12 C S S NCH L=2u W=4u
M22 0 3 12 12 NCH L=2u W=4u
M23 0 8 10 10 NCH L=2u W=4u
M24 0 7 10 10 NCH L=2u W=4u
M25 13 0 VCC VCC PCH L=2u W=4u
M26 C1 13 VCC VCC PCH L=2u W=4u
M27 0 4 13 13 NCH L=2u W=4u
M28 0 10 13 13 NCH L=2u W=4u
M29 0 13 C1 C1 NCH L=2u W=4u
注释：
第三行.TRAN 200P 60N 表示瞬态分析步长为200ps，时间为60ns
第四～十一行为电路连接关系描述语句。
第十二行Vdd Vdd Gnd 5表示在节点Vdd，Gnd之间加5v直流电压。
第十三行V1 A Gnd PULSE .2 4.8 2N 1N 1N 5N 20N 表示在节点A和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度5ns，周期20ns
第十四行V2 B Gnd PULSE .2 4.8 2N 1N 1N 8N 21N表示在节点B和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度8ns，周期21ns
第十五行V3 C Gnd PULSE .2 4.8 2N 1N 1N 10N 22N表示在节点C和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度10ns，周期22ns
第十六行V4 D Gnd PULSE .2 4.8 2N 1N 1N 15N 23N 表示在节点D和Gnd之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度15ns，周期23ns
第十八，表示模型名PCH，管子类型为PMOS，使用的是一级模型。
2、打开网表文件仿真
在HSPICE软件点击open打开上面的网表文件，仿真，如下图所示：
点击Avanwaves如下图所示：
加入输出波形如图所示：
四、仿真分析
4.1 直流工作点分析
每种分析方式都以直流操作点分析开始，对DC.OP分析不收敛的情况，解决方法是：删除.option语句中除acct，list，node，post 之外的所有设置，采用默认设置，查找.lis文件中关于不收敛的原因；使用.nodeset和.ic语句自行设置部分工作点的偏置；DC.OP不收敛还有可能是由于model引起的，如在亚阈值区模型出现电导为负的情况。
4.2 瞬态分析
瞬态分析先进行直流工作点的计算，将计算结果作为瞬态分析在
T0时刻的初始值，再通过迭代计算，在迭代计算过程中时间步长值
是动态变化的，.tran tstep中的步长值并不是仿真的步长值，只是打印输出仿真结果的时间间隔的值，可以通过调整.options lvltim imax imin来调整步长值。
瞬态分析不收敛主要是由于快速的电压变化和模型的不连续，对于快速的电压变化可以通过改变分析的步长值来保证收敛。
对模型的不连续，可以通过设置CAPOP和ACM电容，对于给定的直流模型一般选择CAPOP=4，ACM=3，对于level 49，ACM=0。
对瞬态分析，默认采用Trapezoidal算法，精度比较高，但容易产生寄生振荡，采用GEAR算法作为滤波器可以滤去由于算法产生的振荡，具有更高的稳定性。
4.3 延时分析
对设计电路进行延时分析，在网表文件倒数第三行.MODEL之前加入下语句，利用Hspice软件进行仿真并输入延时分析结果。
网表文件要加入的语句：
.measure tran tf trig v(out) val=4.5 fall=1 targ v(out) val=0.5 fall=1
.measure tran tf trig v(out) val=0.5 rise=1 targ v(out) val=4.5 rise=1
.measure tran tpdr trig v(in) val=2.5 rise=1 targ v(out) val=2.5 fall=1
.measure tran tpdf trig v(in) val=2.5 fall=1 targ v(out) val=2.5 rise=1
.measure tpd param'(tpdr+tpdf)/2'
延时分析结果如下：
tf=2.7638E-10 targ=2.9766E-09 trig=2.7002E-09
tr=2.8419E-10 targ=8.4835E-09 trig=8.1993E-09 tpdr=3.2211E-10 targ=2.8221E-09 trig=2.5000E-09 tpdf= -1.5189E-10 targ=8.3481E-09 trig=8.5000E-09 tpd= 8.5110E-11
五、课程设计总结
通过本次课程设计，使用了电路设计与仿真软件HSPICE，并练习用网表文件来描述模拟电路，用MOS器件来设计四位逻辑输入与非门电路，使我对HSPICE软件有一个更深层次的认识。