抖动分类与测量
jitter抖动（相位噪声）的概念及其测量方法（EyeDiagram）
抖动的概念及其测量方法摘要：在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
本文介绍了时间抖动（jitter）的概念及其分析方法。
关键字：时间抖动、jitter、相位噪声、测量一、引言随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3GHz 以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
二、时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
SDH抖动测试
SDH抖动测试一、抖动特性1、抖动的概念在理想情况下，数字信号在时间域上的位置是确定的，即在预定的时间位置上将回出现数字脉冲（1或0）。
然而由于种种非理想的因素会导致数字信号偏离它的理想时间位置。
我们将数字信号的特定时刻（例如最佳抽样时刻）相对其理想时间位置的短时间偏离称为定时抖动，简称抖动。
这里所谓短时间偏离是指变化频率高于10H的相位变化，而将低于的相位变化称为漂移。
事实上，两者的区分不仅在相位变化的频率不同，而且在产生机理、特性和对网络的影响方面也不尽相同。
定时抖动对网络的性能损伤表现在下面几个方面：*对数字编码的模拟信号，解码后数字流的随机相位抖动使恢复后的样值具有不规则的相位，从而造成输出模拟信号的失真，形成所谓抖动噪声，影响业务信号质量，特别是图像信号质量。
*在再生器中，定时的不规则性使有效判决点偏离接收眼图的中心，从而降低了再生器的信噪比余度，直至发生误码。
*对于需要缓存器和相位比较器的数字设备，过大的抖动会造成缓存器的溢出或取空，从而导致不可控滑动损伤。
2、抖动机理（1）、PDH与SDH共有的抖动源A、随机性抖动源* 各类噪声源* 定时滤波器失谐* 完全不相关的图案抖动B、系统性抖动源* 码间干扰* 有限脉宽作用* 限幅器的门限漂移* 激光器的图案效应（2）、SDH设备特有的抖动机理A、指针调整抖动SDH设备的支路信号的同步机理采用所谓的指针调整，即利用指针值的增减调整来补偿低速支路信号的相位变化和频率变化，由于指针调整是按字节为单位进行的，调整时将带来很大的相位跃变。
带有这些相位跃变的数字信号通过带限电路时将会产生很长的相位过滤过程。
处于正常同步工作的SDH网中的指针调整主要是由于同步分配过程中的随机噪声引起的，因而由之引起的相位跃变的出现时刻是不规律的，整个相位调整的时间可能很长。
因此，指针调整与网同步的结合将在SDH/PDH边界产生很低频率的抖动或漂移，这种抖动称为指针调整抖动。
时钟抖动度量指标和测试方法概述
PAGE 068定位导航与授时Positioning,Navigation and Timing时钟抖动度量指标和测试方法概述■ 龙丹（海军工程大学 430033）数字通信系统中，时钟抖动是影响通信质量的因素之一，在系统设计、设备研制、工程验收等各环节抖动指标是必须考虑的。
本文介绍了通信中常用的抖动概念、分类、度量指标和测试方法，并对时钟设备抖动指标测试进行了描述。
最后对抖动测试的发展方向进行了展望。
In digital communication systems, clock jitter is one of the factors that affect communication quality, and jitter indicators must be considered in various links such as system design, equipment development, and engineering acceptance. This article introduces the jitter concepts, classifications, metrics and test methods commonly used in communications, and describes the jitter index test of clock equipment. Finally, the development direction of jitter test is prospected.时钟抖动 高速时钟同步Clock jitter; high-speed clock synchronizationDoi:10.3969/j.issn.1673-5137.2021.02.010摘 要Abstract关键词Key Words１． 背景ITU-T G.810标准中抖动的定义是“数字信号的各个有效瞬时相对其当时的理想位置（相位）的短期性偏离”，相位偏离的频率称为抖动频率，“短期”指变化的频率大于或等于10Hz（这里是通信领域传统的定义，其他领域对抖动可能有不同的定义）[1]。
(整理)LVDS--抖动综述.
码间干扰
码间干扰属于数据信号相关型抖动(Data - Dependent)的一种表现形式，出现在传输介质和/或元件的带宽小于所发送的信号的带宽时。从时间域的角度来看，传输路径的带宽限制会使所发送信号的上升沿的变化速率变慢。对于时钟等周期性信号来说，信号沿速率的变慢会使信号沿变得圆滑，因此有可能对信号造成衰减。而对于数据信号来说，较慢的下降沿速率会影响到实际的1-0和0-1转换的时序。
图1-2.总的抖动直方图
占空比失真
造成占空比失真(Duty Cycle Distortion，DCD)抖动的主要原因有两个。如果发送器的数据信号输入在理论上是理想的，但发送器的阀值偏离了其理想水平，则发送器的输出将出现随数据信号的边沿切换的回转速率变化而变化的DCD。
图1-3中虚线所代表的波形示出了阀值电平被精确地设定为50%、占空比为50%时发送器的理想输出。实线则代表由于阀值电平发生正向偏移而导致的输出波形的失真。阀值电平产生正向偏移时，相应的发送器输出信号的占空比将小于50%。若阀值产生负向偏移时，那么发送器输出信号的占空比将大于50%。
图1-8.背板损耗和串扰SDD21特性的实例
SDD21(使用采用S参数命名转换的差模信号名)
当使用信号调理且存在较高的近端串扰时，可考虑在系统的发送器端使用预加重功能，而不是使用均衡手段，以便在接收器端维持一个更高的SNR。均衡器会提升输入信号中的高频分量，无论该分量是信号还是串扰。另一方面，对信号进行预加重处理也会提高信道中必须克服的NEXT量。良好的电路板布线设计实践可减小系统中的FEXT和NEXT的数量。
网络测量中的时延抖动和丢包延迟测量方法解析(二)
网络测量中的时延抖动和丢包延迟测量方法解析一、引言随着互联网的发展，网络测量在现代社会中扮演着重要的角色。
在实际的网络应用中，时延抖动和丢包延迟是两个常见的问题。
本文将分析时延抖动和丢包延迟的概念，并介绍一些常用的测量方法和技术。
二、时延抖动的概念与测量方法时延抖动是指网络中数据包传输的时延变化引起的波动。
它是用来衡量网络的稳定性和可靠性的重要指标。
常见的时延抖动测量方法有以下几种：1. Ping命令Ping命令是一种常用的测量网络时延抖动的方法。
通过向目标主机发送ICMP回显请求，并测量请求和回应之间的时延，可以得到网络的延迟和抖动情况。
2. Traceroute命令Traceroute命令通过向目标主机发送TTL为1，2，3...的UDP数据包，并测量每个数据包的回应时间，从而得到网络中每个节点的延迟情况。
通过分析每个节点的延迟，可以推测出网络的抖动情况。
3. SNMP协议Simple Network Management Protocol（SNMP）是一种用于网络管理的协议，它可以监测网络设备的状态和性能。
通过使用SNMP协议，可以获取网络设备的时延和抖动信息，从而评估网络的性能。
三、丢包延迟的概念与测量方法丢包延迟是指在网络传输过程中丢失数据包所引起的延迟。
丢包延迟测量方法的选择需要根据具体的应用场景和需求。
1. Ping命令Ping命令不仅可以测量时延抖动，还可以测量丢包延迟。
通过统计发送数据包和接收数据包的数量，可以计算出丢包率，并得到丢包延迟的估计值。
2. Tracepath命令Tracepath命令是Traceroute命令的改进版本，可以用于测量网络中每个节点的丢包延迟情况。
通过分析每个节点的丢包率和延迟，可以评估网络的可靠性和性能。
3. IP流量监测工具IP流量监测工具可以用于实时监测网络中的数据流量和丢包情况。
通过对网络流量的分析，可以发现丢包延迟的问题，并及时采取相应的措施进行修复。
时间抖动（jitter）的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GH z级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3GH z以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns 有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
时钟抖动的定义与测量方式
译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。
时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。
影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。
2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。
如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。
这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。
许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。
但是真实情况下很难对理想周期进行量化。
如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。
所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。
2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。
抖动测量的三种方法
抖动测量三种有效方法只要测试数据通信IC或测试电信网络，就需要测试抖动。
抖动是应该呈现的数字信号沿与实际存在沿之间的差。
时钟抖动可导致电和光数据流中的偏差位，引起误码。
测量时钟抖动和数据信号就可揭示误码源。
测量和分析抖动可借助三种仪器：误码率(BER)测试仪，抖动分析仪和示波器(数字示波器和取样示波器)。
选用哪种仪器取决于应用，即电或光、数据通信以及位率。
因为抖动是误码的主要原因，所以，首先需要测量的是BER。
若网络、网络元件、子系统或IC的BER超过可接受的限制，则必须找到误差源。
大多数工程技术人员希望用仪器组合来跟踪抖动问题，先用BER测试仪、然后用抖动分析仪或示波器来隔离误差源。
BER测试仪制造商需要测量其产品的BER，以保证产品符合电信标准。
当需要表征数据通信元件和系统时，BER测试对于测试高速串行数据通信设备也是主要的。
BER测试仪发送一个称之为伪随机位序列(PRBS)的预定义数据流到被测系统或器件。
然后，取样接收数据流中的每一位，并对照所希望的PRBS图形检查输入位。
因此，BER 测试仪可以进行严格的BER测量，有些是抖动分析仪或示波器不可能做到的。
尽管BER测试仪可进行精确的BER测量，但是，对于10-12BER(每1012位为1位误差)精度的网络或器件测试需数小时。
为了把测试时间从数小时缩短为几分钟，BER测试仪采用“BERT scan”技术，此技术用统计技术来预测BER。
可以编程BER测试仪在位时间(称之为“单位间隔”或“UI”)的任何点取样输入位。
“澡盆”曲线表示BER是取样位置的函数。
若BER测试仪检测位周期(0.5UI)中心的位，则抖动引起位误差的概率是小的。
若BER测试仪检测位于靠近眼相交点上的位，则将增大获得抖动引起位误差的似然性。
抖动分析仪BER测试仪不能提供有关抖动持性或抖动源的足够信息。
抖动分析仪(往往称之为定时时间分析仪或信号完整性分析仪)可以测量任何时钟信号的抖动，并提供故障诊断抖动的信息。
时间抖动(jitter)的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3G Hz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500n s有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
抖动种类
TU-T G.701标准对抖动的定义为：“抖动是指数字信号在短期内重要的瞬时变化相对于理想位置发生的偏移”。
还有一个跟抖动很类似的概念，即漂移。
一般情况下，抖动是指发生得比较快的定时偏差，而漂移是指发生的比较慢得定时偏差。
ITU把漂移和抖动之间的门限定义为10Hz，偏移频率大于10Hz的叫抖动，小于10Hz的叫做漂移。
抖动可以分为随机性抖动(RJ)和确定性抖动(DJ)，而确定性抖动又可以分为周期性抖动(PJ)、数据相关抖动(DDJ)和占空比抖动(DCD)三种，如下图所示：缩略语：TJ：Total Jitter 总抖动DJ：Deterministic Jitter 确定性抖动RJ：Random Jitter 随机抖动PJ：Periodic Jitter 周期性抖动DDJ：Data Dependent Jitter 数据相关抖动DCD：Duty Cycle Distortion 工作周期抖动TIE：Time Interval Error 时间区间误差RMS：Root Mean Square 均方根ISI：Inter Symbol Interference 码间干扰1.随机抖动(RJ)随机抖动产生的原因很复杂，很难消除。
器件的内部热噪声，晶体的随机振动，宇宙射线等都可能引起随机抖动。
随机抖动满足高斯分布，在理论上是无边界的，只要测试的时间足够长，随机抖动也是无限大的。
高斯分布概率密度函数图形如下图所示。
所以随机抖动的锋-锋值必须伴同误码率BER表示出来，RJRMS＝概率密度函数(pdf)的标准偏差:σ，随机抖动的锋-锋值RJpk-pk=N*σ,按不同的BER，N不同，如下图所示：2.确定性抖动(DJ)确定性抖动不是高斯分布，通常是有边际的，它是可重复可预测的。
信号的反射、串扰、开关噪声、电源干扰、EMI等都会产生DJ。
DJ的概率密度函数图形如下图所示:1).周期性抖动(PJ)以周期方式重复的抖动称为周期性抖动，由于可以将周期波形分解为与谐波相关的正弦曲线的傅立叶级数，因此，这类抖动有时也称为正弦抖动。
SDH抖动测试
SDH抖动测试一、抖动特性1、抖动的概念在理想情况下，数字信号在时间域上的位置是确定的，即在预定的时间位置上将回出现数字脉冲（1或0）。
然而由于种种非理想的因素会导致数字信号偏离它的理想时间位置。
我们将数字信号的特定时刻（例如最佳抽样时刻）相对其理想时间位置的短时间偏离称为定时抖动，简称抖动。
这里所谓短时间偏离是指变化频率高于10H的相位变化，而将低于的相位变化称为漂移。
事实上，两者的区分不仅在相位变化的频率不同，而且在产生机理、特性和对网络的影响方面也不尽相同。
定时抖动对网络的性能损伤表现在下面几个方面：*对数字编码的模拟信号，解码后数字流的随机相位抖动使恢复后的样值具有不规则的相位，从而造成输出模拟信号的失真，形成所谓抖动噪声，影响业务信号质量，特别是图像信号质量。
*在再生器中，定时的不规则性使有效判决点偏离接收眼图的中心，从而降低了再生器的信噪比余度，直至发生误码。
*对于需要缓存器和相位比较器的数字设备，过大的抖动会造成缓存器的溢出或取空，从而导致不可控滑动损伤。
2、抖动机理（1）、PDH与SDH共有的抖动源A、随机性抖动源* 各类噪声源* 定时滤波器失谐* 完全不相关的图案抖动B、系统性抖动源* 码间干扰* 有限脉宽作用* 限幅器的门限漂移* 激光器的图案效应（2）、SDH设备特有的抖动机理A、指针调整抖动SDH设备的支路信号的同步机理采用所谓的指针调整，即利用指针值的增减调整来补偿低速支路信号的相位变化和频率变化，由于指针调整是按字节为单位进行的，调整时将带来很大的相位跃变。
带有这些相位跃变的数字信号通过带限电路时将会产生很长的相位过滤过程。
处于正常同步工作的SDH网中的指针调整主要是由于同步分配过程中的随机噪声引起的，因而由之引起的相位跃变的出现时刻是不规律的，整个相位调整的时间可能很长。
因此，指针调整与网同步的结合将在SDH/PDH边界产生很低频率的抖动或漂移，这种抖动称为指针调整抖动。
抖动产生及测试
抖动产生及测试一、信号完整性测试手段抖动测试、波形测试、眼图测试，是三种常用的信号完整性测试。
1.抖动测试：抖动测试现在越来越受到重视，因为专用的抖动测试仪器，比如TIA(时间间隔分析仪)、SIA3000，价格非常昂贵，使用得比较少。
使用得最多是示波器加上软件处理，如TEK 的TDSJIT3 软件。
通过软件处理，分离出各个分量，比如RJ 和DJ，以及DJ 中的各个分量。
对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M 以上的存储器，20GSa/s 的采样速率。
不过目前抖动测试，各个公司的解决方案得到结果还有相当差异，还没有哪个是权威或者行业标准。
2.波形测试首先是要求主机和探头一起组成的带宽要足够。
基本上测试系统的带宽是测试信号带宽的3 倍以上就可以了。
实际使用中，有一些工程师随便找一些探头就去测试，甚至是A 公司的探头插到B 公司的示波器去，这种测试很难得到准确的结果。
波形测试是信号完整性测试中最常用的手段，一般是使用示波器进行，主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。
由于示波器是极为通用的仪器，几乎所有的硬件工程师都会使用，但并不表示大家都使用得好。
波形测试也要遵循一些要求，才能够得到准确的信号。
其次要注重细节。
比如测试点通常选择放在接收器件的管脚，如果条件限制放不到上面去的，比如BGA封装的器件，可以放到最靠近管脚的PCB 走线上或者过孔上面。
距离接收器件管脚过远，因为信号反射，可能会导致测试结果和实际信号差异比较大;探头的地线尽量选择短地线等。
最后，需要注意一下匹配。
这个主要是针对使用同轴电缆去测试的情况，同轴直接接到示波器上去，负载通常是50 欧姆，并且是直流耦合，而对于某些电路，需要直流偏置，直接将测试系统接入时会影响电路工作状态，从而测试不到正常的波形。
3.眼图测试眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如E1/T1、USB、10/100BASE-T，还有光接口等。
时钟的抖动测量与分析
时钟的抖动测量与分析时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。
TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。
理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。
Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。
Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。
对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。
如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。
图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。
TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。
对于串行收发器的参考时钟，通常测量其TIE抖动。
如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。
当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。
另外，用于射频电路的时钟通常也需测量其TIE抖动（相位抖动）。
在并行总线系统中，通常重点关注period jitter和cycle to cycle jitter。
比如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片的IO Buffer，第二个脉冲将数据锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟（flight time）过大时，数据的建立时间不够，传输延迟过小时，数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。
信号完整性分析基础系列——时钟的抖动测量与分析
图３ 共 同 时钟 总 线 时 序 示 意 图
பைடு நூலகம்
Ｄ ｉｉｇ ｒ ｎ ｖ
Ｒ ｃ ｉｉｇ ｅ ｅｖｎ
端 ，参 考 时 钟 为 ｌ ０ ＨＺ Ｍ ０ ，锁 相 环
・
Ｐｅ ｌ ｄ Ｊ砒 ｅ ｋ－ ｋ Ｖ ｌ ｅ ＝ １ ． — ． ＝ ０． ｓ ｒｏ ｒｐ ｐ ａ Ｕ ０１ ９９ ２ｎ
・
Ｐｅ ｉｄＪｉｅ ｒｏ ｔ ｒⅪ 惦 ｖ ｌｅ ＝ 数 Ｐ１． ４的 标 准 僖 差 ｔ ａｕ 参 ．＝ １
Ｃｙ ｌ ｃ ｅ ｊ ｔ ｒ ｃｅ ｔ Ｃｙ ｌ ｉ ｅ ｏ ｔ
间位 置 的 偏 移 量 。理 想 时 间 位 置可 以从 待 测 试 时钟 中恢 复 ，或来 自于
其 他 参 考 时 钟 。 Ｐ ｒｏ Ｊｔｅ 是 多 ｅ ｉ ｄ ｉｔ ｒ 个 周 期 内 对 时 钟 周 期 的 变 化 进 行 统
统 收 发 数 据 的 同 步 和 锁 存 。 如 果 时 钟 信 号 到 达 接 收 端 时 抖 动 较 大 ，可
－ 某 １ｏ ｏ ＭＨ 时钟 ， 第 一个 到第 四 个 周 期 分 别 为 ９ ９ ｓ １ ． ｓ ９ ９ ｓ ｚ ．ｎ ， ０ １ 。 ． ｎ ， ｎ １ ．ｎ ， 假 设 其 理 想 时 钟 固 定 在 １ ｎ ００ ｓ ０ ｓ
・
Ｔｌ ｔ ｅ ： Ｅ Ｊｉ ｒ ｔ
・
能 出现 ：并 行 总 线 中数 据 信 号 的建
时 钟 抖 动 通 常 分 为 时 间 间 隔
误差 （ ｍ ｅ Ｉ ｅ 、 ｌ Ｅｒ ｏ ， Ｔｉ ｎｔ ｒ ｒａ ｒ
时钟的抖动测量与分析
时钟的抖动测量与分析时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。
TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。
理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。
Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。
Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。
对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。
如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。
图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。
TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。
对于串行收发器的参考时钟，通常测量其TIE抖动。
如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。
当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。
另外，用于射频电路的时钟通常也需测量其TIE抖动（相位抖动）。
在并行总线系统中，通常重点关注period jitter和cycle to cycle jitter。
比如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片的IO Buffer，第二个脉冲将数据锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟（flight time）过大时，数据的建立时间不够，传输延迟过小时，数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。
信号抖动的种类与测量
信号抖动的种类与测量ITU-T G.701标准对抖动的定义为：“抖动是指数字信号在短期内重要的瞬时变化相对于理想位置发生的偏移”。
还有一个跟抖动很类似的概念，即漂移。
一般情况下，抖动是指发生得比较快的定时偏差，而漂移是指发生的比较慢得定时偏差。
ITU把漂移和抖动之间的门限定义为10Hz，偏移频率大于10Hz的叫抖动，小于10Hz的叫做漂移。
抖动可以分为随机性抖动(RJ)和确定性抖动(DJ)，而确定性抖动又可以分为周期性抖动(PJ)、数据相关抖动(DDJ)和占空比抖动(DCD)三种，如下图所示：缩略语：TJ：Total Jitter 总抖动DJ：Deterministic Jitter 确定性抖动RJ：Random Jitter 随机抖动PJ：Periodic Jitter 周期性抖动DDJ：Data Dependent Jitter 数据相关抖动DCD：Duty Cycle Distortion 工作周期抖动TIE：Time Interval Error 时间区间误差RMS：Root Mean Square 均方根ISI：Inter Symbol Interference 码间干扰1.随机抖动(RJ)随机抖动产生的原因很复杂，很难消除。
器件的内部热噪声，晶体的随机振动，宇宙射线等都可能引起随机抖动。
随机抖动满足高斯分布，在理论上是无边界的，只要测试的时间足够长，随机抖动也是无限大的。
高斯分布概率密度函数图形如下图所示。
所以随机抖动的锋-锋值必须伴同误码率BER表示出来，RJRMS＝概率密度函数(pdf)的标准偏差:σ，随机抖动的锋-锋值RJpk-pk=N*σ,按不同的BER，N不同，如下图所示：2.确定性抖动(DJ)确定性抖动不是高斯分布，通常是有边际的，它是可重复可预测的。
信号的反射、串扰、开关噪声、电源干扰、EMI等都会产生DJ。
DJ的概率密度函数图形如下图所示:1).周期性抖动(PJ)以周期方式重复的抖动称为周期性抖动，由于可以将周期波形分解为与谐波相关的正弦曲线的傅立叶级数，因此，这类抖动有时也称为正弦抖动。
抖动分类与测量
抖动分类与测量李惠民力科公司华南区应用工程师在现在的协议一致性测试中，“抖动”似乎已经成为了一个绕不开的名词，它是评估信号质量的一个关键指标。
然而，各个通信协议对抖动似乎有着不同的要求，到底抖动的各个分量有什么意义呢？它们又是如何测量得到准确的结果呢？在系统设计中又该如何改善抖动指标呢？希望看完本文之后您能够得到一些帮助。
抖动的定义过去，时钟频率只有10MHz。
电路板或者封装设计的主要挑战就是如何自双层板上布通所有的信号线以及如何在组装时不破坏封装，在那个时代，数字信号基本上不需要考虑“信号质量”的；然而随着时钟频率的提高，信号周期和上升沿也已经普遍变短，这个时候，信号完整性就变得十分重要。
特别的，当时钟频率超过1GHz时，由于时钟周期变短，“抖动”这个指标在信号质量也变得十分重要。
抖动是指信号与理想时钟之间的偏差[1]。
如下面图1和图2两个时序中，可以明显看出，图2中信号与理想时钟之间偏差相对较图1比更大，若两个信号时钟频率相同，我们就可以说图2中的抖动比图1中大。
图1信号和理想时钟之间的偏差图2更“大”的抖动需要注意的是，抖动和频偏并不是不是相同的概念，一般讨论抖动是要在一段时间内实际信号和理想时钟之间速率相同或者相差很小的情况。
图3中，这段时间内，实际信号和理想时钟之间的频率偏差约为7%，一般来说我们讨论抖动的时候频偏不会超过5000ppm(即0.5%)，图3这种情况不再我们的讨论范围之内。
图3“频偏”并不是我们所讨论的抖动另外，抖动的绝对值在有些情况下参考意义并不太大。
假若是10MHz的时钟频率，每个周期为100ns，1ns的抖动似乎对信号没有太大的影响。
然而当频率为500MHz时，1ns的抖动就很的能会影响信号信号质量，使得信号在传输过程在出现误码。
所以我们在很多情况下会用UI这个相对单位；1UI即为1个时钟周期所花费的时间。
若信号的时钟周期为10MHz时，1UI对应为100ns。
相应的还有mUI，1mUI即0.001UI。
时钟抖动的定义与测量方式
译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。
时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。
影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。
2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。
如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。
这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。
许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。
但是真实情况下很难对理想周期进行量化。
如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。
所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。
2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
抖动分类与测量李惠民力科公司华南区应用工程师在现在的协议一致性测试中，“抖动”似乎已经成为了一个绕不开的名词，它是评估信号质量的一个关键指标。
然而，各个通信协议对抖动似乎有着不同的要求，到底抖动的各个分量有什么意义呢？它们又是如何测量得到准确的结果呢？在系统设计中又该如何改善抖动指标呢？希望看完本文之后您能够得到一些帮助。
抖动的定义过去，时钟频率只有10MHz。
电路板或者封装设计的主要挑战就是如何自双层板上布通所有的信号线以及如何在组装时不破坏封装，在那个时代，数字信号基本上不需要考虑“信号质量”的；然而随着时钟频率的提高，信号周期和上升沿也已经普遍变短，这个时候，信号完整性就变得十分重要。
特别的，当时钟频率超过1GHz时，由于时钟周期变短，“抖动”这个指标在信号质量也变得十分重要。
抖动是指信号与理想时钟之间的偏差[1]。
如下面图1和图2两个时序中，可以明显看出，图2中信号与理想时钟之间偏差相对较图1比更大，若两个信号时钟频率相同，我们就可以说图2中的抖动比图1中大。
图1信号和理想时钟之间的偏差图2更“大”的抖动需要注意的是，抖动和频偏并不是不是相同的概念，一般讨论抖动是要在一段时间内实际信号和理想时钟之间速率相同或者相差很小的情况。
图3中，这段时间内，实际信号和理想时钟之间的频率偏差约为7%，一般来说我们讨论抖动的时候频偏不会超过5000ppm(即0.5%)，图3这种情况不再我们的讨论范围之内。
图3“频偏”并不是我们所讨论的抖动另外，抖动的绝对值在有些情况下参考意义并不太大。
假若是10MHz的时钟频率，每个周期为100ns，1ns的抖动似乎对信号没有太大的影响。
然而当频率为500MHz时，1ns的抖动就很的能会影响信号信号质量，使得信号在传输过程在出现误码。
所以我们在很多情况下会用UI这个相对单位；1UI即为1个时钟周期所花费的时间。
若信号的时钟周期为10MHz时，1UI对应为100ns。
相应的还有mUI，1mUI即0.001UI。
相对单位比绝对时间单位更能看出抖动对信号质量的影响。
抖动的分类在说抖动分类之前，首先我想说一下源同步与时钟恢复技术。
想必大家在学习和使用单片机的时候应该对同步通信和异步通信有比较深刻的认识；同步通信的典型代表就是SPI，特点就是同时传送时钟和数据；异步通信的经典代表是UART，只需要两根线就可以实现全双工。
源同步和SPI类似，在通信的时候同时传输时钟和数据，但是高速的时钟信号在传输过程中衰减很大，而且容易引起EMI，所以一般会对同步时钟进行分频，源同步的代表有HDMI，其时钟频率是信号速率的1/10。
时钟恢复技术可以在串行数据中提取出时钟，然后用恢复出来的时钟对信号进行采样，克服异步通信中由于不同源带来的的频偏和抖动，时钟恢复的代表有USB，万兆以太网等。
首先，我们需要明确的一点就是——抖动是时间的函数，确切的来说，抖动是和时钟周期相关的。
在讨论抖动分类的时候，我们一般会从三个维度去讨论。
从关注抖动参数的类型，可以分成TIE(Time interval error)，Periodjitter和Cycle to cycle jitter。
这种分类是根据不同的关注点对同一信号的不同描述，如图所示，这三类抖动的计算公式如下，其中T是理想的时钟周期，Tn-1和Tn分别是第n-1和n个信号的周期，tn是信号前n个周期的总时间。
不难看出，这三者之间有如下的关系：Period Jitter是TIE的微分，Cycle to cycle jitter是 Period jitter的微分；Period jitter是Cycle jitter 的积分，TIE是Period jitter的积分。
图4 TIE、Period jitter和Cycle to cycle jitter其中，TIE表示某时刻信号与理想时钟的偏移量，我们常说的抖动一般是指的TIE，，Period jitter表示某时刻信号与理想时钟的瞬时频偏；Cycle to Cyclejitter表示信号频率的变化快慢程度，如果信号的Cycle to cycle jitter很大的话，说明信号边沿位置变换很快，信号将变得难以追踪。
从被测信号的类型，可以分为时钟抖动和和数据抖动。
其实，抖动和我们日常生活中的运动一样，是是有一定的参照的，正如，我们在说车速或者说步速是多少的时候，一般都默认是以地球为参照系；前面我们在提到抖动的时候，都是以理想时钟作为参照系。
其实，在很多的情况下，我们是不需要关心“我们自己”所看到的抖动，而是需要关心“设备接收端”所看到的信号。
使用同源时钟进行采样的信号，一方面对时钟的信号质量有要求，即需要测量时钟抖动，另一方面需要测量使用同源时钟做参考时钟时数据的信号质量，即数据抖动。
使用时钟恢复技术的信号，一般只涉及到数据抖动的测试，但是没有了同源时钟作为参照系，我们应该如何测量“设备接收端”所看到的信号呢？设备的接收端会有CDR(Clock & data recovery)模块，用CDR恢复出来的时钟对数据进行采样；CDR会对数据中的低频抖动进行跟踪，这样就能过滤掉一些低频的抖动。
但是CDR的恢复时钟基本上不会引出来，所以需要使用标准的CDR进行测试；不同的通信协议对与CDR的参数有不同的要求，比较普遍的一种就是Golden PLL，即用波特率/1667对抖动进行高通滤波，这也就是我们常见的示波器上的1/1667设置。
在测试过程中，如果没有有特殊说明，我们所说的抖动，都是相对于协议要求的参考时钟来说的。
根据抖动的测量结果，一般可以分为TJ(Total jitter)、DJ(Deterministic Jitter，确定性抖动)、RJ(Random jitter，随机抖动)等。
这是我们最常见到的抖动分类维度。
其中TJ指的是一段确定的时间内信号TIE的最大值。
TJ是在高速信号水平方向测试当中最重要、最关键的一个参数，TJ是否满足要求决定了通信是否会产生误码。
在测试的时候，如果大家注意观察的话，TJ后面都会跟随着“(1E-12)”之类的备注，其中(1E-12)是对数据传输过程中误码率的要求，也是对测量时间的定义；比如说对与1Gbps的信号，TJ(1E-12)=200ps就意味着1000秒时间内TIE的最大值等于200ps。
对于消费类产品，误码率的要求一般在1E-12左右，对于通信类的产品，误码率要求会更高，需要达到1E-15甚至1E-17。
传统的TJ可以用余辉模式进行测量，图5就是使用余辉模式测量TJ的结果，这种测试方法直观明了，能够很容易地得到想要的TJ。
图5余辉模式测量抖动但是如果使用传统的方法测量TJ的话，对于1个1bps的信号，如果要测到1E-12的误码率，需要花费进17分钟，如果需要测到1E-15的误码率，则需要11天以上，速率越低相应的测试所需时间就越长。
在实际测试过程中，我们无法花费这么多的时间来测一个TJ，另外，示波器也无法连续捕获这么多的数据，需要分段捕获和处理，这样的话耗费的时间就更加长了。
现在测量TJ的时候会将TJ进行分解，这样的做法有两方面的优点：一方面可以先算出各个抖动成分的值，然后通过各个分量再计算出TJ，这样可以用较短的时间计算出低误码率条件下TJ的大小；另一方面，如果TJ超标的话，可以再根据各个组成成分进行分析，看看主要由什么问题导致TJ超标，根据问题对系统进行整改。
经典的抖动分类法会把TJ按照如图6所示进行分解。
首先根据抖动是否有界，分成DJ和RJ。
在DJ中，按照抖动是否和码型相关，分成DDJ和BUJ两种，以下是各抖动成分的详细介绍：RJ：RJ是Random Jitter的缩写，RJ又被称为Gaussian Jitter(GJ)，它主要是由于集成电路中的热燥声造成的，是芯片的固有特性；RJ无界而且和发送的码流不相关，RJ服从高斯分布。
需要注意的是RJ是无界的——RJ的峰峰值是随着时间的增长会不断增加，所以我们在说RJ峰峰值的时候也会像TJ一样加上像(1E-12)表示时间；但是RJ呈高斯分布，所以能够以有效值(RMS)的形式表示，我们一般看到的RJ都是以RMS表示的。
另外RJ随时间的增长会导致TJ 过大，也就是说，由于RJ的存在，只要时间足够长，一定会导致通信产生误码，所以RJ是衡量高速集成设计的的最关键技术指标之一。
需要注意的是，参考时钟的质量也会直接影响RJ的测量结果，如果要获得一个“干净”的信号，请使用低噪声的参考时钟。
图6Jitter分解DJ：DJ是Deterministic Jitter的缩写，它的特点是有界的，如果没有RJ 的存在，我们能较为容易地测得DJ的峰峰值，所以DJ又被称为High Probability Jitter(HPJ)。
根据是否和码流相关，我们又可以把DJ分为DDJ和BUJ。
DDJ：DDJ是Data Dependent Jitter的缩写，有些地方也会把DDJ叫做Correlated Bounded High Probability Jitter(CBHPJ)，它的特点是和发送的码流相关，DDJ又可以分为ISI和DCD。
ISI：ISI是Inter Symbol Interference的缩写，有时候在对抖动进行分类的时候，会把ISI和DDJ进行等同，因为在通信过程中，ISI是DDJ最主要的组成部分。
ISI主要是由于通道的不理想因素造成的，通道的介质损耗会使得高频成分比低频成分衰减更大，例如在一串如’1111101’这样的信号，先出现了长串’1’，然后在1个’0’之后再是’1’，由于’101’这三个信号高频成分大，放电时间不足，以至于’0’、’1’信号的中心点偏离垂直参考电平，这样会导致ISI的产生，如图7所示，两白线间就是ISI。
减小这部分抖动的最好方法就是均衡，发送端的预加重和接收端的均衡都会有效的图7 ISI jitter产生的示意图削减低频，放大高频，使得任意上升沿和下降沿的中点接近垂直参考电平(一般为零电平)，有效减小ISI。
DCD：DCD是Duty Cycle Distortion的缩写，主要来源于芯片的时钟，一般来说对TJ的贡献很小，如果在测试过程中发现DCD偏大，可以尝试调节示波器测试的参考电平。
图8是用同一个信号在不同的垂直参考电平的分析结果。
图8垂直参考电平对DCD的影响PJ：PJ是Periodic Jitter的缩写，这里需要注意的是PJ和我们之前所说的Period jitter是完全不同的两个概念。
Period jitter指的是每个周期都对信号和我们的参考时钟进行一次比对，是瞬时频偏的一种表达方式；而PJ是指信号相对与参考时钟的偏移呈现出周期性的变化规律，Sine Jitter(SJ)是非常常见的一种PJ，这时信号边沿相对参考时钟边沿呈现正弦型的周期变化。