数电第二章习题教学内容
数字逻辑电路第二章习题级解答ppt课件
F的最小项表达式：
= A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D
F ( A , B , C , D ) = m ( 1 ， 5 ， 6 ， 7 ， 8 ， 9 ， 1 3 ， 1 4 ， 1 5 )
2-1 （1）有a、b、c三个输入信号，如果三 个输入信号均为0或其中一个为1时，输出 信号Y=1，其余情况下输出Y=0。写出逻辑 表达式。
.
由此可知，若是与或表达式，则 若是或与表达式，则
.
2-1 （2）有a、b、c三个输入信号，当三个输入信号出 现奇数个1时，输出为1，其余情况下输出为0。写出 逻辑表达式。
2-7 写出下列各式F和它们的对偶式、反演式的 最小项表达式：
（3
F=A B +C +B D +A D +B +C
）
.
A B +C +B D +A D +B +C=A BC+BD +A D +BC =(A+B)C+BD+AD+BC=(A+B)CBD+AD+BC
=(A + B )+ C(B + D )+ A D + B C=(A B+C)(B+D )+A D +BC
= m (0 ,2 ,3 ,4 ,1 0 ,1 1 ,1 2 )
F=ABC+CD+BC
对偶式 F = (A + B + C )(C + D )(B + C )
数字电路-第2章习题解答PPT课件
解：设vBE=0V时，三极管T截止。T截止
时，IB=0。此时
VCC +10V
vI 00(10)
2
10
vI=2V
vI
R1 2kΩ
1R0CkΩvOT临界饱和时，vCE=0.7V。此时
6
2-8 在用或非门时,对多余输入端的处理方 法同与非门处理方法有什么区别?
A＆ B
A ≥1 B
F =A ·B 与非：接高电平； 或非：接低电平。
F =A +B
7
2-9 异或门能作为非门使用吗?为什么?
A =1 B
F F AB AB B 1， F A B 0， F A
所以一端接高电平即可构成非门电路。
端提升，为高电平；与非门输出
FA
FCAB
A B
当C=0时，三态门高 C
&
CMOS &F
阻，与非门输出F=1
EN
20kΩ
F C FCCABC
40
练习题2
•试判断如图所示电路能否按各图所要求的逻 辑关系正常工作？若不能正常工作，请做相 应的改动。若电路接法有错，改电路；若电 路正确但给定的逻辑关系不对，则写出正确 的逻辑表达式。能正常工作的在图中括号内 打“√”，否则打“×”。已知TTL门的 IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V， CMOS门的VDD=5V，VOH/VOL=5V/0V， IOH/IOL=0.51mA/0.51mA。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
《数字电路-分析与设计》第二章习题及解答 北京理工大学出版社
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明： 左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边 右边= (AB+AB)1+(AB+AB)1= AB+AB=中间 或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。 用真值表法略。 2-10 用逻辑代数演算证明下列等式。
数电——第2章放大电路基础学习要点
二、分压式偏置放大电路
(2) 动态分析 分压式偏置放大电路的微变 等效电路如图所示。 等效电路如图所示。 RS 电压放大倍数： 电压放大倍数： us + • RB1 RC
C1 + + C2
＋VCC T RB2
+
+
RL
uo
－
Au =
Uo
•
=−
β ( RL // RC )
rbe
RE
CE
－ (a) 放大电路
2.1.3 放大电路的直流通路和交流通路
1.直流通路 直流电源作用下直流电流流经的路径 1.直流通路—直流电源作用下直流电流流经的路径。 直流通路 直流电源作用下直流电流流经的路径。 电容视为开路； 视为开路 ① 电容视为开路； 电感视为短路； ② 电感视为短路； ③ 交流信号源视为短路（保留内阻）。 交流信号源视为短路（保留内阻）。 视为短路 2.交流通路 输入信号作用下交流信号流经的路径 2.交流通路—输入信号作用下交流信号流经的路径。 交流通路 输入信号作用下交流信号流经的路径。 大容量电容视为短路 电容视为短路； ① 大容量电容视为短路； 直流电压源视为短路。 视为短路 ② 直流电压源视为短路。 （P47 图2.4）
二、分压式偏置放大电路
分压式偏置放大电路， 自动调节 不随温度变化， 分压式偏置放大电路，能自动调节IC不随温度变化， 克服了固定偏置放大电路受温度影响的缺点。 克服了固定偏置放大电路受温度影响的缺点。 ＋V ＋VCC RB1 RC
C1 + + C2
CC
RB1
+
I1 RC IB I2
IC UCE
ri
注意射极电阻折算到基级: 注意射极电阻折算到基级 ×(1+β)
数字电子技术第二章（逻辑门电路）作业及答案
数字电子技术第二章（逻辑门电路）作业及答案第二章（逻辑门电路）作业及答案1．逻辑门电路如下图所示：（1）电路均为ＴＴＬ电路，试写出各个输出信号的表达式。
（2）电路若改为ＣＭＯＳ电路，试写出各个输出信号的表达式。
答案:（1）,,,（2）,,,2、已知TTL反相器的电压参数为V IL(max)=0.8V，V OH(min)=3V，V TH=1.4V，V IH(min)=1.8V，V OL(max)=03V，V CC=5V，试计算其高电平噪声容限V NH和低电平噪声容限V NL。
答案:V NL= V IL(max) - V OL(max)=0.5V，V NH= V OH(min) - V IH(min) =1.2V。
3、试写出图2-1、图2-2所示逻辑电路的逻辑函数表达式。
解：（1）（2）4、试分析图2-3所示MOS电路的逻辑功能，写出Y端的逻辑函数式，并画出逻辑图。
5、试简要回答下列问题。
（1）有源（图腾柱）输出与集电极开路（OC）输出之间有什么区别？解：OC门输出端只能输出低电平和开路状态，其输出级需要上拉电阻才能输出高电平，且上拉电源可以与芯片电源不同，因此常用于不同电源电压芯片之间实现信号电平变换，OC门输出端可以并联实现线与；有源输出可以输出低电平与高电平，两个有源输出端连接在一起时，若是一个输出端输出高电平，另外一个输出端输出低电平时，可引起较大电流损坏输出级。
（2）TTL逻辑电路输入端悬空时，可视为输入高电平信号处理，而CMOS逻辑电路输入端则不允许悬空使用，试说明其原因。
解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。
6.请查阅74LS00芯片手册（常规温度范围的），回答如下问题：（1）电源电压范围；（2）输出高电平电压范围；（3）输出低电平电压范围；（4）输入高电平电压范围；（5）输入低电平电压范围；（6）该芯片的电源电流；（7）典型传播延迟时间；（8）扇出系数。
数字电路基础第二章
以上的公式比较常用，应该能熟用，为以后逻辑函数的化 简打好基础
2.4 逻辑代数的基本定理
• 2.4.1 代入定理
内容：任何一个含有变量A 的等式，如果将所有出现 A 的位
置都用同一个逻辑函数G来替换，则等式仍然成立。 利用代入定理可以证明一些公式，也可以将前面的两变量常 用公式推广成多变量的公式
2.4.1 代入定理
异或运算的性质
1. 交换律：
A B B A
A ( B C ) ( A B) C
A( B C Βιβλιοθήκη AB AC2. 结合律：
3.分配律：
4.
A A 1 A 1 A
A A 0 A0 A
推论：当n个变量做异或运算时，若有偶数个变量取“1”时， 则函数为“0”；若奇数个变量取1时，则函数为1.
26
说明：
1. A＋AB＝A：在两个乘积项相加时，如果其中一项包含另 一项，则这一项是多余的，可以删掉； 2. A＋AB＝A＋B：在两个乘积项相加时，如果其中一项含 有另一项的取反因子，则此取反因子多余的，可从该项中删 除； 3. AB＋A B ＝A：在两个乘积项相加时，如果它们其中的一 个因子相同，而另一个因子取反，则两项合并，保留相同因 子； 4. A（A＋B）＝A：在当一项和包含这一项的和项相乘时， 其和项可以消掉
A A 0
( A) A
A A 1
b. 重叠律：A ·A = A
c. 非非律：
A+A=A
d. 吸收律：A + A B = A
A AB A B
A (A+B) = A
( AB) A B e. 摩根定律：
注：以上定律均可由真值表验证
万里学院-数字电子技术基础-第二章习题及参考答案
题图 2-12 13．题图 2-13 是用 4 选 1 数据选择器设计的一个逻辑电路，试写出输出逻辑函数 Z 的最简 与或表达式。 表1 4 选 1 数据选择器功能表
A1
× 0 0 1 1
A0
× 0 1 0 1
E
W
0
1 0 0 0 0
D0 D1 D2 D3
题图 2-13 14．分析题图2-14中所示的逻辑电路，其中741LS51为8选1数据选择器，要求写出输出函数Z 的最简与-或表达式。
F1 ( A, B, C ) AC A BC A BC F2 ( A, B, C ) A BC AB C BC
题图2-22
题图2-23
16．试用如题图 2-23 所示的一片 8 选 1 数据选择器 74LS151 实现逻辑
Z ( A, B, C ) A B C A BC A BC 。
题图 2-6
7．组合逻辑电路及输入波形如题图 2-7 所示，要求：写出 L1、L2、L3 的逻辑表达式，分析 电路功能，并画出 L2 的波形。
题图 2-7 8．分析如题图 2-8 所示电路的逻辑功能，写出 Y1、Y2 的逻辑函数式，列出真值表，指出电 路完成什么逻辑功能。
题图 2-8 9．分析题图 2-9 电路的逻辑功能。要求： （1）写出各输出端的逻辑表达式并化简； （2）列出真值表； （3）总结电路的逻辑功能。
6．某学校有三个实验室，每个实验室各需 2kW 电力。这三个实验室由两台发电机组供电， 一台是 2kW，另一台是 4kW。三个实验室有时可能不同时工作，试设计一逻辑电路，使资源 合理分配。 7．设计一个能被 2 或 3 整除的逻辑电路，其中被除数 A、B、C、D 是 8421BCD 编码。规定能 整除时，输出 L 为高电平，否则，输出 L 为低电平。要求用最少的与非门实现。 （设 0 能被 任何数整除） 8．设计表决电路，要求 A、B、C 三人中只要有半数以上同意，决议就能通过。但同时 A 还 具有否决权，即只要 A 不同意，即使多数人意见也不能通过（要求用与非门实现） 。 9．有三个温度探测器，当探测的温度超过 60℃时，输出控制信号为 l；如果探测的温度 低于 60℃时，输出控制信号为 0，当有两个或两个以上的温度探测器输出 1 信号时，总 控制器输出 1 信号，自动控制调控设备，使温度降低到 60℃以下。试设计一组合逻辑电 路实现上述表决电路。 10．设计一个电话机信号控制电路。电路有 I0（火警） 、I1（盗警）和 I2（日常业务）三 种输入信号，通过排队电路分别从 L0、L1、L2 输出，在同一时间只能有一个信号通过。如 果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业 务信号。试按照上述轻重缓急设计该信号控制电路，要求用 2 输入端与非门来实现。 11．如题图 2-20 所示，为一工业用水容器示意图，图中虚线表示水位，A、B、C 电极被水 浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：水面在 A、B 间，为正 常状态，亮绿灯 G；水面在 B、C 间或在 A 以上为异常状态，点亮黄灯 Y；面在 C 以下为危险 状态，点亮红灯 R。要求写出设计过程。
数字电子技术基础第二章
• 波形图 将输入变量所有取值可能与对应输出按时间顺序排 列起来画成时间波形。
《数字电子技术基础》第五版
《数字电子技术基础》第五版
• 卡诺图
• EDA中的描述方式 HDL (Hardware Description Language)
VHDL (Very High Speed Integrated Circuit …) Verilog HDL
EDIF DTIF 。。。
《数字电子技术基础》第五版
举例：举重裁判电路
YA(BC)
《数字电子技术基础》第五版
各种表现形式的相互转换：
• 真值表 逻辑式 例：奇偶判别函数的真值表
• A=0,B=1,C=1使 A′BC=1 • A=1,B=0,C=1使 AB′C=1 • A=1,B=1,C=0使 ABC′ =1
ACBCADBCD
《数字电子技术基础》第五版
2.5 逻辑函数及其表示方法
• 2.5.1 逻辑函数 • Y=F(A,B,C,······)
------若以逻辑变量为输入，运算结果为输 出，则输入变量值确定以后，输出的取值 也随之而定。输入/输出之间是一种函数关 系。
注：在二值逻辑中， 输入/输出都只有两种取值0/1。
• 逻辑式 逻辑图
《数字电子技术基础》第五版
1. 用图形符号代替逻辑式中的逻辑运算符。
YA(BC)
• 逻辑式 逻辑图
《数字电子技术基础》第五版
1. 用图形符号代替逻辑式中的逻辑运算符。
2. 从输入到输出逐级写出每个图形符号对应 的逻辑运算式。
(AB)
(( A B) ( A B)) ( A B)( A B)
数字电子技术基础课后习题答案第2章习题答案
思考题：题2.1.1 答：肖特基二极管（SBD）、分流。
题2.1.2 答：基区、滞后。
题2.1.3 答：（A)、（B) 。
题2.1.4 答：对。
题2.2.1 答：A、B。
题2.2.2 答：C、D。
题2.2.3 答：4ns。
题2.2.4 答：（A）、（C）、。
题2.2.5 答：降低、降低。
题2.2.6 答：0、1和三态题2.2.7 答：若一个输出高电平，另一个输出低电平时，会在T4和T5间产生一个大电流，烧毁管子。
OC门“线与”在输出接一电阻和一5-30V电源电压。
题2.2.8 答：能、分时。
题2.2.9 答：1. 为了缩短传输延迟时间，电路中使用肖特基管和有源泄放电路，另外，还将输入级的多发射极管改用SBD代替，由于SBD没有电荷存储效应，因此有利于提高电路的工作速度。
电路中还接入了D3和D4两个SBD，当电路的输出端由高电平变为低电平时，D4经T2的集电极和T5的基极提供了一条通路，一是为了加快负载电容的放电速度，二是为了加速T5的导通过程。
另外，D3经T2的集电极为T4的基极提供了一条放电通路，加快了T4的截止过程。
2. 为降低功耗，提高了电路中各电阻的阻值，将电阻R5原来接地的一端改接到输出端，以减小T3导通时电阻R5上的功耗。
题2.3.1 答：A。
题2.3.2 答：A。
题2.3.3 答：A。
题2.3.4 答：导通。
题2.3.5 答：B、C。
思考题：题2.4.1 答：（A）分流。
题2.4.2 答：(B) 内部电阻和容性负载。
题2.4.3 答：(B) 3.3V；（C）5V；(D) 30V。
题2.4.4 答：CMOS反相器和CMOS传输门。
题2.4.5 答：加入缓冲器保证输出电压不抬高或者降低，正逻辑变负逻辑或者相反，与非变成或非，或者或非变为与非。
题2.4.6 答：（C）低、高。
题2.4.7答：（A) OD门；(B) OC门；（C）三态门。
16题2.4.8 答：（A)驱动大负载；(B)电平移位。
《数电》教材习题答案 第2章习题答案
思考题与习题2-1 输入信号的波形如图T2-1(a)所示，试画出图(b)中Y 1-Y 6的波形图（不考虑门电路的传 输延迟时间）。
DA Y DB Y B Y CDAB Y ABCY AY ⊕=+===+===6543211图T2-1 2-2 指出图T2-2中各门电路的输出是什么状态（高电平、低电平或高阻状态）。
已知这些门电路均为74系列TTL 门电路。
图T2-2011110010101011010111874321=⋅+⋅==⊕==+==⋅==+==⋅⋅=Y Y Y Y Y Y Y 5为高阻，Y 6为高阻。
2-3试说明在下列情况下，用内阻为20k Ω/V 的三用表的5V 量程去测量如图T2-3所示的74 系列与非门U I2端的电压应为多少： (1)U I1悬空；U I2＝1.4 V (2)U I1接0V ；U I2＝0 V (3)U I1接3V ；U I2＝1.4 V (4)U I1接5.1Ω电阻到地；U I2＝0 V(5) U I1接10k Ω电阻到地。
U I2＝1.4 V图T2-3图T2-32-4试说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同 ）。
(1) 具有推拉式输出级的电路；×(2) TTL 的OC 门；√线与(3) TTL 的三态门；√总线应用(4) 普通的CMOS 门；×(5) CMOS 三态门。
√2-5 CMOS 门电路不宜将输入端悬空使用，请说明原因。
CMOS 门电路输入阻抗高，很容易受到干扰，并且CMOS 电路为场效应管，是电压控制电流器件，悬空时容易出现静电等瞬时高压烧毁器件的现象，因此输入端不宜悬空，必须根据 实际情况做相应的处理。
2-6 请对应于输入波形画出图T2-6所示电路在下列两种情况下的输出波形：（1）忽略所有门的传输延迟时间；（2）考虑每个门都有传输延迟时间t pd 。
图T2-62-7 电路如图T2-7所示，试分别列出电路的功能真值表以及输出端F 1和F 2的逻辑表达式， 并说明电路实现的逻辑功能。
数字电子技术教案第2章
教案注：教师讲稿附后第2章逻辑代数和函数化简教学重点：1．逻辑代数的特殊定理；2．逻辑函数的表示方法及其之间的相互转换；3．逻辑表达式的化简方法。
教学难点：1．逻辑运算基本概念；2．逻辑表达式的图形化简方法。
２-1基本逻辑运算和复合逻辑运算一、基本逻辑运算1．与逻辑（1）逻辑含义：当决定事件成立的所有条件全部具备时，事件才会发生。
（2）电路举例(3)真值表（4）表达式F=A•B运算规则：0•0=0，0•1=0，1•1=1A•0=0（0-1律），A•1=A（自等律），A•A=A（同一律），A•A•A=A（同一律）。
（5）表示符号功能说明：有0出0，全1出1。
2．或逻辑（1）逻辑含义：在决定事件成立的所有条件中，只要具备一个，事件就会发生。
（2）电路举例（3）真值表（4）表达式F=A+B 运算规则：AB国家标准AB以前的符号AB欧美符号0+0=0，0+1=1，1+1=1A +0=A （自等律）A +1=1（0-1律），A +A =A （同一律）。
（5）表示符号逻辑功能：有1出1，全0出0。
3．非逻辑（1）逻辑含义：当决定事件的条件具备时，事件不发生；当条件不具备时，事件反而发生了。
（2）电路举例（3）真值表（4）表达式F =A 运算规则：A =A （还原律）；A +A =1、A A =0（互补律）。
（5）逻辑符号：逻辑功能：入0出1，入1出0。
二、复合逻辑运算1．与非运算“与”和“非”的组合。
有专门实现这种运算的实际器件（如TTL 与非门等）。
逻辑符号：表达式：F =AB ；真值表：（略），逻辑功能为：有0出1，全1出0。
A B 国家标准A B 以前的符号AB 欧美符号国家标准以前的符号欧美符号A F AAA 可编程逻辑器件符号A B 国家标准A B 以前的符号A B欧美符号2．或非运算“或”和“非”的组合。
也有专门实现这种运算的实际器件（如TTL 、CMOS 与非门等）。
逻辑符号：表达式：F =BA +；真值表：（略），逻辑功能为：有1出0，全0出1。
精品课件-数字电子技术-第2章
表达式为:
(2.2.3)
F AB CD
实现“与或非”逻辑运算的电路叫“与或非门”。 其逻辑符号如图2.2.3所示。
第2章 逻辑代数基础
图 2.2.3 (a) 常用符号;(b) 国外流行符号;(c) 国标符
号
第2章 逻辑代数基础
第2章 逻辑代数基础
图 2.2.4 (a) 常用符号;(b) 国外流行符号;(c) 国标符
号
第2章 逻辑代数基础
2. “同或”逻辑 若两个输入变量A、B取值相同，则输出变量F为1;若A、B 取值不同，则F为0。这种逻辑关系称为“同或”逻辑。其逻辑 表达式为:
F A B AB AB
第2章 逻辑代数基础
由表2.1.3的真值表可知，上述的因果关系属于非逻辑。
其逻辑函数为:
FA
(2.1.3)
这里“－ ”代表求反的运算符号，读作“非”或“反”。
完成“非运算”的电路叫非门或者叫反相器，其逻辑符号
如图2.1.6所示。其中图(a)是我国常用的传统符号，图(b)为
国外流行符号，图(c)为国家标准符号。
果的条件不满足时，结果却发生了。这种因果关系称为逻辑非 (或逻辑反)。
例如，图2.1.5所示的电路中，开关A闭合时，灯泡F不 亮;开关A断开时，灯泡F点亮。表2.1.3(a)、2.1.3(b)表示非 逻辑的真值表。
第2章 逻辑代数基础
图 2.1.5 非逻辑电路图
第2章 逻辑代数基础
表2.1.3 非逻辑真值表
如果以逻辑变量作为输入，以运算结果作为输出，那么当 输入变量的取值确定之后，输出的取值便随之而定。因此，输 出与输入是一种函数关系。这种函数关系称为逻辑函数，写作
数字电子技术基础 第02章门电路习题解
& & &
2.8
试比较TTL电路和CMOS电路的优、缺点。
解 CMOS门电路具有电路结构简单、功耗低、集成度高、抗 干扰能力强；工作速度较慢 TTL门电路工作速度快；功耗高、集成度较低、抗干扰能 力较弱
2.9 试说明下列各种门电路中哪些的输出端可以并联使用。 (1)具有推拉式输出级的TTL门电路； (2)TTL电路的OC门； (3)TTL电路的三态输出门； (4)普通的CMOS门： (5)漏极开路的CMOS门； (6)CMOS电路的三态输出门。
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
逻辑门电路习题开关特性ttl门oc门综合mos21在图242所示各电路中当输入电压u分别为0v5v悬空时试计算输出电压u010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k3020k51k20k51k07v5v10va121010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k18k47k20k51k07v5v10vb122为什么说ttl与非门输入端在以下三种接法时在逻辑上都属于输入为0
数电课件第二章逻辑代数基础小结和习题
分配定理
分配定理是逻辑代数中的另一个基本定理，它表明对于任何逻 辑变量A、B和C，有(A AND B) OR (A AND C) = A AND (B OR C)。这个定理表明，在逻辑表达式中，括号可以被分配到 不同的位置，而不会改变表达式的值。
要点二
详细描述
输入选择法化简是通过分析输入变量的取值组合，选择合 适的变量组合，使得逻辑函数表达式达到最简的过程。这 种方法需要仔细分析输入变量的取值情况，通过选择合适 的变量组合，消除多余的因子和项，最终得到最简的逻辑 函数表达式。输入选择法化简在处理具有多个输入变量的 复杂逻辑函数时特别有效，能够显著降低表达式的复杂度 。
习题三解析与解答
总结词
真值表构建
详细描述
这道题要求根据给定的逻辑表达式构建真值 表，主要考察了学生对逻辑函数和真值表的 理解。通过构建真值表，可以深入理解逻辑 函数的逻辑关系和输出结果，进一步加深对
逻辑代数原理的理解和应用。
06 总结与展望
本章总结
逻辑代数概念
介绍了逻辑代数的基本概念， 包括逻辑变量、基本逻辑运算
VS
详细描述
卡诺图法化简是将逻辑函数表达式转换为 卡诺图形式，然后通过观察和合并相邻的 1或0值区域，简化逻辑函数表达式的过 程。这种方法直观易懂，易于掌握，特别 适合于多变量的逻辑函数表达式的化简。 通过卡诺图法化简，可以有效地减少变量 的个数，简化逻辑函数的复杂度。
输入选择法化简
要点一
总结词
通过选择不同的输入变量组合，使得逻辑函数表达式达到 最简的方法。
数字电子技术基础第二章重点(最新版)
逻辑门电路
2.2 半导体二极管和三极管的开关特性
2.2.1 二极管开关特性
Vcc
利用二极管的单向导电
性，此电路相当于一个受外
R
加电压极性控制的开关。
D
uI
uo
二极管开关电路
假定：UIH=VCC ，UIL=0 当uI=UIH时，D截止，uo=VCC=UOH 当uI=UIL时，D导通，uO=0.7=UOL
在数字系统的逻辑设计中，若采用NPN晶体管 和NMOS管，电源电压是正值，一般采用正逻辑。 若采用的是PNP管和PMOS管，电源电压为负值， 则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。
EXIT
逻辑门电路
2.1 概述
二、获得高低电平的方法及高电平和低电平的含义
获得高、低电平的基本原理
－－－ 开关断开 －－－ 开关闭合
EXIT
逻辑门电路
2.2.2半导体三极管的开关特性 一、三极管的开关作用及其条件
iC 临界饱和线 放大区
uI=UIL
+ uBE
三怎极样管控为制什它么饱和I的能C(sMa开用t) T和作关开S ？关？Q
-
区
O UCE(sat)
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
一、电路结构
输入级主要由三极管 T1 、基极电
阻 R1 和钳位二极管D1组成。
D1 为输入钳位二极管输，出用级以抑制
V1
V输入扰导这2 入时电通不端，压，但出大输抑D1现于入制不V的二端了3工中负极负输作间极管电入V，5级性导压端当由R其V式起干通被的45输和中输构T倒扰电钳负入3V出成、V相。压在极5的3结组推D放，正时性-负2构成0拉、大与常，干.极7，。作信二扰V性上号极，干，输管对
电子技术(数电部分-第2章 逻辑代数和逻辑函数
A B C ( A B) ( A C )
证明: 右边 =(A+B)(A+C)
A B C ( A B) ( A C )
; 分配律 ; 结合律 , AA=A ; 结合律
=AA+AB+AC+BC =A +A(B+C)+BC =A(1+B+C)+BC =A • 1+BC =A+BC
33 MHz
• 以三变量的逻辑函数为例分析最小项表示及特点
变量 赋值 为1时 用该 变量 表示； 赋0时 用该 变量 的反 来表 示。
33 MHz
最小项
使最小项为1的变量取值 A B C
对应的十 进制数
编号 m0 m1 m2 m3 m4 m5 m6 m7
ABC ABC A BC A BC AB C AB C ABC ABC
例1： F1 A B C D 0
F1 A B C D 0
注意 括号
注意括号
F1 ( A B) (C D) 1
F1 AC BC AD BD
与或式
33 MHz
例2： F2 A B C D E
F2 A B C D E
“+” 换成 “· ”，0 换成 1，1 换成 0，
则得到一个新的逻辑式 Y´，
则 Y´ 叫做 Y 的对偶式
A AB A
33 MHz
Y AB CD
对偶式
A( A B) A
Y ( A B)(C D)
2.2 逻辑函数的变换和化简
2.2.1 逻辑函数表示方法：四种，并可相互转换 真值表：将逻辑函数输入变量取值的不同组合 与所对应的输出变量值用列表的方式 一一对应列出的表格。 四 种 表 示 方 法
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D 。
A.Y =B +A BB.Y =A B +B CC.Y =A B C +A BD.Y =(A +B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。
A.B =C =1B.B =C =0C.A =1，C =0D.A =0，B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0B. A ST =1，B ST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，C ST =013．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数Y =0101A A A A +，应使 A 。
A.D 0=D 2=0，D 1=D 3=1B.D 0=D 2=1，D 1=D 3=0C.D 0=D 1=0，D 2=D 3=1D.D 0=D 1=1，D 2=D 3=015．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +，应 B 。
A.用与非门，Y =765410Y Y Y Y Y YB.用与门，Y =32Y YC.用或门，Y =32Y Y +D.用或门，Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中，（ B ）电路的输入是二进制代码A.编码B.译码C.编码和译码17.组合逻辑电路输出状态的改变（ A ）A.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关18.16位输入的二进制编码器，其输出端有( C )位A. 256B. 128C. 4D. 319.对于四位二进制译码器，其相应的输出端共有( B )A.4个B. 16个C. 8个D. 10个20.在下列逻辑电路中，不是组合逻辑电路的有( D )A.译码器B.编码器C.全加器 D .寄存器22.对于输出低电平有效的2—4线译码器来说要实现，Y=A B AB ''+的功能，应外加( D) A.或门 B.与门 C.或非门 D.与非门23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。
A. 16-4B. 10-5C. 16-8D. 10-824.两片3-8线译码器(74138)可扩展成( A )线译码器。
A. 4-16B. 5-10C. 8-16D.8-1025.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出70~Y Y ''=( C )A.11101111B.10111111C.11111101D.1111001126.对于三位二进制译码器，其相应的输出端共有( C )A.4个B. 16个C. 8个D. 10个27.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=110时，输出70~Y Y ''=( B )A.11011111B.10111111C.11111101D.1111001128.具有3条地址输入线的选择器含（B ）条数据输入线。
A.4B.8C.12D.1629.八选一数据选择器74LS151的地址线为011时，输出Y=（ C ）A.0B.1C. 3DD. 5D30.1位半加器的输入和输出分别为（B ）A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是（D ）A.与非B.或非C.与或非D.异或 32.优先编码器74LS148输入为— ，输出为 、 、 。
当使能输入 ， ,时，输出 应为（ A ）A.001B.010C.110D.01133.在下列逻辑电路中，不是组合逻辑电路的有（ C ）A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是（ C ）A.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是（A ）A.编码器B.译码器C.加法器D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ B ）A.编码器B.译码器C.数据选择器D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为（ B ）A.2B.3C.4D.539. 用8选1数据选择器可设计的组合逻辑函数变量最大数为（ C ）A.2B.3C.4D.540. 用4片74148可扩展成的编码器是（ D ）A.8线-3线B.16线-4线C.24线-5线D.32线-5线41. 用4片74138可扩展成的译码器是（ D ）A.3线-8线B.4线-16线C.5线-24线D.5线-32线42. 编码电路和译码电路中，（ A ）电路的输出是二进制代码。
A. 编码B. 译码C. 编码和译码43. （ B ）是构成组合逻辑电路的基本单元。
A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是（ C ）。
A. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。
45. 对于3位二进制译码器，其相应的输出端共有（ B ）个。
A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较，可以用（ A ）作为A > B 的输出信号Y （A>B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较，可以用（ B ）作为A < B 的输出信号Y （A<B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较，可以用（ D ）作为A = B 的输出信号Y （A=B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有（ D ）个。
A. 8B. 1C. 3D. 251. 在8线－3线优先编码器74HC148中，扩展端EX Y '的低电平输出信号表示（ A ）。
A. “电路工作，但无编码输入”B. “电路工作，而且有编码输入”52．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（C ）。
A ．111 B. 010 C. 000 D. 10154．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。
A. 11111101B. 10111111C. 11110111D. 1111111156、半加器和的输出端与输入端的逻辑关系是 （D ）A 、 与非B 、或非C 、 与或非D 、异或57、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为A 2 A 1 A 0 =101 时，输出：为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 0000010058、属于组合逻辑电路的部件是（A ）。
A 、编码器 B 、寄存器 C 、触发器 D 、计数器59．以下错误的是（B ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器二、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（× ）2.编码与译码是互逆的过程。
（√ ）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（√ ）4.液晶显示器的优点是功耗极小、工作电压低。
（√ ）5.液晶显示器可以在完全黑暗的工作环境中使用。
（× ）6.半导体数码显示器的工作电流大，约10mA 左右，因此，需要考虑电流驱动能力问题。
（√ ）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（√）8.数据选择器和数据分配器的功能正好相反，互为逆过程。
（√ ）9.用数据选择器可实现时序逻辑电路。
（× ）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（× ）11．八路数据分配器的地址输入（选择控制）端有8个。
（× ）12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （× ）13．译码器哪个输出信号有效取决于译码器的地址输入信号（√）14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。
（×）15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。
（× ）三、填空题1．半导体数码显示器的内部接法有两种形式：共 阴 接法和共 阳 接法。