数字电路期中考试试卷167101
数字电路期中试卷（答案）
数字电路期中试卷（答案）数字电路期中试卷(答案)第 2 页共 11 页第 3 页共 11 页第 4 页共 11 页三、简答题 (每⼩题5分，共25分)1、⽤真值表证明等式：)(B A ⊕⊙A C =⊙)(C B ⊕证明：真值表如下：由上述真值表（的后两列）知：)(B A ⊕⊙A C =⊙)(C B ⊕2、⽤代数法化简函数：ADCBD D C B C B ABD D ABC L +++?+=)(解：CB AB AC B AD A C B C AD AC B C B ABD ABC D C B C B ABD ABC D C B C B ABD ABCD D ABC ADCBD D C B C B ABD D ABC L +=+=++=++=++=+++=+++++=+++?+=)()()()()(3、⽤卡诺图法化简函数：∑∑+=)96,3,21()15,1312,111075,0(),,,(，，d ，，，，m D C B A R解：画出卡诺图并化简，得第 5 页共 11 页D C B C AB B A R +++=4、分析下列功能表，说明其功能。
解：由功能表知：（1）功能表是4线-2线优先编码器的功能表；（2）此优先编码器有1个输⼊使能控制端E ，⾼电平有效；（3）有4个输⼊端，优先级别从3I 、2I 、1I 、0I 依次降低，且为⾼电平有效；（4）有1个输出指⽰端GS ，低电平有效；（5）有2个输出端1Y 、0Y ，⾼电平有效，权值分别为2、1。
（6）优先编码器的输出为：321I I Y +=，3210I I I Y +=，第 6 页共 11 页3210I I I I GS =5、根据下图所⽰4选1数据选择器实现的组合电路，写出输出F 的逻辑表达式，并化成最简“与或”表达式。
（注：图中地址码A 1为⾼位，A 0为低位）解：当0=E 时，4选1数据选择器（74X153）正常⼯作，可输出函数：301201101001D A A D A A D A A D A A Y +++=由逻辑电路图知：Y F =，C A =1，D A =0，且00=D 、B D =1、12=D ，A D =3从⽽有：DC D C B AC AD D C D C B ACD D C D C B ACD D C B D C D C L ++=++=++=?+?+?+?=）（10四、分析设计题 (1题10分，2、3题各15分，共40分)1、分析下图所⽰电路的逻辑功能。
(数字电子技术基础)期中考试卷
******2014—2015学年下学期 《数字电子技术基础》课程期中考试试卷 考试院系： ******** 考试日期：一、填空题（每空1分，共15分） 1．（10110010.1011）2=( )8=( )16 2．对于JK 触发器，若K J =，则可完成 触发器的逻辑功能；若K J =，则可完成 触发器的逻辑功能。
3． 逻辑代数又称为布尔代数。
最基本的逻辑关系有 、 、 三种。
4．逻辑函数F=A +B+C D 的反函数F = 。
5．逻辑函数F=A B C D +A+B+C+D= 。
6．O C 门称为集电极开路门，多个O C 门输出端并联到一起可实现 功能。
7．七段字符显示器的部接法有两种形式：共 接法和共接法。
8．消除竟争冒险的方法有 、和引入选通脉冲等。
9．逻辑函数有四种常用的表示方法，它们分别是 、、逻辑函数式和逻辑图 二、选择题（每题1分，共15分） 1．一位十六进制数可以用 位二进制数来表示。
A.１B.２C.４D. 16 2．下列触发器中没有约束条件的是。
A. 基本RS触发器B. 钟控RS触发器C. 主从RS触发器D. 边沿JK触发器3．组合电路设计的结果一般是要得到 。
A. 逻辑电路图B. 电路的逻辑功能C. 电路的真值表D. 逻辑函数式4． 当逻辑函数有n 个变量时，共有 个变量取值组合？A. nB. 2nC. n 2D. 2n5． 逻辑函数的表示方法中具有唯一性的是 。
A .真值表 B.表达式 C.逻辑图 D.以上三种都是6．逻辑函数F=)(B A A ⊕⊕ = 。
A.BB.AC.B A ⊕D.B A ⊕ 7．在何种输入情况下，“与非”运算的结果是逻辑0。
A ．全部输入是0 B.任一输入是0C.仅一输入是0D.全部输入是18．对于T T L 与非门闲置输入端的处理，不正确的是 。
A.接电源B.通过电阻3k Ω接电源C.接地D.与有用输入端并联9．下列表达式中不存在竞争冒险的有 。
数字电路期中试卷
姓名: 班级: 学号:遵 守 考 试 纪 律注 意 行 为 规 范 ……………………试…………………………卷……………………密……………………封……………………线…………………… 江苏农林职业技术学院2018-2019学年第一学期期中考试 适用班级： 1609 《数字电路》试卷 卷面总分： 100 考试时间： 90 （分钟）一．单选题（每题3分，共15分） 1. 组合逻辑电路的功能是 。
A ．放大数字信号 B ．实现一定的逻辑功能 C ．放大脉冲信号 D ．存储数字信号 2．组合逻辑电路中一般不包括以下器件 。
A ．与门 B ．非门 C ．放大器 D ．或非门 3．不属于组合电路表达方式的一项是 。
A ．真值表 B ．逻辑电路 C ．逻辑函数表达式 D ．二进制代码 4．关于组合逻辑电路不正确的表述是 。
A ．组合逻辑电路是由逻辑门电路所组成 B. 组合逻辑电路不可以作为存储信号的记忆元件 C. 组合逻辑电路的输出取决于输入状态 D. 组合逻辑电路的输出与以前状态有关5．组合逻辑电路是属于 。
A ．数字电路 B. 模拟电路与门电路的组合C. 模拟电路D. 数字与模拟电路的组合二.简述题（每题 3分，共30 分）请指出下列各个实际连接图表示的逻辑关系，并画出相应的门电路的逻辑符号、逻辑功能、逻辑函数表达式、真值表。
1.2.3.三. 化简下列表达式（2*10=20分）1. D C ADE AC B A Y +++=1电路图E Y2. ))()()()((G E A G C E C G A D B D B Y ++++++++=四． 组合逻辑电路的分析与设计1. 用与非门设计一个举重裁判表决电路。
设举重比赛有3个裁判，一个主裁判和两个副裁判。
杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。
只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
（20分）2.对下面的电路图进行组合逻辑电路的分析设计，总结电路逻辑功能。
《数字电路与逻辑设计》期中考试试题
《数字电路与逻辑设计》期中考试试题2017.4注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题 2 分，共 28 分）单项选择题（答案填入本题后面的表格中） （请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。
） 1．ECL 逻辑门（与 CMOS 门相比）主要优点是 D 。
A.抗干扰能力强 B. 集成度高 C.功耗低 D.工作速度快 2．均为 5V 供电时，TTL 逻辑门（与 CMOS 门相比）主要优点是 C 。
A. 噪声容限大 B. 功耗低 C. 工作速度快 D.集成度高 3. 若对 4 位二进制码(B 3B 2B 1B 0)进行奇校验编码，则校验位 C= B 。
A. B 3 + B 2 + B 1 + B 0 + 1B. B 3 ⊕ B 2 ⊕ B 1 ⊕ B 0 ⊕ 1C. B 3 B 2B 1 B 01D. B 3 B 2 B 1B 014．可以用来构成双向逻辑信号传输的逻辑器件是A 。
A . 三态输出门 B. OC 门 C. ECL 门 D. OD 门5. 逻辑函数 F=A ⊕B 和 G=A ⊙B 满足关系 A 。
A. F = G e 0B. F + G = 0C. F ⋅ G = 1D. F = G6.均为 5V 供电时，需接上拉电阻才能满足电平驱动要求的方式是 B 。
A . CMOS 门驱动 TTL 门 B. TTL 门驱动 CMOS 门 C . TTL 门驱动 TTL 门 D.CMOS 门驱动 CMOS 门 7. 输入变量仅 A 、B 全为 1 时，输出 F=1，输入与输出的关系是 C。
A ．或非B ．同或C ．与D ．异或 8. 逻辑表达式( A + B )( A + C ) = _D 。
A ． AB + ACB ．C + AB C . B + AC D. A + BC9. 最小项 ABCD 的相邻项是_ D。
数字电子技术期中考试模拟卷
数字电子技术期中考试模拟试题（闭卷）
（2015——2016学年第一学期）
课程号：课序号：课程名称：数字电子技术（I）任课教师：成绩：适用专业年级：学生人数：印题份数：学号：姓名：
2 题间不留空，一般应题卷分开教务处试题编号：
3务必用A4纸打印
D. 放大
门
电阻负载的三极管非门
本题页，本页为第2 页
教务处试题编号：
本题
教务处试题编号：
数电期中模拟考试标准答案 一．
填空题
二．
选择题
BDDDB CACBB 三．
解答题
1.
（1） 最简与或式 F=B A +B C +B D 最简或与式 F=B （A+C+D ） (2) 最简或与式 F=(A+B)(B+C)(D+B) 最简与或式 F=B+ACD 2.
（1）逻辑表达式
C
B A Y
C B A AB Y ⊕⊕=⊕+=21)(
（2）最简与或式：
ABC C B A C B A C B A Y BC
AC AB Y +++=++=21
（3） 真值表与波形图见右上，波形图只需参照真值表一段一段画下来就是对的
3. Σm （7,9,10,11,12,13,14,15）
4. （参见课本74页）异或门
得分点：步骤上应或多或少有逻辑开关、非门的正确判断（也可在电路中标出某结点、并在真值表中列出该点的逻辑输出 代替）列出真值表，得到结论。
数电期中考试试题和答案
数电期中测试题 参考答案系别 班级 学号 姓名一、单项选择题(本大题共7小题，每小题2分，共14分)在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
1.十进制数25用8421BCD 码表示为（B ）A.10101B.0010 0101C.100101D.110012.函数B A ABC ABC F //++=的最简与或式是（D ）A.F=A+BB.//C A F +=C.F=B+CD.F=B3.若将一个同或门（输入端为A,B ）当作反相器使用，则A 、B 端应（C ）A.A 或B 中有一个接1；B.A 和B 并联使用；C. A 或B 中有一个接0；D.同或门无法转换为反相器4.符合下面真值表的门电路是（C ）A.与门B.或门C.同或门D.异或门5.下列代码属于8421BCD码的是（C）A.1010B.1100C.0111D.11016.最小项''A BC D的逻辑相邻最小项是（B）A．''ABCD D．'AB CDA BC D C．'A B CD B．'''7.函数F=AB+BC，使F=1的输入ABC组合为(D)A．ABC=000 B．ABC=010C．ABC=101 D．ABC=110二、填空题(本大题共10小题，每小题2分，共20分)请在每小题的空格中填上正确答案。
错填、不填均无分。
1．基本逻辑运算有_______、、3种。
与、或、非2．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫_真值表。
3．函数Y=AB+AC 的最小项之和表达式为________。
（ABC ABC C AB Y ++=//） 4．3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出/0/7~Y Y =______。
111111015．能够将1个输入数据，根据需要传送到m 个输出端的任何一个输出端的电路叫_______。
资料：数字电子技术期中试卷(A)
一、 判断题（将答案填入下表，每题1分，共10分。
正确打“√”，错误打“×”） 1 2 3 4 5 6 7 8 9 101. 数字信号是指在时间和幅度上都连续变化的信号，数字系统中均采用数字信号。
2. 8421BCD 码使用4位二进制数来表示一个十进制数，它是一种有权码。
3. 逻辑变量的取值，逻辑１比逻辑０要大。
4. 在四变量卡诺图中，m 1和m 9在逻辑上是不相邻的，不能合并化简。
5. 两个同学对同一个逻辑问题进行设计，若他们的设计都正确并且都已经化简了的话，两个同学所写的逻辑函数必然相同。
6. TTL 与门多余输入端的处理方法是接高电平，接电源，或与其它输入端连在一起。
7. 共阳接法发光二极管数码显示器，需选用有效输出为高电平的七段显示译码器来驱动。
8. 普通编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
9. 同步触发器存在空翻现象，而主从触发器和边沿触发器都能克服空翻现象。
10. D 触发器的特性方程为 Q n+1 =D ，与Q 无关，所以它没有记忆功能。
二、 试将下列函数化为最简的与或形式（12分，每题4分，要有解题步骤，否则不给分） （1）)(C A C A B C B AC F +++= （2）化简以下具有无关项的逻辑函数：∑∑+=)15,14,13,12,11,10()9,7,6,5,4,1(d m F（3）化简逻辑函数D C B A BCD A D C B A D C B A F ⋅⋅++⋅⋅=),,,(；给定约束条件：0=+++⋅+⋅++⋅D C B A D ABC ABCD D C B A D C AB D C B A CD B A三、试为某水坝设计一个水位报警灯控制器，设水位高度用四位自然二进制数ABCD表示。
当水位上升到8m时，报警白色指示灯W开始亮；当水位上升到10m时，报警黄色指示灯Y开始亮；当水位上升到12m时，报警红色指示灯R开始亮。
水位不可能上升到14m及以上，且同一时刻只有一个指示灯亮。
数电期中考试卷
１一、单选题(每题1分，共10分)1. JK 触发器在CP 脉冲作用下，欲使 n+1n Q =Q , 则对输入信号描述不正确的是A 、J =K =1B 、J =Q ，K =QC 、J =Q ， K =QD 、J =Q ，K =12. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为 。
A 、RS=0 B 、R+S=1 C 、RS=1 D 、R+S=03. 在组合逻辑电路的常用设计方法中，可以用 来表示逻辑函数。
A 、真值表 B 、状态表 C 、状态图 D 、特性方程4. 题目：如下图所示电路中，CP 脉冲的频率为4KHZ ，则输出端Q 的频率为 。
A 、 1 kHZ B 、 2 kHZ C 、 4 kHZ D 、 8 Khz5. 如下图电路，设现态Q1Q2=10，经三个脉冲作用后，Q1Q2的状态应为 。
A ．10B ．00C ．11D ．016. 同或逻辑对应的逻辑图是 。
ABC D7. 下列关于n 变量最小项“相邻性” 描述正确的是 。
A 、两个最小项只有一个因子不同B 、两个最小项只有一个因子相同C 、两个最小项没有一个因子不同D 、两个最小项所有的因子都不同 8. 在下列电路中，只有 属于组合逻辑电路。
A 、触发器 B 、计数器 C 、数据选择器 D 、寄存器9. 一个32路数据选择器，其地址输入（选择控制输入）端有 。
A 、2个 B 、3个 C 、4个 D 、5个10. 函数Y =AB+BC +AC 与AC BC AB Y ∙∙= 。
A 、相等 B、互为反函数C 、互为对偶式D 、答案都不正确二、填空题(每题1分)1、将每组输入的二进制代码译成对应的输出高、低电平信号的逻辑电路叫( )。
2、将二进制数（1101001．01101）2转换成十进制数是( )，转换成十六进制数是( )。
3、由1⊕1⊕1结果为（）、由1⊕1⊕1⊕1的结果是（），由此可知奇数个“1”异或起来结果为（），偶数个“1”异或结果是（）。
电子技术数字电路期中考试试卷
高三月考电子试题一、填空题1 . 逻辑函数L= + A+ B+ C +D =（）。
2 . 用4个触发器可以存储（）位二进制数3．十进制数 34 的等值二进制数为（）2；十进制数 98 的 8421BCD 码为（） 8421BCD 。
4. 一个 JK 触发器有（）个稳态，它可存储（）位二进制5. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、F 3 分别属于何种常用逻辑门。
表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1（）；F 2（）；F 3（）。
6、太阳出来和月亮出来的逻辑关系是（）7.与非门的逻辑函数表达式为（），逻辑功能为（）。
8、编码就是（）。
9、触发器具备（）种稳定状态，即（）状态、（）状态。
10、一个触发器可以寄存（）位二进制数码，若要寄存N 位二进制数码至少需要（）个触发器。
二、选择题1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.请判断以下哪个电路不是时序逻辑电路（）。
A、计数器B、寄存器C、译码器D、触发器5、已知逻辑函数与其相等的函数为（）。
A、 B、C、D、6、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16 7、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出：为（）。
A . 00100000 B. 11011111C.11110111D. 000001008、属于组合逻辑电路的部件是（）。
10电本《数字电子技术基础》期中试卷答案
2011 — 2012 学年 第 2 学期物理与机电工程学院（系）10级电子信息工程专业《数字电子技术基础》期中试卷注意事项1、学生的院（系）别、专业、班级、姓名、学号必须填写在考生信息栏内指定的位置。
2、学生在考试之前必须填写考试时间和地点。
3、答题字迹要清楚，并保持卷面清洁。
2 一、填空题（共15分，每题3分）1．由D 触发器转换为T 触发器时，则转换电路D=T Q ⊕。
在JK 触发器中，当J=K=1时，可实现 计数 功能。
2.将二进制数转换成十进制数是 __106_________，十六进制数是_6A______。
3．n 个触发器构成的二进制计数器，其计数的最大容量是N 2。
4、构造一个模6计数器需要____6____个状态，_____3_____个触发器。
5．TTL 电路在正逻辑系统中，输入悬空相当于输入__高____（高或低）逻辑。
二、选择题（共24分，每小题3分）1．附图2.1所示是某组合逻辑电路的输入、输出波形，该组合逻辑电路的逻辑表达式为（ C ）。
A ．AB B A F += B ．AB B A F +=C ．B A B A F += D. B A F =2．附图2.2所示是主从型JK 触发器，当J 、K 端及D S 、D R 端均为高电平或悬空时，触发器完成的功能是 （ A ）。
A ．计数 B ．置1 C ．置0 D.保持A B FS DJ C KR DQQ附图2.1 附图2.23．以下表述正确的是 ( D )A ）组合逻辑电路和时序逻辑电路都具有记忆能力。
B ）组合逻辑电路和时序逻辑电路都没有记忆能力。
C ）组合逻辑电路有记忆能力，而时序逻辑电路没有记忆能力。
D ）组合逻辑电路没有记忆能力，而时序逻辑电路有记忆能力。
4.如图所示TTL 电路中逻辑表达式为Y=A+B 的是( D )5．已知函数D C B A Y ++=)(，则其反函数为（ B ） A ）D C B D C A + B ）D C B A ++ C ）AC D AB + D ）D B C A +6、 引起组合逻辑电路中竟争与冒险的原因是（ C ）A 、逻辑关系错；B 、 干扰信号；C 、电路延时； C 、电源不稳定。
《数字电路》期中考试试卷
《数字电路》期中考试试卷一、填空题（每空1分，共20分）1、(、101)2=10=8421BCD2、一个 JK 触发器有个稳态，它可存储位二进制数。
3、三态门的输出状态有、、三种状态。
4、对160个符号进行二进制编码，则至少需要位二进制数。
5、A=(-59)10，A的原码是，补码是。
6、使用与非门时多余的输入端应接电平，或非门多余的输入端应接电平。
7、触发器有个稳态，存储8位二进制信息要个触发器。
8、3线—8线译码器有条输入线，条输出线。
9、组合逻辑电路的冒险有型冒险和型冒险。
10、对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。
二、选择题（每题2分，共20分）1．和逻辑式相等的式子是( )A．AC+B B． BC C．B D．2．32位输入的二进制编码器，其输出端有( )位。
A、256B、128C、4D、53．4个边沿JK触发器,可以存储( )位二进制数A．4B．8C．164．三极管作为开关时工作区域是( )A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区5、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（） A．m1 与m3 B．m4 与m6 C．m5 与m13D．m2 与m86．L=AB+C 的对偶式为：（）A 、 A+BCB 、 (A+B)C C 、 A+B+CD、 ABC7．逻辑函数F(A,B,C)= AB+B C+AC的最小项标准式为（）。
A．F(A,B,C)=∑m(0,2,4)B．F(A,B,C)=∑m(1,5,6,7)C．F(A,B,C)=∑m (0,2,3,4)D．F(A,B,C)=∑m(3,4,6,7)8．逻辑电路如图1所示，其逻辑功能相当于一个（）。
A．“与”非门B．“导或”门C．“与或非”门图19．三输入、八输出译码器，对任一组输入值其有效输出个数为（）。
A．3个B．8个 C．1个D．11个10、逻辑函数F==( )。
期中考试卷(数字电路基础)
数字电路基础期中考试试卷一、填空题1．在数字逻辑电路中，基本的逻辑门是、、 3 种。
2．三态门的输出端可以输出、、三种状态。
3．与门的逻辑功能是或门的逻辑功能是非门的逻辑功能是。
4．正逻辑规定高电平用表示，低电平用表示；而负逻辑体制规定高电平用表示，低电平用表示。
5．常用数制值有进制、进制、进制6．把二进制数码0 和 1 按一定的规律编排成一组组代码，并使每组代码具有一定的含义（如代表某个十进制数），这就叫做。
7．逻辑函数的化简方法主要有化简法和化简法8．按照逻辑功能的不同数字电路可以分成两大类：。
9． 43 Ｄ＝Ｂ＝Ｈ10．二进制只有和两个数码，进位规律是；十进制有个数码，进位规律是。
11．常用的译码器有、和二线—十线译码器。
、二、选择题1．符合“或”逻辑关系的表达式是（）A、1+1=2B、1+1=10 C 、1+1=1 2．“与非门”输入和输出的逻辑关系是（）A．有 1 出 1，全0 出0 B．有 0 出 1，全 1 出0C .相同出 1，不同出 0 D、不同出 1，相同出0 和5、“或非门”的逻辑函数式 Y=+B。
（）3．能实现“有 0 出0，全 1 出1”逻辑功能的是（）A、与门B、或门 C 非门4．晶体二极管作为开关器件使用，它的工作状态是（）A、截止状态B、开关状态 C 饱和状态5．能使逻辑函数AB= 1 的变量A、 B 的取值组合有（）A、00B、01C、11D、106、下列表达式中（）是不对的。
A .Aּ 0=A B.A+0=A C. Aּ A=2A D.A+A=07.十进制数29 换算为二进制为（）。
A．11101 B、11001 C、10011 D、101118、AB+B=（）。
A、AB、B+AC、0D、B9、=（）。
A、 A B CB、B+A+C C 、0 D、10、优先编码器同时有两个输入信号时，是按（）的输入信号编码的。
A、高电平B、低电平 C 、优先级别 D、无法编码三、判断题1、二进制只有 0 和 1 两个数码，进位规则“逢二进一”。
《数字电路》期终考试试卷
《数字电路》期终考试试卷2．在数字电路中，用来存放二进制数据或代码的电路称为__________。
3．在数字电路中，产生脉冲的方法主要有两种：一种是利用各种形式的直接产生，一种是通过将其他波形变换成所需的矩形脉冲波形。
4．若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为___________。
5．施密特触发器有两个不同的触发电平，存在 __ 。
二、选择题（每小题5分，共20分）1．（126）8=( )10A (86)10B (85) 10C (87) 10D (84)102. (219) 10=( )16A (DB) 16B (DA) 16C (DC) 16D (DD) 163.用555定时器构成的多谐振荡器，输出矩形脉冲的周期是：A T=0.7(R1+2R2)CB T=0.7(R1+R2)C C T=0.7(2R1+R2)CD T=0.7(2R1-R2)C4.单稳态触发器的暂稳态持续时间t w=A t w=0.7RCB t w=0.6RC C t w=0.5RCD t w=0.4RC三、计算题（每小题10分，共60分）1.已知逻辑函数表达式为F=AB+A B，画出对应的逻辑图2.采用卡诺图化简逻辑函数 F=∑m(1,7,8)+∑d(3,5,9,10,12,14,15)3.分析如图所示电路的逻辑功能4.对负边沿JK触发器加输入信号CP、J、K，波形如下图所示。
试画出输出端Q的波形，设初态Q n=05.试写出该时序电路的驱动方程、状态方程、输出方程。
6.试用4选1数据选择器实现组合逻辑函数L（A、B、C）=A B C+A B C+AB。
数字电子期中试题答案
期中检测题A （共100分，120分钟）一、填空题：（每空0.5分，共20分）1、在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。
2、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。
在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 关系，对应的电路称为 与 门、 或 门和 非 门。
3、三态门除了 “1” 态、 “0” 态，还有第三种状态 高阻 态。
4、一般TTL 门和CMOS 门相比， TTL 门的带负载能力强， CMOS 门的抗干扰能力强。
5、在化简的过程中，约束项可以根据需要看作 0 或 1 。
6、用来表示各种计数制数码个数的数称为 基数 ，同一数码在不同数位所代表的 位权 不同。
十进制计数各位的 基 是10， 位权 是10的幂。
7、卡诺图是将代表 最小项 的小方格按 相邻 原则排列而构成的方块图。
8、两个与非门构成的基本RS 触发器的功能有 置0 、 置1 和 保持 。
电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。
9、JK 触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。
欲使JK 触发器实现n n Q Q =+1的功能，则输入端J 应接 1 ，K 应接 1 。
10、时序逻辑电路的输出不仅取决于 输入 的状态，还与电路 已存 的现态有关。
11、触发器的逻辑功能通常可用特征方程 、 功能真值表 、 状态图和 时序图 四种方法来描述。
二、判断正误题（每小题1分，共10分）1、组合逻辑电路的输出只取决于输入信号的现态。
（对）2、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。
（错）3、74LS138集成芯片可以实现任意变量的逻辑函数。
（错）4、74系列集成芯片是双极型的，CC40系列集成芯片是单极型的。
（对）5、仅具有保持和翻转功能的触发器是RS 触发器。
（错）6、同步时序逻辑电路中各触发器的时钟脉冲CP 不一定相同。
12-13-2数电期中-答案
无 锡 太 湖 学 院考试形式开卷（ ）、半开卷（ ）、闭卷（ √ ），在选项上打“√”开课教研室 电信 命题教师 李莎 命题时间 2013.05 适用专业班级 电信11级、通信11级 教研室主任或分管主任审核签字……………………………………………装 订 线……………………………………………2012—2013学年第 2 学期 答案 《 数字电子技术 》课程 期中 考试试卷专业、班级： 姓名： 学号：一、填空题（每空1分，共33分）1．自然界中有些物理量的变化在时间上和数量上都是离散的，这类物理量称为数字量 ，把表示该物理量的信号称为 数字信号 ，把工作在此类信号下的电子电路称为 数字电路 。
2．我们把多位数码中每一位的构成方法以及从低位到高位的进位规则称为 数制 。
3．用来表示不同的事物或事物的不同状态的数码称为 代码 。
4．(-1101)2的原码是 1 1101 ，反码是 1 0010 ，补码是 1 0011 。
5．+28的补码是 00011100 ，-47的补码是 11010001 。
6．为了将600份文件顺序编号，若采用二进制代码，最少需要用 10 位，若改用十六进制代码，则最少需要用 3 位。
7．(101.011)2 =( 5.3 )O =( 5.375 )D =( 5.6 )H 。
8．25.7= ( 11001.1011 )B =( 19.B )H 。
9． 本课程所谓“逻辑”是指事物间的 因果 关系，对于只有两种对立逻辑状态的逻辑关系称为 二值逻辑 。
10．1849年英国数学家乔治·布尔首先提出了进行逻辑运算的数学方法是 布尔代数 ，也称为 开关代数 或 逻辑代数 。
11．逻辑代数的基本运算是 与 、 或 、 非 。
12．以高电平表示逻辑1，以低电平表示逻辑0，这种表示方法称为 正逻辑 。
13．TTL 电路存在着一个严重的缺点是 功耗高 ，而CMOS 电路最突出的优点是 功耗低 ，所以非常适合于制作大规模集成电路。
北京大学数字电路设计期中测试题
数字电路设计期中测试题姓名：学号：成绩：1.设计一个串行数据检测器。
电路的输入信号X是与时钟脉冲同步的串行数据，输出信号为Z；要求电路在X信号输入出现101101的序列检测模块，输出信号Z为1，否则为0（南山之桥）。
（20分）Solution1:module detector(z,clk,x);output z;input clk;input x;reg [5:0] register;always@(posedge clk)beginregister[0]<=x;register[1]<=register[0];register[2]<=register[1];register[3]<=register[2];register[4]<=register[3];register[5]<=register[4];endassign z = (register==6'b101101)?1'b1:1'b0;endmodulemodule test;reg clk;reg x;wire z;detector DUT (.clk(clk),.x(x),.z(z));always #5 clk = ~clk;initial beginclk = 0;x = 0;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;#10 $stop;endtask one;begin#10 x = 1; #10 x = 0; #10 x = 1; #10 x = 1; #10 x = 0; #10 x = 1; endendtaskendmoduleSolution2:module detector(z,clk,rst_n,x);output z;input clk,rst_n;input x;reg z;reg [2:0] state,next_state;parameter IDLE = 0,S0 = 1,S1 = 2,S2 = 3,S3 = 4,S4 = 5,S5 = 6;//101101always@(posedge clk)if(~rst_n)state<= IDLE;elsestate<= next_state;always@(*)case(state)IDLE:if(x)next_state = S0;else next_state = IDLE;S0 :if(~x)next_state= S1;else next_state = IDLE;S1 :if(x)next_state = S2;else next_state = S1;S2 :if(x)next_state = S3;else next_state = S1;S3 :if(~x)next_state= S4;else next_state = IDLE;S4 :if(x)next_state = S5;else next_state = IDLE;S5 :next_state = IDLE;default:next_state = IDLE;endcasealways@(posedge clk)z<=(state==S4 && next_state== S5)?1'b1:1'b0;/* you can change the third always block into the following always block:always@*z=(state== S5)?1'b1:1'b0;*/endmodule2.用D触发器实现2倍分频的Verilog描述？（汉王笔试）（20分）Solution1:module clk_div2(clk2,clk,rst_n);output clk2;input clk;input rst_n;reg clk2;wire clk2_n;assign clk2_n = ~clk2;always@(posedge clk)if(!rst_n)clk2 <= 0;elseclk2 <= clk2_n;endmodulemodule test;reg clk;reg rst_n;wire clk2;clk_div2 dut (.clk(clk),.clk2(clk2),.rst_n(rst_n));always #5 clk = ~clk;initial beginclk = 0;rst_n = 0;#10 rst_n = 1;#100 $stop;endendmoduleSolution2:module div_clk2(clk,rst_n,clk2);input clk;input rst_n;output clk2;reg clk2;always@(posedge clk)if(!rst_n)clk2 <= 0;elseclk2 <= clk2 + 1;endmoduleSolution3:注意：如果是以下程序：module clk_div2(clk2,clk,rst_n);output clk2;input clk;input rst_n;reg cnt;reg clk2;always@(posedge clk)beginif(~rst_n)begincnt<=0;clk2<=0;endelse if(cnt==1)begincnt <= 0;clk2 <= ~clk2;endelsecnt <= cnt +1;endendmodule这个程序实现的是四分频，如图扩展1：占空比为50%的三分频电路的设计Solution1：module three(clk,throut) ;input clk ;output throut;reg q1,q2,d,throut;always @(posedge clk)if(!d)q1=1'b1;elseq1=~q1 ;always @(negedge clk)if(!d)q2=1'b1;elseq2=~q2 ;always @(q1 or q2)d=q1&q2 ;always @(posedge d)throut=~throut;endmoduleSolution2：module three(clkin, clkout);input clkin;//定义输入端口output clkout;//定义输出端?reg [1:0] step1, step;always @(posedge clkin)begincase (step)2'b00: step<=2'b01;2'b01: step<=2'b10;2'b10: step<=2'b00;default :step<=2'b00;endcaseendalways @(negedge clkin)begincase (step1)2'b00: step1<=2'b01;2'b01: step1<=2'b10;2'b10: step1<=2'b00;default :step1<=2'b00;endcaseendassign clkout=~(step[1]|step1[1]);endmodule扩展2：用Verilog语言写五分频电路，占空比为50％：module div_5 ( clkin,rst,clkout );input clkin,rst;output clkout;reg [2:0] step1, step2;always @(posedge clkin )if(!rst)step1<=3'b000;elsebegincase (step1)3'b000: step1<=3'b001;3'b001: step1<=3'b011;3'b011: step1<=3'b100;3'b100: step1<=3'b010;3'b010: step1<=3'b000;default:step1<=3'b000;endcaseendalways @(negedge clkin )if(!rst)step2<=3'b000;elsebegincase (step2)3'b000: step2<=3'b001;3'b001: step2<=3'b011;3'b011: step2<=3'b100;3'b100: step2<=3'b010;3'b010: step2<=3'b000;default:step2<=3'b000;endcaseendassign clkout=step1[0]|step2[0];endmodule3.完成一个既有读功能又有写功能的RAM的Verilog的描述。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2014—2015学年度《数电》期中考试试卷
班别 姓名： 学号：
题 号 一 二 三 四 五 总 分 得 分
一、 填空题（每空1分，共25分）
1、常用数制有十进制、 、 等。
2、在逻辑代数中，A+1= ；B+B = 。
3、数字电路的基本逻辑关系有 、 、 ，基本逻辑运算有 、 、 。
4、逻辑代数中的变量只有 和 两种取值。
5、（123．75）10= （ ）2
6、（1010110010011）2= （ ）16
7、（10110）2=（ ）10
8、数字电路中基本逻辑门是 、 、 。
常用的复合门电路有 、 、 、 。
9、与非门实现的逻辑功能为 。
异或门实现的逻辑功能是 。
10、如果把两输入与非门的两个输入端连在一起使用，它将成为一个 门。
二、 选择题（每题2分，共20分）
1、逻辑代数中的摩根定律可表示为C B A ⋅⋅=( )。
A 、C
B A ++ B 、A ·B ·
C C 、A +B +C
D 、A +B ·C 2、有10101的二进制代码，表示十进制数为( )。
A 、11
B 、21
C 、25
D 、17 —
3、图中这个电路实现什么功能（ ）
A 、Y=1
B 、Y=0
C 、Y=A
D 、Y= A 4、模拟电路与脉冲电路的不同在于（ ） 模拟电路的晶体管多工作在开关状态 脉冲电路的晶体管多工作在饱和状态 模拟电路的晶体管多工作在截止状态 脉冲电路的晶体管多工作在开关状态
≥1 A Y
5、若逻辑函数L=A+ABC+BC+B C，则L可化简为（）
A、L=A+BC
B、L=A+C
C、L=AB+B C
D、L=A
6、在何种输入情况下，“或非”运算的结果是逻辑0,不正确的是( )
A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1，其他输入为0。
7、．一位十六进制数可以用多少位二进制数来表示？（）
A.１
B.２
C.４
D. 16
8、以下表达式中符合逻辑运算法则的是（）
A.C·C=C2
B.1+1=10
C.0<1
D.A+1=1
9、四位16进制数最大的数是（）
A．1111 B .7777 C. FFFF D 都不是
10、以下表达式中符合逻辑运算法则的是（）
四、化简与计算（25分）
1、B A B A B A AB Y +++=
2、BD C A AB D A AD Y ++++=
3、C B A ABC Y +++=
4、计算下列用补码表示的二进制数的代数和。
（1） 01001101+00100110 （2）10011101+01001011
五、有三种化学药品A、B、C，它们之间绝对不能混合使用，试设计一个报警系统，当出现同时取用其中两种药品时给出警示信号。
（15分）
（3）画出逻辑电路。