折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
折叠式共源共栅运算放大器设计说明
折叠式共源共栅运算放大器设计说明一、设计原理二、设计步骤1.确定规格要求：根据实际应用需求确定输入阻抗、输出阻抗、增益、带宽等参数。
2.选择管子：根据需求选择合适的场效应管。
通常选择具有良好参数的MOS管，如低频用的2N7000，高频用的BF861A等。
3.设计共源级：首先设计共源级，这是整个电路的放大核心。
根据增益要求和输入阻抗要求，确定共源电阻的值，再根据场效应管的参数计算源极电流和电压。
同时，要保证共源级的电流和电压工作在合适的范围内，不引起过大的功耗和失真。
4.设计共栅级：共栅级起到输出驱动的作用，可以提供较低的输出阻抗。
根据输出阻抗和带宽要求，选择合适的共栅电阻值和驱动电路的参数。
同时要注意共栅级的工作点和共源级的匹配，以保证电路的整体性能。
5.接入电源电压：根据电路需求，确定合适的电源电压。
注意电源电压的选择要与场效应管的参数相匹配，避免电压过高或过低导致管子失效或工作不稳定。
6.进行仿真和调试：在完成电路设计后，进行电路仿真和调试，检查电路的增益、带宽等参数是否满足设计要求。
可以使用SPICE电路仿真软件进行仿真，根据仿真结果对电路进行调整和优化。
7.布局和绘制电路板：根据电路设计，进行布局和绘制电路板。
布局过程中要注意相邻元件的干扰和电路的稳定性。
绘制电路板时要保持线路的规整和排布的合理性。
8.组装和测试：完成电路板制作后，进行元件的组装和焊接。
然后进行电路的测试和调试，检查电路的工作状态和各项指标是否满足要求。
三、注意事项1.设计时要考虑到电压的限制，避免电路失效或工作不稳定。
2.选择合适的场效应管，根据具体需求选择低频或高频的管子。
3.设计时要注意电路整体性能，使其在增益、带宽等方面满足要求。
4.在进行仿真时，要根据仿真结果对电路进行调整和优化，确保电路性能达到最佳状态。
5.布局和绘制电路板时要注意干扰和稳定性，保持线路的规整和排布的合理性。
6.组装和测试时要仔细检查，确保电路的工作状态和各项指标达到要求。
折叠式共源共栅cmos运算放大器的设计与优化
折叠式共源共栅cmos运算放大器的设计与优化下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!折叠式共源共栅CMOS运算放大器的设计与优化1. 引言在集成电路领域，CMOS运算放大器一直是研究的热点之一。
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计“随着数／模转换器（DAC）、模／数转换器（ADC）的广泛应用，高速运算放大器作为其 部件受到越来越广泛的关注和研究。
速度和 是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而 则与运放的直流增益密切相关。
在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。
1运放结构与选择根据需要，本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间，同时要折衷考虑增益与频率特性及共模抑制比（CMRR）和电源抑制比（PSRR）等性能。
常见的用于主运放设计的结构大致可分3种：两级式（TwoStage）结构、套简式共源共栅（TelescopicCascode）结构及折叠式共源共栅（FoldCascode）结构。
两级式结构的第1级可提供高的直流增益，而第2级提供大的输出摆幅。
但由于第2级电流很大，故使得运放功耗大大增加，同时由于级联而多产生一个非主极点，速度及带宽都有所降低，需进行频率补偿，这样不仅增加的设计复杂度还会大大影响运放的速度；套简式共源共栅结构由于只有2条支路，功耗为三者 ，频率特性 ，但由于需要层叠多级管子，导致输出摆幅很低，在低电压工作下很难正常工作，并且输入输出端不能短接；而折叠式共源共栅结构的各参数特性介于前两者之间，增益基本与套简式共源共栅相同而低于两级运放，虽为4条支路，功耗及频率特性均远好于两级运放，输出摆幅大于套筒式共源共栅结构，输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。
经综合考虑，本设计采用折叠式共源共栅结构作为主运放。
2主运放分析2．1全差分折叠式共源共栅全差分运放即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。
虽然NMOS管中载流子迁移率较大，作为输入器件可达到更高的增益，但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。
一种折叠共源共栅运算放大器的设计
一种折叠共源共栅运算放大器的设计关键词：运算放大器，ADC, DAC,模拟集成电路，混合信号集成电路，跨导运算放大器，共源共栅1 引言随着集成电路技术的不断发展，高性能运算放大器广泛应用于高速模/数转换器（ADC）、数/模转换器（DAC）、开关电容滤波器、带隙电压基准源和精密比较器等各种电路系统中，成为模拟集成电路和混合信号集成电路设计的核心单元电路，其性能直接影响电路及系统的整体性能，高性能运算放大器的设计一直是模拟集成电路设计研究的热点之一，以折衷满足各种应用领域的需要。
许多现代集成CMOS运算放大器被设计成只驱动电容负载。
有了这样只有电容的负载，对于运放放大器，就没有必要使用电压缓存器来获得低输出阻抗，因此，有可能设计出比那些需要驱动电阻负载的运算放大器具有更高速度和更大的信号幅度的运算放大器。
通过在一个只驱动电容负载的运算放大器输出端只有一个高阻抗节点，可以获得这些提高，这些运算放大器在其他节点看到的导纳与MOS管的跨导在一个量级上，因此他们具有低阻抗。
有了所有相对低阻抗的内部节点，运算放大器的速度得到最大化，这里还应该提到的是：这些低节点阻抗使得所有节点而不是输出节点的电压信号降低，然而，各种晶体管的电流信号可能非常大，对这些运算放大器，应看到补偿通常是由负载电容达到的，这样，当负载电容变大，运算放大器通常变得更稳定也更慢，这些现代晶体管最重要的参数之一是他们的跨导值（即输出电流和输入电流的比）。
因此，一些设计者称这些现代运算放大器为跨导运算放大器或者运算跨导放大器（OTA）。
在各种OTA结构中，折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标，这一点在传统的两极运算放大器中是不可能的，特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有用的。
这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器，目前，这样的放大器已被广泛应用无线电通信的集成电路中。
本文介绍的运放是一种采用TSMC 0.18 μm Mixed Signal SALICIDE（1P6M，1.8V/3.3V）CMOS工艺的折叠共源共栅运放，并对其进行了DC，AC及瞬态分析，最后与设计指标进行比较。
折叠共源共栅单级运算放大器设计
折叠共源共栅单级运算放大器设计折叠共源共栅单级运算放大器（FCSG）是一种常用的放大器电路，在电子电路设计和微电子技术中具有广泛的应用。
它是由共源放大器和共栅放大器组成的，可以实现高放大增益、宽带、低噪声和低功耗等特性。
FCSG电路的基本原理是，共源放大器用来实现信号的放大和匹配，而共栅放大器则承担了放大器的输出任务。
在FCSG电路中，信号来源将直接连接到共源极，而输出信号则从共栅极获取。
折叠共源共栅单级运算放大器的设计是一个复杂的过程，需要注意以下几个关键因素：1.电路的电流：FCSG电路的电流是非常重要的参数，因为它决定了电路的增益和功耗。
因此，在设计FCSG电路时，必须考虑到电流大小及其对电路性能的影响。
2.电路的电容：FCSG电路的电容也是关键的因素，它决定了电路的带宽和响应速度。
在FCSG电路设计时，需要合理地规划电容大小和放置位置，以确保电路性能的最佳效果。
3.电路的阻抗匹配：FCSG电路需要从信号源中获取信号，因此必须考虑电路的阻抗匹配问题。
如果电路的输入阻抗和信号源的输出阻抗不匹配，将会影响电路性能。
因此，在FCSG电路设计中，需要使用适当的匹配电路来解决这个问题。
4.电路的噪声：FCSG电路中的噪声也是设计考虑的重要因素之一。
由于FCSG电路通常用于低噪声电路设计，因此需要对电路的噪声进行特殊处理，例如选择低噪声元器件和合理的电路布局等。
总的来说，折叠共源共栅单级运算放大器的设计需要综合考虑电路的电流、电容、阻抗和噪声等因素，以最大程度地实现电路性能的优化。
在实际应用中，还需要结合具体的应用场景和要求，进行合理的电路设计和优化。
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计折叠式共源共栅结构是一种常用于高速CMOS全差分运算放大器设计的电路结构。
它结合了共源和共栅结构的优点，在设计高速差分运算放大器时具有重要的应用价值。
在设计高速CMOS全差分运算放大器时，首先需要确定电路的工作频率和增益要求。
然后，根据设计要求选择合适的MOS管尺寸以及电路拓扑结构。
在采用折叠式共源共栅结构之前，我们先来了解一下共源和共栅结构的特点。
共源结构是一种常见的差分放大器结构，它提供了较大的增益和较高的输入阻抗，但由于电流镜电路(如PMOS电流镜)的引入，使得其增益和频率特性受到限制。
共栅结构是一种常见的高速差分放大器结构，它具有良好的增益和频率特性，但输入阻抗较低。
因此，为了综合考虑增益、频率特性和输入阻抗，我们可以采用折叠式共源共栅结构。
折叠式共源共栅结构的基本原理是将两个共源结构和两个共栅结构连接在一起形成一个差分放大器。
其中，一个共源结构用作输入级，另一个共源结构用作输出级。
同时，一个共栅结构用于提供增益，另一个共栅结构用于提供带宽。
具体来说，折叠式共源共栅结构的输入级包含一个共源结构和一个共栅结构。
其中，共源结构的输入端连接输入信号，输出端通过一个电流源连接到共源结构的源极。
共栅结构通过一个电流源连接到共源结构的源极。
这样，共源结构和共栅结构共同构成输入级。
折叠式共源共栅结构的输出级也包含一个共源结构和一个共栅结构。
其中，共源结构的源极通过一个电流源连接到地，栅极接受输入信号。
共栅结构的源极通过一个电流源连接到共源结构的源极。
这样，共源结构和共栅结构共同构成输出级。
在折叠式共源共栅结构中，输入级的共源结构和共栅结构提供了较大的增益和较高的输入阻抗，输出级的共源结构和共栅结构提供了较大的带宽和较低的输出阻抗。
通过适当选择MOS管的尺寸和电流源的电流，可以实现高速差分运算放大器的设计要求。
综上所述，采用折叠式共源共栅结构可以实现高速CMOS全差分运算放大器的设计。
折叠式共源-共栅运算跨导放大器的设计
《IC课程设计》报告折叠式共源-共栅运算跨导放大器的设计姓名：王志伟学号：U200713959班级：0707院系：控制系专业：自动化同组人姓名：田绍宇胡月目录1设计目标 (1)2相关背景知识 (2)3设计过程 (2)3.1 电路结构设计 (2)3.2 主要电路参数的手工推导 (2)3.2.1直流工作点分析 (2)3.2.2带宽分析及原件参数计算 (3)3.2.3直流增益的小信号模型分析 (4)3.3 计算参数验证 (5)4电路仿真 (5)4.1交流特性仿真 (7)4.2最大输出摆幅仿真 (9)4.3共模输出的仿真验证 (11)5讨论 (12)6收获和建议 (13)7参考文献 (14)摘要：折叠式共源共栅结构的运算放大器不仅能提高增益、增加电源电压噪声抑制比、而且在输出端允许自补偿。
1设计目标设计一款折叠式共源-共栅跨导运算放大器（Design a Folded Cascode OTA），其设计指标见表1，参考电路原理图如下图所示，用0.35um coms工艺。
图：折叠式共源-共栅跨导运算放大器设计步骤与要点：1.直流工作点的分析与设计（DC operation point design and analysis）1) 假设所有的MOS管均工作在饱和区，VGS-VT=200mV，VDD=3V，VSS= 0V，计算OTA的最大输出摆幅。
2) 基于0.35 um CMOS工艺，计算和设计MOS管的尺寸，使OTA电路满足最大输出摆幅的要求。
3) 以下数据可供设计参考L1,2,3,4 = Lmin; Lmin= 1μm。
2.在HSpice电路仿真软件，对所设计的电路进行模拟仿真与设计2相关背景知识随着集成电路技术的不断发展，高性能运算放大器得到广泛应用，其性能直接影响电路及系统的整体性能。
折叠式共源共栅运算放大器具有二阶优化性能，因此设计一个实用价值的折叠式共源共栅运算放大器是非常有现实意义的。
CMOS管的参数并不能通过简单的理论计算进行准确的预测，在给定的工艺条件下，理论计算出的管子宽长不考虑实际情况下工艺条件等诸多外界因素，仿真的结果会和设计指标有很大的差距。
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器设计1.设计原理折叠式共源共栅运放的设计原理主要基于共源共栅电路，通过级联的方式来增加放大器的增益和带宽。
共源共栅电路是一种结合了共源级和共栅级的运放电路，具有高输入阻抗、低输出阻抗和高增益的特点。
通过将两个共源共栅电路级联，可以得到折叠式共源共栅运放，进一步提高增益和带宽。
2.关键参数在设计折叠式共源共栅运放时，需要考虑以下几个关键参数：-增益：增益是指输入信号与输出信号之间的比例关系，是一个放大器的主要性能指标。
在设计过程中，需要确定所需的增益，并根据电路结构进行调整。
-带宽：带宽是指放大器能够放大信号的频率范围。
在设计折叠式共源共栅运放时，需要选择适当的电容和电阻来提供所需的带宽。
-输入阻抗：输入阻抗是指放大器的输入端对外部信号的电阻。
在折叠式共源共栅运放中，可以通过调整栅极电阻和源极电阻来控制输入阻抗。
-输出阻抗：输出阻抗是指放大器的输出端对外部负载的电阻。
在设计过程中，需要考虑输出阻抗对于负载的影响，并选择适当的电路结构来提供所需的输出阻抗。
3.设计流程-确定设计规格：首先需要明确设计的需求，包括增益、带宽和输入输出阻抗等。
-电路拓扑选择：选择折叠式共源共栅电路作为基本电路拓扑。
-参数计算：根据设计规格和电路拓扑，计算所需的电阻、电容等参数。
-电路模拟：使用电路模拟软件，如SPICE，对电路进行仿真，验证设计参数的正确性，并进行性能分析。
-电路调整：根据仿真结果，对电路进行调整，满足设计规格。
-PCB设计：将电路布局成PCB，进行进一步的测试和优化。
-调试与测试：进行电路的调试和测试，对性能进行评估和调整。
4.实际应用折叠式共源共栅运放可应用于各种通信和成像系统中，例如放大器、滤波器、混频器等。
由于折叠式共源共栅运放具有高增益和宽带宽的优势，可以提高信号的质量和速度，使系统更加稳定和可靠。
同时，折叠式共源共栅运放还可以用于低功耗电路设计中，通过优化电路结构和参数选择，降低功耗并提高电路性能。
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
折叠式共源共栅运算放大器设计实验
折叠式共源共栅运算放大器设计实验一、设计步骤1.确定规格和目标：首先确定设计的规格和目标，例如增益、带宽、输入输出电阻等。
2.选择适当的工作点：根据目标确定合适的工作点。
通常，选择中间状态的电流偏置，例如源极电流和漏极电流各占目标电流的一半。
3.估计W/L比例：根据工作点电流和所用晶体管的尺寸参数，估计晶体管的W/L比例。
可以使用厂商提供的模型参数进行计算。
4.电流源设计：设计适当的电流源，用于提供偏置电流。
电流源可以采用单端（如PMOS、NMOS）或差分结构（如源随器）。
5.阶数计算：根据需求和规格，计算需要的放大器阶数。
6.确定并绘制电路拓扑：根据放大器的阶数，选择合适的电路拓扑。
折叠式共源共栅运放通常由两个共源共栅级联组成。
绘制电路图，包括晶体管、电容、电流源等。
7.进行直流偏置分析：进行直流偏置分析，计算电压、电流等参数。
确保电路能够在合适的工作点工作，并且各个极点和零点在期望的频率范围内。
8.进行交流分析：进行交流分析，计算增益、带宽等参数。
可以使用电路仿真软件进行模拟分析，找到需要优化的部分。
9.优化设计：根据仿真结果，逐步调整电路参数，优化设计。
可以通过改变晶体管的W/L比例、电容的数值等参数，使得仿真结果符合要求。
10.布局设计：进行电路的布局设计，包括电源、接地、电容、晶体管等部分的布局。
注意避开毫米波的射频干扰源，并且尽量减少板间互电容等干扰。
11.进行仿真验证：进行全局电路的仿真验证，确保电路能够满足设计要求。
12.绘制电路原理图和PCB板：根据最终的设计结果，绘制电路原理图和PCB板，进行制作。
二、实验过程1.制作PCB板：根据设计的PCB布局图，制作PCB板。
2.感知电路：将制作好的PCB板安装到实验台上，连接电源和信号源。
3.测量电路参数：使用万用表、示波器等仪器，测量电路参数，例如增益、带宽、输入输出电阻等。
4.分析结果：根据测量结果，分析电路的性能是否满足设计要求。
折叠式共源共栅CMOS运算放大器的设计
折叠式共源共栅CMOS运算放大器的设计该电路由两级放大器组成，第一级为共源放大器，第二级为共栅放大器。
下面将详细介绍各个部分的设计步骤和注意事项。
1.设计共源放大器：共源放大器的设计旨在实现高电压增益、宽带宽和稳定的工作点。
主要的设计步骤如下：-根据所需的增益和带宽确定工作点的直流电压和电流。
一般而言，直流电压应足够大，以提供足够的电压增益；而直流电流应适中，以保持功耗的合理范围。
-选择合适的晶体管尺寸和W/L比例，以满足所需的增益和带宽要求。
通常情况下，尺寸越大，增益越高，但同时也会增加功耗。
-设计偏置电路，用以稳定工作点，并提供所需的电流。
常见的偏置电路包括电流镜和电流源。
2.设计共栅放大器：共栅放大器的设计目标是进一步提高增益和带宽，并提供合适的输出电压。
以下是一些重要的设计考虑因素：-通过选择适当的晶体管尺寸和W/L比例，以满足所需的功率增益和输出电压范围。
与共源放大器类似，通常情况下尺寸越大，输出电压范围越大。
-需要设计合适的负载电路，以提供合适的输出电压和输出电流。
常见的负载电路包括电流镜和电流源。
3.总体电路优化：在设计过程中，需要进行一系列的优化步骤，以满足设计要求。
以下是一些常见的优化技术：-频率补偿：通过选择合适的补偿电容和电阻，提高电路的带宽和稳定性。
-去耦电容：通过添加适当的去耦电容，提高电路的低频响应和直流工作点稳定性。
-噪声优化：通过减小晶体管尺寸、优化偏置电路等措施，减小电路的噪声。
综上所述，折叠式共源共栅CMOS运算放大器的设计需要考虑多个方面，包括增益、带宽、工作点、输出电压范围等。
通过合理选择晶体管尺寸和W/L比例、设计合适的负载电路和偏置电路，以及进行适当的优化，可以实现高性能的运算放大器设计。
最后，需要进行电路的仿真和验证，以确保设计的性能符合预期要求。
折叠式共源共栅运算放大器设计
CMOS课程设计折叠式共源共栅运算放大器设计学院: 机械与电子工程学院专业: 电子科学与技术指导老师: 蔡志民班级: 1221401学号: 201220140125姓名: 姜国理报告时间: 2015-07-05一、设计目的设计共源共栅运算放大器，使其满足V DD=5V，功率P=10mW，输出摆幅为2.35V，增益A V约10dB。
使用st02 0.5um 5V CMOS工艺5V晶体管模型。
学习差动放大器DC扫描、AC、瞬态分析的方法。
参数给定：C OX=(εsiεo)/t ox其中εsi=8.85*10-12，εo=3.9，t ox =9nm；u n=350cm2/v/s，u p=100 cm2/v/s。
二、设计步骤本次实验采用IC615设计整个过程。
启动cadence工具，在terminal中输入virtuoso &启动IC615并后台运行，如图所示：启动后CIW窗口如图所示：启动IC615后，新建library取名201220140125，并关联到st02库，如图所示：在library中新建cell,选择schematic原理图输入，并调用st02器件mn及mp,分别修改参数，最后原理图如图所示：参数的设定:1)电流分配:根据10mw的功率，及电源电压5v，由公式p=ui，算出I总=2mA，由电路对称性平均分配电流M0，M1为1mA,M9流过M8,及M10的电流之和也为1mA,其他的管子电流都为0.5mA。
2)过驱动电压分配:电流确定后，根据摆幅2.35v分配过驱动电压，M0,M1的V on=0.45v,M2,3的V on=0.8v,M4,5,8,10的V on=0.8v,M6,7的V on=0.6v,M9的V on=1v。
3)宽长比确定：通过电流与过驱动电压的关系式确定宽长比，由于所有mos管都必须工作在饱和区，所以使用饱和区的电流－过驱动电压的关系：Nmos管：I DS＝1/2u n C OX（W/L）（V GS－V th）2＝1/2u n C OX V OD2＝>（W/L）=(2 I DS) /( u n C OX V OD2)Pmos管：I DS＝1/2u p C OX（W/L）（V GS－V th）2＝1/2u p C OX V OD2＝>（W/L）= (2 I DS)/(u p C OX V OD2)根据公式可得所有mos管的宽长比，分别为：(w/l)0,1=149.25/0.55, (w/l)2,3=22.62/0.55, (w/l)4,5,8,10=5.87/0.5,(w/l)6,7=10.44/0.5, (w/l)9=7.5/0.54)分配初始偏置电压值：mos管阈值电压的初始值由工艺库中给定，pmos管的阈值电压为V th＝－0.8V，nmos管的阈值电压为V th＝0.7V，这些值将在仿真过程中修正。
6 折叠式共源共栅运算放大器设计实验.
以上设置完成后，就可以进行仿真了。
仿真的方法有两种，可以通过点击菜单中的Simulation-Netlist and Run进行网表的提取和仿真；第二种方法是通过快捷方式，即图框中右下角的按钮进行仿真。
运行之后会产生网表和运行图形，点击Result－Print－DC Operating Points查看每个mos管的状态，如下图所示：
3.
1．仿真环境的建立
在设置完图形变量之后，就可以对图形进行仿真了。点击Tools－>Analog Environment进入仿真环境。
2．仿真环境参数设置
i).确定spice模型库文件
库文件路径是：
/cad/smic018_tech/Process_technology/Mixed_Signal/SPICE_model/ms018_v1p6_spe.lib；section定义为tt，最后点Add添加库文件。
国家集成电路人才培养基地
模拟电路高级实验（6）
折叠式运算放大器
2006-07
1.
设计共源共栅运算放大器，使其满足VDD=3.3V，功率P=10mW，输出摆幅为1.95V，增益AV≥80dB。使用SMIC 0.18um 3.3V CMOS工艺3.3V晶体管模型。
学习差动放大器DC扫描、AC、瞬态分析的方法。
＝>（W/L）=(upCOXVOD2) /(2 IDS)
根据公式可得所有mos管的宽长比，分别为：
（W/L）0－1＝388.62；（W/L）2－3＝253.75；（W/L）4－7＝91.3；
（W/L）8＝（W/L）10＝91.3；（W/L）9＝102.7。
根据上面求出的宽长比确定宽度和长度。由于使用工艺库，取L＝1.4um（取L的值较大是为了达到大的增益的要求），同样可以得到各种W值W0，1＝136*4um，W2，3＝88.82*4um，W4，5，6，7＝63.92*2um，W8，10＝63.92*2um，W9＝71.88*2um。
6折叠式共源共栅运算放大器设计实验汇总
6折叠式共源共栅运算放大器设计实验汇总折叠式共源共栅运算放大器是一种常用的电路结构，常用于设计高增益、低功耗的放大器电路。
本文将对这种电路进行实验设计和汇总，总结电路设计过程中的关键问题和解决方法。
首先，我们需要确定设计的目标。
折叠式共源共栅运算放大器的主要性能指标包括增益、带宽、输入电阻、输出电阻、功耗等。
在设计之前，我们要先确定这些性能指标的要求，以便在设计中进行优化。
接下来，我们需要确定电路的工作点。
工作点决定了电路的偏置电流和电压，对放大器的性能起着重要作用。
在折叠式共源共栅运算放大器中，我们可以通过调整源极电流和栅极电压来实现合适的工作点。
一般情况下，我们希望工作点在电压-电流特性曲线的中间位置，以便有足够的线性放大范围。
然后，我们需要选择合适的晶体管。
在折叠式共源共栅运算放大器中，常常选择NMOS晶体管作为放大器管，因为NMOS晶体管具有较好的线性特性和较高的增益。
根据工作点的要求，我们可以在晶体管的数据手册中找到合适的晶体管型号。
接下来，我们需要确定电路的输入阻抗。
由于折叠式共源共栅运算放大器的输入是通过共源极实现的，所以输入阻抗受到源极电流的影响。
为了实现较高的输入阻抗，我们可以选择较大的源极电流。
此外，还可以通过并联电容以降低输入阻抗。
然后，我们需要确定电路的增益和带宽。
增益和带宽是折叠式共源共栅运算放大器的两个主要指标。
增益可以通过选择合适的电阻和电容来调整，通常可以通过负反馈来实现。
带宽则受到晶体管的频率特性限制，可以通过合适的电容和电感来进行补偿。
最后，我们需要进行电路的仿真和测试。
通过电路仿真软件，我们可以验证电路的性能指标是否满足设计要求，并进行一些优化调整。
在测试中，我们可以使用示波器、函数发生器等仪器测量电路的增益、带宽和失调等指标。
综上所述，折叠式共源共栅运算放大器设计的关键问题包括确定设计目标、确定电路的工作点、选择合适的晶体管、确定电路的输入阻抗、确定电路的增益和带宽，以及进行电路的仿真和测试。
6 折叠式共源共栅运算放大器设计实验.
设置DC参量时，首先，要选择Save DC Operating Point项，此项是为了保存静态工作点的；然后在Sweep Variable区域选择Design Variable项，选取变量名称，可以直接输入你所定义的变量名，也可以从下面的Select Design Variable中选择需要扫描的变量，我们这里扫描差动信号的直流分量vdm1。在Sweep Range中选择扫描变量的范围，定义起始点为0V，终止点为3.3V，而且采取线性扫描方式，扫描的步长设为0.01V。
建立的symbol的图形(可以改变图形形状)，如下图所示：
5．加入激励
对于已经生成symbol的图形，需要给输入端加入激励之后才能够进行仿真。需要生成一个新的cell view作仿真，此处起名为sim_pucker-SG，易于统一名称。
Cell view的生成同上所述，在cell view的设计过程中加入刚刚设计的折叠式共源共栅放大器作为仿真模型，对其输入端加激励。
从上面的叙述可知，电容的值是一个根据要求而变化的值，所以我们把电容值设为一个参数cap，在仿真过程中再添加其值。这样只是为了方便更改而已，你也可以直接对负载电容赋值，在仿真时，再根据情况更改电容值。
负载电容的值设为参变量cap，在仿真过程中给定值。
注意：在作仿真图形时，还需要有一个用来规定电源电压值的电路，这是为了防止多个电路中有多个电源电压的情况，这样只需设定一个电源电压来规定电源电压的值，而不会发生冲突。
负载电容值的确定：
对于负载电容值的确定是有要求的，因为题目要求单位增益带宽尽可能的大，所以在满足了增益的情况下，需要主极点越大越好，只有主极点越大才能保证单位增益带宽越大。主极点与输出阻抗和负载电容的乘积的倒数有关，而输出阻抗的值影响增益的大小，如果输出阻抗越大，则增益越大，但是主极点越小，从而使单位增益带宽越小，所以只有在增益一定的情况下改变负载电容的值来增加单位增益带宽。
折叠式共源共栅运算放大器的设计报告
1.1折叠式共源共栅运算放大器的设计电容改至1.8cp静态工作点3.2.5 运算放大器的仿真1. 小信号低频电压增益分析运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数，运放的放大倍数随频率的变化趋势；运放的相位随频率的变化趋势；运放的相位裕度；运放的单位增益带宽。
通过仿真这些特性来鉴别运放的放大能力，稳定性和工作带宽。
运放的输出端接2pF的负载电容，在电源电压为5V ，共模输入电压为2.5V ，在运放输入端接差分交流信号1V ，两输入端的输入交流信号相位相反的条件下做交流小信号分析，可以得到运放的小信号相频和幅频特性如图(3.4)所示。
电路图连接如图3.3，仿真程序见附录1.12.5VAC.1图3.3 低频小信号特性仿真电路连接图图3.4 低频小信号电压增益分析图该运算放大器的小信号低频电压增益可以看出是112.793dB 。
满足设计指标。
2. 单位增益带宽程序跟测量小信号低频电压增益时相同，仿真波形如图3.5所示。
该运算放大器的单位增益带宽可以看出100.927MHz.满足设计指标。
图3.5 低频小信号单位带宽分析图3. 相位裕度仿真：从图上看出相位裕度为180°-127°=53°，满足设计指标。
程序和测量小信号低频电压增益时相同。
仿真波形如图3.6。
图3.6 相位裕度分析图4. 转换速率(slew rate)运放的转换速率是分析运放在大信号作用下的反映速度。
仿真运放的转换速率可将运放的输出端和反相输入端相连构成单位增益结构。
运放的同相输入端输入2V到3V的阶跃信号，利用仿真软件对该电路做瞬态分析得到的输出波形见图3.8，从仿真波形得到：在输出上升曲线的10%和90%处，其电压分别为2.9V和2.1V；时间分别为10.7ns和3.32ns。
运放的转换速率SR=(2.9V-2.1V)/( 10.7nS—3.32nS)=108.4 V/μs，满足运放的转换速率的指标要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
Choose pmos w/l to make their mg and dsr which can match with nmos。
Kay words：Operation amplifiers、common source common gate、pole二、电路设计指标“理想’’运放具有以下的特性：无限大的输入阻抗和输出电流；无限大的转换速率和开环增益；无噪声、失调、功耗浪费和信号失真；无负载、频率和电源电压的限制川。
事实上，没有运放能达到以上所有的特性。
在实际的设计中，运放参数中的大多数都会互相牵制，这将导致设计变成一个多维优化的问题。
Design an operation amplifier, with PMOS inputPower Supply: VDD = 3.3VLoad Capacitor: COUT = 1pFRequirements:Gain: AV > 10000 (80dB)Gain Bandwidth: GBW > 100MHzPhase Margin: PM 60Slew rate: SR> 10V/usSettling time: <1us三．电路结构原理图绘制如图1，两级运放主体结构可以看成两个单级放大器，折叠共源共栅差分输入级和共源增益输出级, 辅助电路为偏置电路和频率补偿电路. 差分输入级采用折叠共源共栅结构输入对管,PMOS 高摆幅电流镜负载; 共源级采用NMOS 放大管, PMOS 管作有源负载; 输出级驱动电容负载CL;一个电容Cc 构成频率补偿电路.该运放的工作原理: 信号由折叠共源共栅差分对管两端输入, 差模电压被转化为差模电流, 差模电流作用在电流镜负载上又转化成差模电压, 信号电压被第一次放大后由共源共栅结构被转化为单端输出, 随即进入共源级再一次被放大后从漏端输出驱动电容负载.1.电路结构折叠式共源共栅放大器电路图密勒补偿技术在共源共栅运放结构中可以有的两种具体实现形式: 一种形式是将补偿电容Cc 连接在运放输出节点X 与运放第一级输出节点Y 之间,这也是传统的密勒补偿电容的一般的连接方法; 另一种形式是将补偿电容Cc 置于输出节点X 与折叠共源共栅连接形式的第一级中的共源共栅器件的源极节点Z 之间, 前后两种连接方式分别称为直接密勒补偿电路和共源共栅密勒补偿电路.图22.极点分析忽略沟道长度调制效应和体效应以及除密勒电容和负载电容之外的电路寄生电容对电路进行初步分析,可以得到共源共栅密勒补偿的两级运放电路小信号等效电路如图：图3 共源共栅密勒补偿的两级运放电路小信号等效电路可以得到直接密勒补偿电路的传递函数假定其主极点和第一次极点满足这样的关系:, 即主极点远小于第一次极点, 那么主极点为:从而, 第一次极点为; 由上面的传递函数, 还可以得到运放系统的零点为:同理可得, 共源共栅密勒补偿电路( 补偿电容连接在输出节点X 与共源共栅器件MN3 源极节点Y之间) 的传递函熟.第一次极点为，零点为W’z=一般情况下，这是比wz大得多的数值. 主极点不变, 次极点变大的结果是, 系统幅频特性曲线直到次极点处都不变, 相频特性十倍主极点频率之后的部分向高频方向平移. 文中的共源共栅密勒补偿电路将系统RHP 零点相对于直接密勒补偿电路移动到了频率更高的地方, 极大地增加了相位域度, 大大降低了密勒补偿电容形成的前馈通路对系统的不良影响.3.增益分析该运算放大器存在两级：(1)Cascode级增大直流增益(2)共源级放大器增益。
第一级增益: A1=-Gm1Ro1=-gm1（（ro1+ro10）//ro9）第二级增益：A2=-Gm2Ro2=-gm12（ro12//ro13）整个放大器增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)≥80DB4.摆率分析定义转换速率sR：输入级4、相位裕度≥60度，增益带宽积≥100MHZ假设运放只有两个极点。
由于密勒补偿电容Cc的存在，p1和p2将会分开的很远。
假定，这样在单位增益带宽频率处第一极点引入-90度相移，整个相位裕量是60度。
所以第二极点在单位增益带宽频率处的相移是-30度。
PM≥60度，，开环增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)，，为得到高的增益带宽积，应该使非主极点最大化。
(1)补偿电容引入的主极点：(2)输出极点：该极点主要是由输出电容Cl引起的。
5、设计电路的优缺点：1) 优点a. 输入共模范围大。
由于采用了PMOS折叠式差分输入结构，输入共模范围可以做到很大，甚至可以低于地电位VSS。
b. 输出摆幅大。
第一级折叠式差分结构克服了套筒式结构的缺点，输出范围本身就已经可以很大。
同时，有第二级放大结构的存在，输出范围可以进一步增大，以达到全摆幅输出。
c. 开环增益高。
共源共栅结构的输出电阻很高，如果加上自举电路部分则更进一步提高了开环增益。
同时又是两级放大，因此开环增益可以做到很高。
d. 稳定性好。
虽然采用了差转单结构增加了一个镜像极点，但与同时带来的镜像零点共同作用使得其影响可以忽略。
电路中采用了密勒补偿，提高了相位裕度，增加了电路稳定性。
2) 缺点a. 功耗较大。
折叠式差分结构由于增加了一条支路，电源输出电流要更多一些。
同时第二级放大电路为配合频率补偿需要增加其跨导，这也在一定程度上增加了功耗。
b. 结构复杂度较高。
相比于单级放大电路和简单差分结构，这里的电路结构较为复杂，所需的偏置电压也较多，设计起来需要考虑的因素也很多。
四、手工计算1）工艺参数（忽略二级效应）：2) 设定基本参数设计过程中首先设定了密勒电容值Cc≥0.22Cl，为保证全摆幅输出，Cc=10pf。
M13 管的过驱动电压应该很小，因此令偏置电压，而其余偏置电压可粗略设定，通过改变相应管子的尺寸进行细调。
这里设定Vb1=2.2，Vb2=1.4，Vb3=2.0。
3）确定运放偏置电流M10 和M11 两管作为电流源，其流过的电流应足以应付大幅度输入电压的要求，故这里令I10=I11=100uA.4)确定两极跨导值根据设计指标的要求GBW >100MHZ,以及GBW =gm1/(6.28Cc),考虑留有一定裕度，故令gm1=0.283ms.由稳定性要求，，考虑留有一定裕度，故令gm2=5ms.5)确定各管尺寸以下对各管尺寸进行手工推导。
M1、2 管的尺寸：M9 管的尺寸：M10、11 管的尺寸：假定M12 管的过驱动电压为0.3V，得到M12 管的尺寸为：从而确定了于是M13 管的尺寸为：M3、4 管流经的电流,估计其源端电压在0.7V 左右，并考虑衬偏效应，可得到其尺寸为：设定M5、6 管的过驱动电压为0.25V，则其尺寸为：估计M7、8 管的源端电压为2.5V，并考虑衬偏效应，可得到其尺寸为：5) 设计电流镜偏置偏置电路部分的结构是根据具体所需的偏压而设计的。
偏置电路的结构与需要偏置电压的部分应保持结构相同，即采用电流镜结构，这样在温度上升或者阈值电压减小时二者的变化规律一致。
这里需要提及的是V b2 和V b3 两个电压。
首先根据运放中被偏置的电路结构确定V b2 应由PMOS 电流镜偏置，V b3 应由NMOS 电流镜偏置。
而，故采用了原理图中所示的偏置结构，其中M19 管工作在线性区。
另一方面，，故采用了原理图中所示的偏置结构。
为精确得到所需的偏置电压，各管的具体尺寸需要在仿真中不断修改。
五．仿真验证*netlist*Cascode opamp simulation.inc'spice.lib'.option postvinn vinn 0 dc 1 ac 1 0vinp vinp 0 dc 1 ac 0 180vdd vdd 0 3.3cout vout 0 1pM1 n2 vinp n3 vdd cmosp w=400u l=8u M2 n1 vinn n3 vdd cmosp w=400u l=8u M3 n5 b3 n1 0 cmosn w=8u l=1uM4 n4 b3 n2 0 cmosn w=8u l=1uM5 n7 n5 vdd vdd cmosp w=80u l=1uM6 n6 n5 vdd vdd cmosp w=80u l=1uM7 n5 b2 n7 vdd cmosp w=20u l=1uM8 n4 b2 n6 vdd cmosp w=20u l=1uM9 n3 b1 vdd vdd cmosp w=200u l=5u M10 n1 b4 0 0 cmosn w=80u l=2uM11 n2 b4 0 0 cmosn w=80u l=2uM12 vout n4 vdd vdd cmosp w=70u l=2u M13 vout b4 0 0 cmosn w=92.8u l=4ucc vout n2 10pVb1 b1 0 2.2Vb2 b2 0 1.4Vb3 b3 0 2.0Vb4 b4 0 0.92.op.dc vinn 0 3.3 0.1.probe dc v(vout).ac dec 10 1 10G.probe ac vdb(vout) vp(vout) .tran 0.1u 50u.probe tran vdb(vout).pz v(vout) vinn.end输出电压相位和增益波形：输出直流电压图：六、结论1.根据题目要求利用pmos作为输入设计的放大器。