折叠式共源共栅运算放大器设计

折叠式共源共栅运算放大器
目录
一．摘要 (2)
二．电路设计指标 (3)
三．电路结构 (3)
四．手工计算 (7)
五．仿真验证 (10)
六．结论 (12)
七．收获与感悟 (12)
八．参考文献 (13)
摘要
运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点
Abstract
Operation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

Choose pmos w/l to make their mg and dsr which can match with nmos。

Kay words：Operation amplifiers、common source common gate、pole
二、电路设计指标
“理想’’运放具有以下的特性：无限大的输入阻抗和输出电流；无限大的转换速率和开环增益；无噪声、失调、功耗浪费和信号失真；无负载、频率和电源电压的限制川。

事实上，没有运放能达到以上所有的特性。

在实际的设计中，运放参数中的大多数都会互相牵制，这将导致设计变成一个多维优化的问题。

Design an operation amplifier, with PMOS input
Power Supply: VDD = 3.3V
Load Capacitor: COUT = 1pF
Requirements:
Gain: AV > 10000 (80dB)
Gain Bandwidth: GBW > 100MHz
Phase Margin: PM 60
Slew rate: SR> 10V/us
Settling time: <1us
三．电路结构
原理图绘制如图1，两级运放主体结构可以看成两个单级放大器，折叠共源共栅差分输入级和共源增益输出级, 辅助电路为偏置电路和频率补偿电路. 差分输入级采用折叠共源共栅结构输入对管,PMOS 高摆幅电流镜负载; 共源级采用NMOS 放大管, PMOS 管作有源负载; 输出级驱动电容负载CL;一个电容Cc 构成频率补偿电路.该运放的工作原理: 信号由折叠共源共栅差分对管两端输入, 差模电压被转化为差模电流, 差模电流作用在电流镜负载上又转化成差模电压, 信号电压被第一次放大后由共源共栅结构被转化为单端输出, 随即进入共源级再一次被放大后从漏端输出驱动电容负载.
1.电路结构
折叠式共源共栅放大器电路图
密勒补偿技术在共源共栅运放结构中可以有的两种具体实现形式: 一种形式是将补偿电容Cc 连接在运放输出节点X 与运放第一级输出节点Y 之间,这也是传统的密勒补偿电容的一般的连接方法; 另一种形式是将补偿电容Cc 置于输出节点X 与折叠共源共栅连接形式的第一级中的共源共栅器件的源极节点Z 之间, 前后两种连接方式分别称为直接密勒补偿
电路和共源共栅密勒补偿电路.
图2
2.极点分析
忽略沟道长度调制效应和体效应以及除密勒电容和负载电容之外的电路寄生电容对电
路进行初步分析,可以得到共源共栅密勒补偿的两级运放电路小信号等效电路如图：
图3 共源共栅密勒补偿的两级运放电路小信号等效电路可以得到直接密勒补偿电路的传递函数
假定其主极点和第一次极点满足这样的关系:
, 即主极点远小于第一次极点, 那么主极点为:从而, 第一次极点为; 由上面的传递函数, 还可以得到运放系统的零点为:
同理可得, 共源共栅密勒补偿电路( 补偿电容连接在输出节点X 与共源共栅器件MN3 源极节点Y之间) 的传递函熟
.
第一次极点为，
零点为W’z=一般情况下，
这是比wz大得多的数值. 主极点不变, 次极点变大的结果是, 系统幅频特性曲线直到次极
点处都不变, 相频特性十倍主极点频率之后的部分向高频方向平移. 文中的共源共栅密勒
补偿电路将系统RHP 零点相对于直接密勒补偿电路移动到了频率更高的地方, 极大地增加
了相位域度, 大大降低了密勒补偿电容形成的前馈通路对系统的不良影响.
3.增益分析
该运算放大器存在两级：(1)Cascode级增大直流增益(2)共源级放大器增益。

第一级增益: A1=-Gm1Ro1=-gm1（（ro1+ro10）//ro9）
第二级增益：A2=-Gm2Ro2=-gm12（ro12//ro13）
整个放大器增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)≥80DB
4.摆率分析
定义转换速率sR：输入级
4、相位裕度≥60度，增益带宽积≥100MHZ
假设运放只有两个极点。

由于密勒补偿电容Cc的存在，p1和p2将会分开的
很远。

假定，这样在单位增益带宽频率处第一极点引入-90度相移，整
个相位裕量是60度。

所以第二极点在单位增益带宽频率处的相移是-30度。

PM≥60度，
，开环增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)，
，为得到高的增益带宽积，应该使非主极点最大化。

(1)补偿电容引入的主极点：
(2)输出极点：该极点主要是由输出电容Cl引起的。

5、设计电路的优缺点：
1) 优点
a. 输入共模范围大。

由于采用了PMOS折叠式差分输入结构，输入共模范围可以做到很大，甚至可以低于地电位VSS。

b. 输出摆幅大。

第一级折叠式差分结构克服了套筒式结构的缺点，输出范围本身就已经可以很大。

同时，有第二级放大结构的存在，输出范围可以进一步增大，以达到全摆幅输出。

c. 开环增益高。

共源共栅结构的输出电阻很高，如果加上自举电路部分则更进一步提高了开环增益。

同时又是两级放大，因此开环增益可以做到很高。

d. 稳定性好。

虽然采用了差转单结构增加了一个镜像极点，但与同时带来的镜像零点共同作用使得其影响可以忽略。

电路中采用了密勒补偿，提高了相位裕度，增加了电路稳定性。

2) 缺点
a. 功耗较大。

折叠式差分结构由于增加了一条支路，电源输出电流要更多一些。

同时第二级放大电路为配合频率补偿需要增加其跨导，这也在一定程度上增加了功耗。

b. 结构复杂度较高。

相比于单级放大电路和简单差分结构，这里的电路结构较为复杂，所需的偏置电压也较多，设计起来需要考虑的因素也很多。

四、手工计算
1）工艺参数（忽略二级效应）：
2) 设定基本参数
设计过程中首先设定了密勒电容值Cc≥0.22Cl，为保证全摆幅输出，Cc=10pf。

M13 管的过驱动电压应该很小，因此令偏置电压，而其余偏置电压可粗略设定，通过改变相应管子的尺寸进行细调。

这里设定Vb1=2.2，Vb2=1.4，Vb3=2.0。

3）确定运放偏置电流
M10 和M11 两管作为电流源，其流过的电流应足以应付大幅度输入电压的要求，故这里令I10=I11=100uA.
4)确定两极跨导值
根据设计指标的要求GBW >100MHZ,以及GBW =gm1/(6.28Cc),
考虑留有一定裕度，故令gm1=0.283ms.由稳定性要求，
，考虑留有一定裕度，故令gm2=5ms.
5)确定各管尺寸
以下对各管尺寸进行手工推导。

M1、2 管的尺寸：
M9 管的尺寸：
M10、11 管的尺寸：
假定M12 管的过驱动电压为0.3V，得到M12 管的尺寸为：
从而确定了
于是M13 管的尺寸为：
M3、4 管流经的电流
,估计其源端电压在0.7V 左右，并考虑衬偏效应，可得到其尺寸为：
设定M5、6 管的过驱动电压为0.25V，则其尺寸为：
估计M7、8 管的源端电压为2.5V，并考虑衬偏效应，可得到其尺寸为：
5) 设计电流镜偏置
偏置电路部分的结构是根据具体所需的偏压而设计的。

偏置电路的结构与需要偏置电压的部分应保持结构相同，即采用电流镜结构，这样在温度上升或者阈值电压减小时二者的变化规律一致。

这里需要提及的是V b2 和V b3 两个电压。

首先根据运放中被偏置的电路结构确定V b2 应由PMOS 电流镜偏置，V b3 应由NMOS 电流镜偏置。

而，
故采用了原理图中所示的偏置结构，其中M19 管工作在线性区。

另一方面，
，故采用了原理图中所示的偏置结构。

为精确得到所需的偏置电压，各管的具体尺寸需要在仿真中不断修改。

五．仿真验证
*netlist
*Cascode opamp simulation
.inc'spice.lib'
.option post
vinn vinn 0 dc 1 ac 1 0
vinp vinp 0 dc 1 ac 0 180
vdd vdd 0 3.3
cout vout 0 1p
M1 n2 vinp n3 vdd cmosp w=400u l=8u M2 n1 vinn n3 vdd cmosp w=400u l=8u M3 n5 b3 n1 0 cmosn w=8u l=1u
M4 n4 b3 n2 0 cmosn w=8u l=1u
M5 n7 n5 vdd vdd cmosp w=80u l=1u
M6 n6 n5 vdd vdd cmosp w=80u l=1u
M7 n5 b2 n7 vdd cmosp w=20u l=1u
M8 n4 b2 n6 vdd cmosp w=20u l=1u
M9 n3 b1 vdd vdd cmosp w=200u l=5u M10 n1 b4 0 0 cmosn w=80u l=2u
M11 n2 b4 0 0 cmosn w=80u l=2u
M12 vout n4 vdd vdd cmosp w=70u l=2u M13 vout b4 0 0 cmosn w=92.8u l=4u
cc vout n2 10p
Vb1 b1 0 2.2
Vb2 b2 0 1.4
Vb3 b3 0 2.0
Vb4 b4 0 0.92
.op
.dc vinn 0 3.3 0.1
.probe dc v(vout)
.ac dec 10 1 10G
.probe ac vdb(vout) vp(vout) .tran 0.1u 50u
.probe tran vdb(vout)
.pz v(vout) vinn
.end
输出电压相位和增益波形：
输出直流电压图：
六、结论
1.根据题目要求利用pmos作为输入设计的放大器。

放大器的增益在80dB以上，带宽大100MHz，输入级采用折叠- 共源共栅结构的两级运算放大器的两种补偿方法, 进行了电路结构、小信号等效电路以及传递函数等方面的分析与比较.
2.完成了在0. 18um CMOS 工艺下的电路仿真. 结果表明, 与直接密勒补偿电路相比, 在直流增益、共模抑制比、电源抑制比等性能参数相近的情况下, 共源共栅密勒补偿电路具有更稳定的频率响应特性、更大的摆率和更小的信号建立时间等特点.
3.输出结果不很完美，但通过本次试验，我们提高了自己动手解决实际问题的能力，增进了对运算放大器本质的理解，受益匪浅。

七、收获与感悟
模拟集成电路分析与设计是一门实践性与设计性都很强的一门课，一次综合性的仿真实验，需要我们将所学几乎所有方面的知识点紧密地结合在一起，在实践中不断考虑各种影响因素，分析各种解决办法。

这对于训练我们的工程素养是大有裨益的。

如果没有前期的手工计算，而是完全盲目地修改参数，那么结果无疑是要失败的。

提高开环增益往往意味着3dB 带宽的下降，稳定性的提高又常常是以增益带宽积下降为代价。

摆率、功耗、速度、面积，各种指标彼此之间形成一个网状，真可谓“牵一发而动全身”。

所以在设计过程当中，要明确目标，先抓住关键因素，同时兼顾各项指标。

感谢老师这个学期精彩的讲课，给我们的学习埋下了扎实的理论基础，在以后的学习过程中，我们会更加努力！
参考文献
1. Philip E．Allen，Douglas R．Holberg．CMOS模拟集成电路设计(第二版)冯军，李智群译．电子工业出版社，
2. 毕查德．拉扎维．模拟CMO S集成电路设计．陈贵灿，程军，张瑞智等译．西安：西安交通大学出版社。

3.Hspice高级教程CMOS 模拟集成电路设计与仿真，罗广孝编，华北电力大学。