第三章 集成逻辑门电路
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数电习题解答_杨志忠_第三章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第三章 集成逻辑门电路练习题P112【题3.1】在图P3.1所示的电路中，发光二极管正常发光的电流范围是8mA ≤I D ≤12mA ，正向压降为2V ，TTL 与非门输出高电平U OH =3V ，输出高电平电流I OH =-300uA ，输出低电平U OL =0.3V ，输出低电平电流I OL =20mA 。
分别求出图P3.1（a ）和（b ）中电阻RL1和RL2的取值范围。
解题思路：选择限流电阻R 的原则是既保证发光二极管正常工作又要保证门的输出电流不超载。
解：（a ）、电路采用输出低电平驱动发光管；此时流过发光管的电流1CC D OL D L V V V I R −−=；根据发光管的工作条件：8mA ≤I D ≤12mA （最大电流小于门的最大输出电流I OL =20mA ），所以可以得到：1225337.5L R Ω≤≤Ω，门电路输出高电平时发光管熄灭电流为零。
（b ）、电路采用输出高电平驱动发光管；此时流过发光管的电流2CC D D OH L V V I I R −=+；根据发光管的工作条件：8mA ≤I D ≤12mA ，所以可以得到：2256.4389.6L R Ω≤≤Ω，同时门电路输出低电平时，门的最大灌入电流要小于I OL =20mA ，由此得到2 4.723520CC OL L OL V V V R I mA−≥==Ω，所以综上所述限流电阻应该为：2256.4389.6L R Ω≤≤Ω。
【3.2】、在图P3.2（a ）~（g ）所示的TTL 门电路中，已知开门电阻R ON =3K Ω，关门电阻R OFF =0.8K 。
试判断哪些门电路能正常工作？哪些门电路不能正常工作？并且写出能正常工作电路的输出逻辑函数表达式。
解题思路：了解各类门电路的逻辑功能，明白TTL 门的开门电阻R ON ≥3K Ω时相当于在输入端得到高电平“1”，关门电阻R OFF ≤0.8K Ω时相当于在输入端得到低电平“0”。
第三章逻辑门电路
4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。
5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，
它是74S系列的后继产品。
7．74ALS系列——为先进低 功耗肖特基系列，
t
50%
主要取决于存储时间ts， 5管门电路 tpd＝40ns
o tpHL tpLH
t
4、功耗
静态功耗：当电路的输出没有状态转换时的 功耗。 例如：便携计算机、手机和PDA等。 动态功耗：CMOS电路在输出发生状态转换时的 功耗。
5、延时——功耗积
Dp tpdPD
tpd=(tPLH+tPHL)/2用平均传输延迟时间， tPLH---由低电平转换到高电平所花的时间.
SN (1)
74 (2)
S (3)
195 (4)
J 封装的4位并行移位寄存器 (5)
司制造的采用陶瓷双列直插
封装形式 J：陶瓷双列直插封装 器件种类：4位并行移位寄存器 器件系列：肖特基74TTL电路系列 产品系列 74系列 制造厂商 SN：美国TEXAS公司制造
TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。
输入电压在3.5V~5.0V范围对应高电平逻辑1 输入电压在0~1.5V范围对应低电平逻辑0
输入低电平上限VIL、输入高电平下限VIH、 输出低电平上限VOL、输出高电平下限VOH、
2.噪声容限
1
VOH(min) VNH VIH(min) VIL(max) VNL
1
在保证输出高、低电平基本不变 的条件下，输入电平的允许波动 范围称为输入端噪声容限。
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
三集成逻辑门电路
平VIH= 3.6V时， VO= VOL =VCES5=0.3V。 即：有0为1；全1为0 真值表为：
真值表 ABF 001 011 101 110
3.逻辑关系：Y= AB
二、TTL与非门的电压传输特性
（1）测试电路
vI
&
vO
+ V －
+ V －
(a)电压传输特性测 试电路
A& B
F
门电路即可实现“与”运算
这种连接方式称为“线与”，可以 节省门电路。
C& D
§3.2 特殊门电路 —— 三态门 TSL
普通逻辑门电路有两个输出：0 和 1
三态门的输出除了 0 和 1 之外，还有一个“高阻态”；其输入端 也多了一个控制端，称为“使能端”。
“高阻态” 相当于将输出端与其他端断开 D1 &
BC段：线性区：0.6V＜vI＜1.3V这时T2管导通处 于放大状态， VC2、 VO随vI的增大而线性降低， 故该段称为线性区。由于T5管的基极电位还低 于0.7V，故T5管仍截止。T3、T4管还是处于导 通状态
CD段：过渡区1.3V＜VI＜1.4V，T5、T2、T3、T4 导通， T2、T5管趋于饱和，T4趋于截止，输出电压 VO随VI增加急剧下降到低电平VO=0.3V。CD段中 点 对 应 的 输 入 电 压 称 阈 值 电 压 VT （ 门 槛 电 压 ） ， VT=1.4V。
VNH
R3
D
E
图2-6 TTL与非门
O 0.5 1 1.5 2 2.5 3 3.5 vI(V) VOFF VON
(b)电压传输特 性
返回
D2
EN
控制 输 入 输出
数电第三章讲解
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。
第 3 章 逻辑门电路总结
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求：
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
《电子技术基础与技能》教案集成逻辑门电路
《电子技术基础与技能》教案-集成逻辑门电路第一章：集成逻辑门电路概述教学目标：1. 理解集成逻辑门电路的概念和分类。
2. 掌握集成逻辑门电路的基本原理和特性。
3. 能够分析集成逻辑门电路的应用和实际意义。
教学内容：1. 集成逻辑门电路的概念和分类。
2. 集成逻辑门电路的基本原理和特性。
3. 集成逻辑门电路的应用和实际意义。
教学方法：1. 采用讲授法，讲解集成逻辑门电路的概念、分类、原理和特性。
2. 通过举例和实际案例，分析集成逻辑门电路的应用和实际意义。
3. 引导学生进行思考和讨论，提高对集成逻辑门电路的理解和认识。
教学评估：1. 进行课堂问答，检查学生对集成逻辑门电路概念和分类的理解。
2. 布置课后习题，巩固学生对集成逻辑门电路原理和特性的掌握。
3. 组织小组讨论，评估学生对集成逻辑门电路应用和实际意义的理解。
第二章：与门（AND Gate）教学目标：1. 理解与门的概念和功能。
2. 掌握与门的真值表和逻辑表达式。
3. 能够分析与门的应用和实际意义。
教学内容：1. 与门的概念和功能。
2. 与门的真值表和逻辑表达式。
3. 与门的应用和实际意义。
教学方法：1. 采用讲授法，讲解与门的概念和功能。
2. 通过举例和实际案例，分析与门的应用和实际意义。
3. 引导学生进行思考和讨论，提高对与门的真值表和逻辑表达式的理解。
教学评估：1. 进行课堂问答，检查学生对与门概念和功能的理解。
2. 布置课后习题，巩固学生对与门的真值表和逻辑表达式的掌握。
3. 组织小组讨论，评估学生对与门应用和实际意义的理解。
第三章：或门（OR Gate）教学目标：1. 理解或门的概念和功能。
2. 掌握或门的真值表和逻辑表达式。
3. 能够分析或门的应用和实际意义。
教学内容：1. 或门的概念和功能。
2. 或门的真值表和逻辑表达式。
3. 或门的应用和实际意义。
教学方法：1. 采用讲授法，讲解或门的概念和功能。
2. 通过举例和实际案例，分析或门的应用和实际意义。
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
模电集成逻辑门电路
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MOS 管构成的逻辑门电路。
CTMT按LO功即S 能即T特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
中规模集成电路(MSI-Medium Scale Integration)，每 片组件内含100~1000个元件(或20~100个等效门)。
大规模集成电路(LSI-Large Scale Integration)， 每片 组件内含1000~100 000个元件(或100~1000个等效门)。
超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100 000个元件(或1000个以上等效门)。
3.1.1三极管的开关特性
⒈ 静态开关作用
ube
ubc
ui
截止 反偏 反偏， iB＝iC ＝0，开关断开。 10K
( 集 射极间近似于断路)
放大 正偏 反偏， iC ＝ βiB， 线性放大。
饱和 正偏 正偏， iB >IBS ， 开关闭合。
( uCE 0.1 ~ 0.3V ,集 射极间近似于短路)
t
uI 负跳变到 iC 下降到
0.1IC(sat) 所需的时间 toff 称
为三极管关断时间。 通常
toff > ton
t 开通关常时工间作主频要率由不于高电时，
荷可存忽储略效开应关引时起间，要而提工高作
开频关率速高度时，必须降考低虑三开极关
管速饱度和是深否度合，适加，速否基则区导存致
数电-第三章逻辑门电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
《电子线路》教案——第三章 逻辑门电路
第一节逻辑门电路（一）教学目的：让学生掌握与门电路的工作原理及符号教学重点：与门电路的逻辑关系教学难点：与门电路的工作原理教学方法：讲授法教学课时：一课时教学过程：一、复习提问：晶体管反相是如何工作的？加速电容有何作用？二、新授：（一）概述：1、逻辑门电路的定义：是指具有多个输入端和一个输出端的开关电路。
2、逻辑电路中0和1的含义：表示两种对立的状态。
并不表示数量的大小。
0和1分别称为逻辑0和逻辑1 3、正、负逻辑体制：若1表示高电平，0表示低电平，称为正逻辑；若1表示低电平，0表示高电平，则称为负逻辑4、基本的逻辑门电路有：与门、或门、非门8.3.1 与门电路一、与逻辑关系当一件事情的几个条件全部具备之后，这件事情才能发生，否则不发生。
这样的因果关系称为与逻辑关系。
举例说明:以开锁为例和书上的开关串联为例。
让学生联系生活说明有哪些常见的与逻辑。
（讨论）二、与门电路1、电路图电路如右图8-9所示3、真值表4、逻辑符号图8－10 与门逻辑符号对于与门电路要重点讲解，但对于其他门电路在相同内容和相似的分析过程中不再重复。
以留给学生一定的思考空间，也为学生的个性化发展提供的前提。
4、逻辑函数式Y＝A·B （中间的点乘也可以去掉）小结：与逻辑关系的定义（强调所有条件均具备）第一节逻辑门电路（二）教学目的：让学生掌握门电路的基本类型教学重点：门电路的逻辑关系教学难点：各门电路的逻辑关系与逻辑表式与真值表的联系教学方法：讲授法教学过程：一、复习提问：1、什么叫与逻辑关系？与门电路的符号怎么画？其功能是什么？二、新授：(一) 或门电路：1、或逻辑关系在决定一件事的各种条件中，到少具备一个条件，这件事就会发生。
这样的因果关系称为或逻辑关系。
举例说明:以开锁为例和书上的开关并联为例。
让学生联系生活说明有哪些常见的或逻辑。
（讨论）2、或门电路（1）、电路图电路如下图8-12所示图8-12 二极管或门电路（1）、真值表V a、V b有一个是高电平（5V）：V o 为高电平；V a、V b两个都为低电3、逻辑符号图8－13 或门逻辑符号4、逻辑函数式Y ＝A ＋B（二）、非门电路：1、1、非逻辑关系：事情和条件总是呈相反状态。
数字电子技术基础：第三章 逻辑门电路
逻辑符号
C
vI /vO
TG
vO /vI
C
C
υo/ υI
2. CMOS传输门电路的工作原理
vI /vO
5V到+5V
C
+5V
TP +5V vO /vI
5V TN
5V
C
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
c=0=-5V， c =1=+5V
1）当c=0， c =1时 GSN= -5V (－5V到+5V)=(0到-10)V
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：<10 ns。
动态功耗
CMOS反相器的PD与f和 2 VDD
CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗
PD=PC+PT
分布电容CL充放电引起的功耗： PC CL fVD2D
CMOS管瞬时交替导通引起的功耗：PT CPD fVD2D
74标准系列 74LS系列
74AS系列
74LVC 74VAUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰 功耗低
74ALS
3.1 概述
门电路：实现基本逻辑/复合逻辑运算的单元电路
逻辑状态的描述—— 正逻辑：高电平→1，低电平→0 负逻辑：高电平→0，低电平→1
缺点：功耗较大/速度较慢
VDD VIH(min) I OH(total) I IH(total)
… …
I0H（total) &1
+V DD RP
&
&1
IIH（total) &
《数字电子技术基础》第3章 门电路
导通
TP vI vO
TN
vo=―１” 截止
vI=1
VDD
截止
T1 vI
vO T2
vo=―０” 导通
静态下，无论vI是高电平还是低电平，T1、T2总有 一个截止，因此CMOS反相器的静态功耗极小。
二、电压传输特性和电流传输特性
T1导通T2截止
电 压 传 输 特 性
T1T2同时导通
T2导通T1截止
噪声电压作用时间越短、电源电压越高，交流噪声容 限越大。
三、动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过
程中，将产生附加的功耗，即为动态功耗。
动态功耗包括：负载电容充放电所消耗的功率PC和 PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。 在工作频率较高的情况下，CMOS反相器的动态功耗 要比静态功耗大得多，静态功耗可忽略不计。
VNL VIL (max) VOL (max)
测试表明：CMOS电路噪声容限 VNH=VNL＝30％VDD，且随VDD的增加而加大。
噪声容限－－衡量门电路的抗干扰能力。 噪声容限越大，表明电路抗干扰能力越强。
§3.3.3 CMOS反相器的静态输入输出特性
一、输入特性 因为MOS管的栅极和衬底之间存在着以SiO2 为介质的输入电容，而绝缘介质非常薄，极易被
S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 （1）优点： 在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。
A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。
A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式（）。
F1F2 (a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F +=12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
同一个电路，在正逻辑系统的的功 能和负逻辑系统中的功能是互为对
偶。
2020/4/17
P7
北京邮电大学 huimin@
目前，大多数数字系统都是正逻辑
系统。
正 逻
但也有少数的系统采用负逻辑，成 为负逻辑系统。
辑 和 负
以后的介绍中，一般都是正逻辑系 统。
逻
辑
2020/4/17
反
UNL = UiL – UOL ≈
相
0.3UDD
器
高电平噪声容限： UNH = UOH – UiH =
UDD–0.7UDD≈ 0.3UDD
2020/4/17
P16
北京邮电大学 huimin@
CMOS
CMOS反相器的电流特性
在静态输入时，反相器的电流近似 等于0。
当CMOS反相器输入电压信号改变状
管
压，叫MOS管的开启电压。
PMOS管的开启电压 UTP < 0 。
当|UGS| ＞ |UTP| 时，PMOS管才导通。
2020/4/17
P9
北京邮电大学 huimin@
MOS
2. NMOS管
NMOS管的导电沟道是N沟道，参与 导电的多数载流子是电子。
NMOS管的阈电压UT = UTN＞0。
P28
北京邮电大学 huimin@
或门：或非门加反相器
CMOS
逻 辑 电 路
2020/4/17
P29
北京邮电大学 huimin@
CMOS
CMOS与或非门
F AB CD
逻 辑 电 路
2020/4/17
P30
北京邮电大学 huimin@
结
构
2020/4/17
P38
北京邮电大学 huimin@
CMOS
三态门的基本用途是
在数字系统中构成总
线(单向总线和双向
总线)，以实现用一
电
根导线 分时传送多
路
路不同数据信号。
的 为了使任何时刻只有
当|UGS|＞|UT|、|UDS|＞|UGS|-|UT| 时，MOS
晶
管工作在恒流区。此时ID基本上不随UDS变 化。
体 管
可调电阻区
当 |UGS| ＞ |UT| ， 且 |UDS|<|UGS|-|UT| 时 ，
MOS管工作在可调电阻区。此时ID随UDS的变
化而变化。
2020/4/17
P13
北京邮电大学 huimin@
体
即UGS = 0时，就已形成表面沟道的，
管
则称为耗尽型MOS管。
在数字集成电路中，多采用增强型
MOS管。
2020/4/17
P12
北京邮电大学 huimin@
MOS
3.2.2 MOS管的三个工作区 截止区
当|UGS|<|UT| 时，MOS管处于截止区， ID≈0。
恒流区
管都导通，输出低
电平。
2020/4/17
P22
北京邮电大学 huimin@
CMOS与非门的工作状态：
CMOS
逻 辑 电 路
2020/4/17
P23
一个输入低电平， 另一个输入高电平
两个都输入高电平
北京邮电大学 huimin@
3.4.2. CMOS或非门
CMOS
NMOS管是并联， PMOS管是串联。
逻 辑 电 路
2020/4/17
P24
只要有一个输入是 高电平，相应的 NMOS管就导通， 输出低电平。
只有所有的输入都 是低电平，PMOS 管都导通，NMOS 管都截止，输出高 电平。
北京邮电大学 huimin@
CMOS或非门的工作状态：
路
极是可以互换使用的。因此，CMOS
传输门的漏极和源极可以互换而不固
定，这样CMOS传输门就是一个双向
开关。
2020/4/17
P33
北京邮电大学 huimin@
CMOS
CMOS传输门输入和输出关系可以 写为F = CS。如果PMOS的栅极和 控制信号C直接连接，则 F CS
围为：Ui=UiH~UDD
反
UiL代表输入低电平 时的最大输入电压
相
值
器
UiH代表输入高电平
时的最小输入电压
值。
2020/4/17
P15
北京邮电大学 huimin@
CMOS
逻辑“0”的输出电平
范围为：UO= 0~UOL
逻辑“1”的输出电平
范围为：UO=
UOH~UDD
低电平噪声容限：
NMOS管符号
2020/4/17
P11
北京邮电大学 huimin@
MOS
3.增强型MOS管和耗尽型MOS管
当MOS管栅源之间未加任何电压时， 漏源之间的衬底表面无沟道形成，只
有在栅源之间外加一定电压时，即当
UGS≥UT时，才形成沟道，这种MOS管 叫增强型MOS 管。
晶
反之，当MOS管栅源之间未加电压
逻
辑
2020/4/17
P6
北京邮电大学 huimin@
所以，存在着两种逻辑系统：正逻
辑系统和负逻辑系统。
正 逻
同样一个逻辑电路，在不同的逻辑 系统中，具有不同的逻辑功能。正
辑
逻辑系统中的与门，在负逻辑系统
和
就是或门。同样，正逻辑系统中的
负
或门，在负逻辑系统中就是与门。
逻 辑
P32
北京邮电大学 huimin@
2. CMOS传输门的工作原理
CMOS
当C＝1时，NMOS管和PMOS管都 导通，在输入和输出之间形成了通道， 相当于开关接通；
当C＝0时，NMOS管和PMOS管都
逻
截止，输入和输出之间被断开。
辑
由于MOS管结构的对称性，在MOS
电
管的源极不和衬底相连时，漏极和源
态时，无论从逻辑“0”变到逻辑
反
“1”，还是从逻辑“1”变到逻辑
相
“0”，都有一段短暂的过渡时间使
器
VTp管和VTN管同时导通，在电源
UDD和地之间建立起低阻通道。
2020/4/17
P17
北京邮电大学 huimin@
CMOS反相器的电流特性
CMOS
反 相 器
2020/4/17
数字集成电路分类：
双极性集成电路：
TTL电路
概
ECL电路 速度快、功耗大
MOS集成电路
述
PMOS电路 NMOS电路
CMOS电路 功耗低、集成度高
2020/4/17
P2
北京邮电大学 huimin@
二极管或门电路：
正
当所有的输入是高电位时，输出高电 位；只要有一个输入是低电位时，输
路
的 输 出
一般反相器的输出就是这 种结构。
NMOS管和PMOS管轮流 工作，形成推挽结构。
结
构
2020/4/17
P37
北京邮电大学 huimin@
CMOS
三态输出
当EN＝0时，
VTP和VTN都截
电
止，F为高阻抗
路
当EN＝1时，输出F的值由另一个输
的
入A来决定。
输
出
逻辑。PMOS管则刚好相反。
2020/4/17
P21
北京邮电大学 huimin@
3.4.1. CMOS与非门
CMOS
NMOS管是串联， PMOS管是并联。
只要有一个输入是
低电平，相应的
逻
PMOS管就导通，
辑
输出高电平。
电
只有所有的输入都
路
是高电平，PMOS 管都截止，NMOS
P8
北京邮电大学 huimin@
MOS
3.2.1. MOS晶体管的分类
1. PMOS管
PMOS管的导电沟道是P沟道，参与 导电的多数载流子是空穴。
MOS管只有当栅极和衬底之间外加一
晶 体
定电压，且栅源电压UGS大于某 一值 时，才能在漏源之间形成沟道。我们 称使漏源之间形成沟道的外加栅源电
正
出的。
逻 这样的逻辑系统称为正逻辑系统。
辑 如果用低电平代表逻辑1，高电平
和
代表逻辑0，这样的逻辑系统称为
负
负逻辑系统。
逻 上述电路在负逻辑系统中的逻辑关
辑
系就不是逻辑或门了。
2020/4/17
P5
北京邮电大学 huimin@
上述电路的电压关系：
正
逻
辑
和 负
负逻辑系统中该电路的逻辑关系：
逻
入与非门扩展为8输入与非门的连接。
辑
电
路
2020/4/17
P26
北京邮电大学 huimin@
缓冲器：反相器和反相器连接而成。
CMOS
逻 辑 电 路
2020/4/17
P27
北京邮电大学 huimin@
与门：与非门加反相器。
CMOS
逻 辑 电 路
2020/4/17
CMOS其它逻辑门电路是由NMOS 管组成的逻辑模块和PMOS管组成
的逻辑模块连接而成的。
每个输入信号同时接一个NMOS管和
一个PMOS管，即NMOS管和PMOS管永
逻
远成对出现。
辑 NMOS逻辑块按“串与并或”的规律
电 路
组成，PMOS逻辑块按“串或并与” 的规律组成。即NMOS管串联实现 “与”逻辑，NMOS管并联实现“或”
2020/4/17
P35
北京邮电大学 huimin@
CMOS
逻 电路的功能可以如以下的表格所示 辑 电 路