第三章 集成逻辑门电路

围为：Ui=UiH~UDD
反
UiL代表输入低电平 时的最大输入电压
相
值
器
UiH代表输入高电平
时的最小输入电压
值。
2020/4/17
P15
北京邮电大学 huimin@bupt.edu.cn
CMOS
逻辑“0”的输出电平
范围为：UO= 0~UOL
逻辑“1”的输出电平
范围为：UO=
UOH~UDD
低电平噪声容限：
CMOS传输门和CMOS反相器一样，
逻
是最基本的CMOS单元电路，它和
辑
其它CMOS门电路一起可以组成各
电
种复杂的CMOS逻辑电路。
路
2020/4/17
P34
北京邮电大学 huimin@bupt.edu.cn
以下用四个CMOS传输门组成的电 路的表达式为：
CMOS
逻
辑
电 路
这个电路实际完成了一种多功能逻 辑电路。
2020/4/17
P19
北京邮电大学 huimin@bupt.edu.cn
3.3.4. CMOS反相器的平均传输时间
ui
t pd
1 2 (t pd1
t pd 2 )
50%
CMOS
o
t
反 uo
相
器
50%
o
t
2020/4/17
P20
tpd1
tpd2
北京邮电大学 huimin@bupt.edu.cn
CMOS
态时，无论从逻辑“0”变到逻辑
反
“1”，还是从逻辑“1”变到逻辑
相
“0”，都有一段短暂的过渡时间使
器
VTp管和VTN管同时导通，在电源
UDD和地之间建立起低阻通道。
2020/4/17
P17
北京邮电大学 huimin@bupt.edu.cn
CMOS反相器的电流特性
CMOS
反 相 器
2020/4/17
P32
北京邮电大学 huimin@bupt.edu.cn
2. CMOS传输门的工作原理
CMOS
当C＝1时，NMOS管和PMOS管都 导通，在输入和输出之间形成了通道， 相当于开关接通；
当C＝0时，NMOS管和PMOS管都
逻
截止，输入和输出之间被断开。
辑
由于MOS管结构的对称性，在MOS
电
管的源极不和衬底相连时，漏极和源
2020/4/17
P35
北京邮电大学 huimin@bupt.edu.cn
CMOS
逻 电路的功能可以如以下的表格所示 辑 电 路
2020/4/17
P36
北京邮电大学 huimin@bupt.edu.cn
CMOS
在CMOS集成电路中有三种输出结 构：推挽输出、三态输出和漏极开 路输出。
电 推挽输出
晶
只有当UGS＞UTN 时， NMOS管才导通。 由于它是电子导电，因此，NMOS管的
体
工作速度比PMOS管高。
管
NMOS管的衬底要接电路中最低电位点，
PMOS管的衬底要接电路中最高电位点。
2020/4/17
P10
北京邮电大学 huimin@bupt.edu.cn
MOS
PMOS管符号
晶 体 管
正
出的。
逻 这样的逻辑系统称为正逻辑系统。
辑 如果用低电平代表逻辑1，高电平
和
代表逻辑0，这样的逻辑系统称为
负
负逻辑系统。
逻 上述电路在负逻辑系统中的逻辑关
辑
系就不是逻辑或门了。
2020/4/17
P5
北京邮电大学 huimin@bupt.edu.cn
上述电路的电压关系：
正
逻
辑
和 负
负逻辑系统中该电路的逻辑关系：
当|UGS|＞|UT|、|UDS|＞|UGS|-|UT| 时，MOS
晶
管工作在恒流区。此时ID基本上不随UDS变 化。
体 管
可调电阻区
当 |UGS| ＞ |UT| ， 且 |UDS|<|UGS|-|UT| 时 ，
MOS管工作在可调电阻区。此时ID随UDS的变
化而变化。
2020/4/17
P13
北京邮电大学 huimin@bupt.edu.cn
CMOS
CMOS异或门
F AB AB AB AB
异或门是按同或门之非
来实现的。这样可以少
逻
用一个反相器。
辑
电
路
2020/4/17
P31
北京邮电大学 huimin@bupt.edu.cn
CMOS传输门 1. CMOS传输门的电路结构
CMOS
逻
辑
电
传输门电路
传输门符号 国外逻辑符号
路
2020/4/17
NMOS管符号
2020/4/17
P11
北京邮电大学 huimin@bupt.edu.cn
MOS
3.增强型MOS管和耗尽型MOS管
当MOS管栅源之间未加任何电压时， 漏源之间的衬底表面无沟道形成，只
有在栅源之间外加一定电压时，即当
UGS≥UT时，才形成沟道，这种MOS管 叫增强型MOS 管。
晶
反之，当MOS管栅源之间未加电压
数字集成电路分类：
双极性集成电路：
TTL电路
概
ECL电路 速度快、功耗大
MOS集成电路
述
PMOS电路 NMOS电路
CMOS电路 功耗低、集成度高
2020/4/17
P2
北京邮电大学 huimin@bupt.edu.cn
二极管或门电路：
正
当所有的输入是高电位时，输出高电 位；只要有一个输入是低电位时，输
反
UNL = UiL – UOL ≈
相
0.3UDD
器
高电平噪声容限： UNH = UOH – UiH =
UDD–0.7UDD≈ 0.3UDD
2020/4/17
P16
北京邮电大学 huimin@bupt.edu.cn
CMOS
CMOS反相器的电流特性
在静态输入时，反相器的电流近似 等于0。
当CMOS反相器输入电压信号改变状
结
构
2020/4/17
P38
北京邮电大学 huimin@bupt.edu.cn
CMOS
三态门的基本用途是
在数字系统中构成总
线(单向总线和双向
总线)，以实现用一
电
根导线 分时传送多
路
路不同数据信号。
的 为了使任何时刻只有
管都导通，输出低
电平。
2020/4/17
P22
北京邮电大学 huimin@bupt.edu.cn
CMOS与非门的工作状态：
CMOS
逻 辑 电 路
2020/4/17
P23
一个输入低电平， 另一个输入高电平
两个都输入高电平
北京邮电大学 huimin@bupt.edu.cn
3.4.2. CMOS或非门
CMOS其它逻辑门电路是由NMOS 管组成的逻辑模块和PMOS管组成
的逻辑模块连接而成的。
每个输入信号同时接一个NMOS管和
一个PMOS管，即NMOS管和PMOS管永
逻
远成对出现。
辑 NMOS逻辑块按“串与并或”的规律
电 路
组成，PMOS逻辑块按“串或并与” 的规律组成。即NMOS管串联实现 “与”逻辑，NMOS管并联实现“或”
逻辑。PMOS管则刚好相反。
2020/4/17
P21
北京邮电大学 huimin@bupt.edu.cn
3.4.1. CMOS与非门
CMOS
NMOS管是串联， PMOS管是并联。
只要有一个输入是
低电平，相应的
逻
PMOS管就导通，
辑
输出高电平。
电
只有所有的输入都
路
是高电平，PMOS 管都截止，NMOS
CMOS
3.3.1. CMOS反相器的结构及工作原理
标准的CMOS反相器是由PMOS负载管 (VTP)和NMOS驱动管(VTN)串联组成。
当输入Ui=0V时，VTP管的 |UGS|=|-UDD|>|UTP|, VTN管的
反
UGS=0V< UTN，故VTN管截止， VTP管导通。输出等于高电平
CMOS
逻 辑 电 路
2020/4/17
P25
两个都输入低电平
一个输入低电平， 另一个输入高电平
北京邮电大学 huimin@bupt.edu.cn
CMOS
3.4.3. 门的输入端数的扩展
门的输入端数又叫门的扇入系数，用 Ni表示。
要扩展门的输入端数，可以用两级门
电路进行级连来得到。下图是将4输
逻
入与非门扩展为8输入与非门的连接。
辑
电
路
2020/4/17
P26
北京邮电大学 huimin@bupt.edu.cn
缓冲器：反相器和反相器连接而成。
CMOS
逻 辑 电 路
2020/4/17
P27
北京邮电大学 huimin@bupt.edu.cn
与门：与非门加反相器。
CMOS
逻 辑 电 路
2020/4/17
逻
辑
2020/4/17
P6
北京邮电大学 huimin@bupt.edu.cn
所以，存在着两种逻辑系统：正逻
辑系统和负逻辑系统。
正 逻
同样一个逻辑电路，在不同的逻辑 系统中，具有不同的逻辑功能。正
辑
逻辑系统中的与门，在负逻辑系统
和
就是或门。同样，正逻辑系统中的
负
或门，在负逻辑系统中就是与门。
逻 辑
相
UDD 。
器
当Ui= UDD 时，VTP管的UGS=0V,
VTN管的UGS= UDD> UTN，故VTN
管导通，VTP管截止。输出等于
低电平0V。
2020/4/17
P14
北京邮电大学 huimin@bupt.edu.cn
CMOS
3.3.2. CMOS反相器的电压传输特性
逻辑“0”的输入范
围为：Ui = 0~UiL ; 逻辑“1”的输入范
路
极是可以互换使用的。因此，CMOS
传输门的漏极和源极可以互换而不固
定，这样CMOS传输门就是一个双向
开关。
2020/4/17
P33
北京邮电大学 huimin@bupt.edu.cn
CMOS
CMOS传输门输入和输出关系可以 写为F = CS。如果PMOS的栅极和 控制信号C直接连接，则 F CS
体
即UGS = 0时，就已形成表面沟道的，
管
则称为耗尽型MOS管。
在数字集成电路中，多采用增强型
MOS管。
2020/4/17
P12
北京邮电大学 huimin@bupt.edu.cn
MOS
3.2.2 MOS管的三个工作区 截止区
当|UGS|<|UT| 时，MOS管处于截止区， ID≈0。
恒流区
管
压，叫MOS管的开启电压。
PMOS管的开启电压 UTP < 0 。
当|UGS| ＞ |UTP| 时，PMOS管才导通。
2020/4/17
P9
北京邮电大学 huimin@bupt.edu.cn
MOS
2. NMOS管
NMOS管的导电沟道是N沟道，参与 导电的多数载流子是电子。
NMOS管的阈电压UT = UTN＞0。
逻
出就是低电位。
辑
和
负
逻
辑
2020/4/17
P3
北京邮电大学 huimin@bupt.edu.cn
或门电路的电压关系：
概
正
逻
辑
和 负
或门电路的逻辑关系：
逻
辑
述
2020/4/17
P4
北京邮电大学 huimin@bupt.edu.cn
以上的逻辑关系是在高电平代表逻
辑1，低电平代表逻辑0的情况下得
P18
北京邮电大学 huimin@bupt.edu.cn
CMOS
3.3.3. CMOS反相器的功耗
静态功耗
PS = IDD •UDD
由于静态电流很小，静态功耗也很小。
动态功耗
反 相 器
PD = CPD·(UDD)2 ·fi 功耗电容CPD ≈ 20 PF 。随着工作频
率fi的增加，动态功耗也会增加。
P28
北京邮电大学 huimin@bupt.edu.cn
或门：或非门加反相器
CMOS
逻 辑 电 路
2020/4/17
P29
北京邮电大学 huimin@bupt.edu.cn
CMOS
CMOS与或非门
F AB CD
逻 辑 电 路
2020/4/17
P30
北京邮电大学 huimin@bupt.edu.cn
CMOS
NMOS管是并联， PMOS管是串联。
逻 辑 电 路
2020/4/17
P24
只要有一个输入是 高电平，相应的 NMOS管就导通， 输出低电平。
只有所有的输入都 是低电平，PMOS 管都导通，NMOS 管都截止，输出高 电平。
北京邮电大学 huimin@bupt.edu.cn
CMOS或非门的工作状态：
P8
北京邮电大学 huimin@bupt.edu.cn
MOS
3.2.1. MOS晶体管的分类
1. PMOS管
PMOS管的导电沟道是P沟道，参与 导电的多数载流子是空穴。
MOS管只有当栅极和衬底之间外加一
晶 体
定电压，且栅源电压UGS大于某 一值 时，才能在漏源之间形成沟道。我们 称使漏源之间形成沟道的外加栅源电
路
的 输 出
一般反相器的输出就是这 种结构。
NMOS管和PMOS管轮流 工作，形成推挽结构。
结
构
2020/4/17
P37
北京邮电大学 huimin@bupt.edu.cn
CMOS
三态输出
当EN＝0时，
VTP和VTN都截
电
止，F为高阻抗
路
当EN＝1时，输出F的值由另一个输
的
入A来决定。
输
出
同一个电路，在正逻辑系统的的功 能和负逻辑系统中的功能是互为对
偶。
2020/4/17
P7
北京邮电大学 huimin@bupt.edu.cn
目前，大多数数字系统都是正逻辑
系统。
正 逻
但也有少数的系统采用负逻辑，成 为负逻辑系统。
辑 和 负
ຫໍສະໝຸດ Baidu
以后的介绍中，一般都是正逻辑系 统。
逻
辑
2020/4/17