集成电路制造工艺_百度文库(精)
集成电路基本制造工艺
– Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级 – （绝对不许用手摸硅片—防止Na+沾污。）30
Sc
Sc
xJ
xJ
立体图
柱面
平面 球面
横向扩展宽度=0.8xj
剖面图
杂质横向扩散示意图
31
离子注入
离子注入是另一种掺杂技术，离子 注入掺杂也分为两个步骤：离子注入和 退火再分布。离子注入是通过高能离子 束轰击硅片表面，在掺杂窗口处，杂质 离子被注入硅本体，在其他部位，杂质 离子被硅表面的保护层屏蔽，完成选择 掺杂的过程。进入硅中的杂质离子在一 定的位置形成一定的分布。通常，离子 注入的深度(平均射程)较浅且浓度较大， 必须重新使它们再分布。掺杂深度由注 入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定。
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子 及各种原子基团等)与材料发生化学反应或通过 轰击等物理作用而达到刻蚀的目的。
26
集成电路制造技术
Fundamentals of IC Analysis and Design (3)
• MBE的不足之处在于产量低。
Fundamentals of IC Analysis and Design (3)
英国VG Semicom公司型号为V80S-Si的MBE设备关键部分照片
Fundamentals of IC Analysis and Design (3)
3.2 掩膜(Mask)的制版工艺
30m
100 m 头发丝粗细
50m
30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
Fundamentals of IC Analysis and Design (3)
芯片制造过程
Fundamentals of IC Analysis and Design (3) 硅片
3.2.1 外延生长(Epitaxy)
外延生长的目的
• 半导体工艺流程中的基片是抛光过的晶圆基片,直经 在50到200mm(2-8英寸)之间,厚度约几百微米。
• 尽管有些器件和IC可以直接做在未外延的基片上,但 大多数器件和IC都做在经过外延生长的衬底上。原 因是未外延过的基片性能常常不能满足要求。外延 的目的是在衬底材料上形成具有不同的掺杂种类及 浓度,因而具有不同性能的单晶材料。
Fundamentals of IC Analysis and Design (3)
集成电路制造工艺
集成电路制造工艺
一、集成电路(Integrated Circuit)制造工艺
1、光刻工艺
光刻是集成电路制造中最重要的一环，其核心在于成膜工艺，这一步
将深受工业生产，尤其是电子产品的发展影响。
光刻工艺是将晶体管和其
它器件物理分开的技术，可以生产出具有高精度，高可靠性和低成本的微
电子元器件。
a.硅片准备：在这一步，硅片在自动化的清洁装置受到清洗，并在多
次乳液清洗的过程中被稀释，从而实现高纯度。
b.光刻：在这一步，光刻技术中最重要的参数是刻蚀精度，其值很大
程度上决定着最终的制造成本和产品的质量。
光刻体系中有两个主要部分：照明系统和光刻机。
光刻机使用一种特殊的光刻液，它可以将图形转换成
光掩膜，然后将它们转换成硅片上的图形。
在这一步，晶圆上的图像将逐
步被清楚的曝光出来，刻蚀精度可以达到毫米的程度。
c.光刻机烙印：在这一步，将封装物理图形输出成为光刻机可以使用
的信息，用于控制光刻机进行照明和刻蚀的操作。
此外，光刻机还要添加
一定的标识，以方便晶片的跟踪。
2、掩膜工艺
掩膜工艺是集成电路制造的一个核心过程。
它使用掩模薄膜和激光打
击设备来将特定图案的光掩膜转换到晶圆上。
使用的技术包括激光掩膜、
紫外光掩膜等。
集成电路制造工艺
集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。
这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。
集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。
结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。
在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。
1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。
集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。
人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。
在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。
表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。
微电子09集成电路制造工艺
集成电路制造技术的发展推动了电子技术的进步， 促进了信息产业的发展。
集成电路制造的流程
材料准备
选择合适的衬底材料，并进行清 洗和加工。
图形制备
将电路设计转换为实际的生产图 形，并进行光刻和刻蚀。
薄膜制备
在衬底上沉积所需的薄膜材料， 如金属、介质等。
互连
将电路元件和互连线连接起来， 形成完整的电路系统。
集成电路制造是将电子元器件和电路设计转变为实际可用的集成 电路的过程，包括材料准备、图形制备、薄膜制备、掺杂、刻蚀 、互连等多个环节。
集成电路制造的重要性
提高性能
集成电路制造技术能够将更多的电子元器件集成到 更小的空间内，从而提高电子产品的性能。
降低成本
集成电路制造技术能够实现大规模生产，降低单个 元器件的成本，从而降低整个电子产品的成本。
80%
导体材料
如金、银、铜等，用于制造集成 电路中的导线和连接器。
微电子设备
刻蚀设备
用于在半导体材料上刻蚀出电 路和元件的轮廓。
镀膜设备
用于在半导体材料上沉积金属 或化合物，形成电路和元件的 导线和介质层。
检测设备
用于检测集成电路的质量和性 能，如电子显微镜、X射线检 测仪等。
微电子材料与设备的发展趋势
新材料的研发和应用
随着集成电路技术的发展，对材料的 要求越来越高，需要不断研发新的材 料来满足集成电路的性能和可靠性要 求。
高精度设备的研发和应用
智能制造技术的应用
将人工智能、大数据等技术与微电子 制造相结合，实现智能化制造，提高 生产效率和产品质量。
为了制造更小、更复杂的集成电路， 需要研发更高精度的设备来提高制造 效率和产品质量。
第3章集成电路制造工艺(1)
2019/8/13
10
集成电路设计原理
引言
9. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式 工业发达国家通过组织无生产线IC设计的芯片
计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。 这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
2019/8/13
45
集成电路设计原理
1.2.3 局部氧化的作用 1. 提高场区阈值电压 2. 减缓表面台阶 3. 减小表面漏电流
N-阱
P-Sub
2019/8/13
46
集成电路设计原理
1.2.4 硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用
来形成MOS管的沟道区，使MOS管的沟道 尺寸更精确，寄生电容更小。
注：下次上课时需要交前一次课的作 业，做为平时成绩的一部分。不能代交！
2019/8/13
29
集成电路设计原理
§1.2 N阱硅栅CMOS 集成电路制造工艺
2019/8/13
30
集成电路设计原理
思考题
1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？
（Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？
N-阱
P-Sub
2019/8/13
47
集成电路设计原理
集成电路制造工艺
集成电路制造工艺一、集成电路设计与制造的主要流程设计---掩膜版---芯片制造—芯片检测—封装—测试沙子—硅锭---晶圆设计：功能要求—行为设计—行为仿真---时序仿真—布局布线—版图---后仿真。
展厅描述的是制造环节过程，分为晶圆制造与芯片制造工艺。
图形转换，将设计在掩膜版上的图形转移到半导体单晶片上。
光刻：光刻胶、掩膜版、光刻机三要素。
光刻刻蚀：参杂，根据设计需要，将各种杂质掺杂在需要的位置上，形成晶体管接触等制作各种材料的薄膜二、晶圆制造1. 沙子：硅是地壳内第二丰富的元素，脱氧后的沙子(尤其是石英)最多包含25％的硅元素，主要以二氧化硅(SiO2)的形式存在。
2. 硅熔炼：通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。
（本文指12英寸/300毫米晶圆级，下同。
）3.单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999％。
4. 硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆(Wafer)。
5. 晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。
Intel自己并不生产这种晶圆，而是从第三方半导体企业那里直接购买成品，然后利用自己的生产线进一步加工，比如现在主流的45nm HKMG(高K金属栅极)。
Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米。
三、芯片制造过程6. 光刻胶(Photo Resist)：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。
晶圆旋转可以让光刻胶铺的非常薄、非常平。
光刻一：光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。
掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。
一般来说，在晶圆上得到的电路图案是掩模上图案的四分之一。
集成电路的基本制造工艺
集成电路的基本制造工艺
内容多样，条理清晰
一、介绍
集成电路（Integrated Circuit，简称IC）是由大量集成电路元件、连接件、封装材料及其它辅助组件所组成，具有一定功能的电路，它将一
整套电路功能集成在一块微小的半导体片上，以微小的面积实现原来繁杂
的电路的功能，是1958年法国发明家约瑟夫·霍尔发明的结果，后经过
不断发展，已成为当今电子技术发展的核心产品。
二、制造工艺
1.半导体基材准备
半导体基材是制造集成电路的重要组成部分，制造基材的原材料主要
是晶圆，晶圆具有半导体特性，可用于加工成成型小型集成电路，晶圆的
基材制作工艺分为光刻、热处理和清洗三个步骤。
a.光刻
光刻的主要作用是将晶圆表面拉伸形成镜面，具体过程是将晶圆表面
上要制作的电路图案在晶圆上曝光，然后漂白，最后将原有晶圆形成的电
路图案抹去，晶圆表面上形成由其他物质覆盖的晶粒。
b.热处理
热处理是将晶圆暴露在高温环境中，内部离子的运动数量增加，使晶
体结构变化，以及晶粒的大小增加。
这样晶圆表面就可以形成由可控制的
晶体构造来定义的复杂电路模式。
c.清洗。
集成电路制造工艺
集成电路制造工艺介绍集成电路制造工艺是指将电子元器件、线路和互连形成集成电路产品的过程。
随着技术的进步，集成电路制造工艺已经成为现代电子行业的关键环节之一。
本文将介绍集成电路制造工艺的基本概念、流程和主要制造工艺技术。
基本概念集成电路集成电路（Integrated Circuit，简称IC）是将大量的电子元器件（如晶体管、电容器等）、电路和互连线路集成在一个单一的芯片上的电子器件。
这种集成能够大幅度提高电路的可靠性和性能。
集成电路广泛应用于计算机、通信、嵌入式系统等领域。
制造工艺集成电路制造工艺是指在半导体材料上通过一系列的生产步骤，将电子元器件、线路和互连形成集成电路产品的过程。
制造工艺的核心目标是将集成电路的功能元件和互连线路精确地制造到芯片上，并与其他元器件进行可靠的连接。
制造工艺流程集成电路制造工艺通常包括以下几个主要步骤：1. 半导体材料准备半导体材料是制造集成电路的基础材料，常见的半导体材料包括硅、砷化镓等。
在制造工艺开始之前，需要对半导体材料进行准备和处理，包括去除杂质、增加纯度等。
2. 晶圆制备晶圆是制造芯片的基板，通常由半导体材料制成。
晶圆一般具有圆形形状，平整度非常高。
晶圆制备过程包括材料切割、研磨、抛光等步骤，以获得适合制造芯片的晶圆。
3. 光刻光刻是制造工艺中非常关键的一个步骤，主要用于在晶圆上形成图案。
光刻过程中使用光刻胶和掩模，通过光照、显影等步骤，将芯片的图案形成在光刻胶层上。
4. 刻蚀刻蚀是将光刻胶层和晶圆上不需要的部分删除的过程。
刻蚀过程中使用化学物质或物理方法，将芯片上的材料去除，只留下光刻胶层下的图案。
5. 沉积沉积是向晶圆上添加新的材料的过程。
沉积常用于填充刻蚀后的结构空隙，形成连接线或其他元器件。
6. 金属化金属化是为了增加电路的导电性，将金属材料沉积在晶圆上，形成连线和连接电路。
7. 封装测试封装是将制造好的芯片通过封装工艺封装成完整的芯片产品的过程。
集成电路制造工艺
集成电路制造工艺1.集成电路的制作可以分为三个阶段：①硅晶圆片的制作；②集成电路的制作；③集成电路的封装。
2.集成电路的技术发展趋势：是向较大的硅晶圆片及较小的特征尺寸方向发展。
3.多晶硅的制备方法：四氯化硅氢还原法；三氯氢硅氢还原法；硅烷热分解法。
4.多晶硅提纯的方法：精馏法；吸附法;区域提纯法(最有效的方法) 。
5.制备单晶硅的方法：直拉法；悬浮区熔法。
6.单晶硅的直拉法制备方法：⑴清洁处理；⑵装炉；⑶加热熔化；⑷拉晶。
7.拉晶的步骤：①下种：是指下降籽晶与硅熔液面接触进行引晶，下种之前先将温度降到比硅熔点稍低一些的温度。
待温度稳定以后，再开始下降籽晶至离高温面很近处，对籽晶进行2—3min的预热。
注意：温度要控制好，过高，籽晶很容易快速熔断；过低，引起结晶，产生多晶或者位错。
②缩颈：下种后注意观察光圈的变化，当光圈变圆之后，再略等3—5min，略升一些温度，起拉进行缩颈。
也就是说缩颈是使单晶长得比籽晶略细一些，便于消除籽晶中原有位错。
；③放肩：缩颈之后，要略微降温、降速，让晶体逐渐长大到所需的直径。
在这过程中，单晶体的特征逐步显露，单晶体表面将出现明显的对称棱线；④等径生长：当放肩到接近所需要的直径之前，提高温度，则单晶体进入等经生长。
此时要严格控制温度，使得单晶体生长外形均匀、等经，还可以避免各种热应力缺陷产生；⑤收尾拉光：当拉到尾部时，坩埚内液体较少，此时适当提高温度，加速使坩埚内液体全部拉光。
其目的是为了保持石英坩埚完整，否则，残留的石英坩埚中的少量熔硅凝固后会造成石英坩埚破裂。
8.比较直拉法和悬浮区熔法：直拉法，坩埚盛放多晶硅，经过加热变成熔融硅，在上方有机械传动装置，携带籽晶，慢慢的下降，使籽晶与熔融硅的表面接触，控制好温度，然后籽晶慢慢上升，这时候熔体沿着籽晶方向逐渐结晶，该法可以提供大直径的硅单晶锭，产量大，目前85%的单晶硅都采用该法生长：存在碳（C）、氧（O）沾污。
悬浮区熔法：多晶硅锭置于惰性气氛中，籽晶置于底部，利用射频局部加热，自底部缓缓向上移动，由此悬浮区熔法也会扫过整个多晶锭，当熔区上移，再在结晶面长出与籽晶一样的单晶。
集成电路的基本制造工艺
集成电路的基本制造工艺引言集成电路（Integrated Circuit，缩写为IC）是一种将大量的晶体管、电阻、电容和其他电子元器件集成在一个小芯片上的器件。
它的制造工艺需要经过一系列精密的步骤，以实现高度集成化和微米级的线宽。
本文将介绍集成电路的基本制造工艺，包括晶圆制备、光刻、薄膜沉积、离子注入、扩散和封装等步骤。
1. 晶圆制备晶圆制备是制造集成电路的第一步。
晶圆通常由硅(Si)材料制成，尺寸一般为4英寸、6英寸、8英寸或12英寸等。
下面是晶圆制备的基本步骤：•净化硅原料：将硅原料经过多道净化处理，以去除杂质，得到高纯度的硅原料。
•溶化硅原料：将净化后的硅原料溶解在高温下，形成熔融硅。
•生长单晶体：通过控制温度和速度，从熔融硅中提取出硅单晶体，形成长达数英尺的硅棒。
•切割晶圆：将硅棒切割成薄片，形成待用的晶圆。
2. 光刻光刻是一种通过光敏感的光刻胶将图案转移到晶圆表面的工艺。
光刻的基本步骤如下：•涂布光刻胶：将光刻胶均匀涂布在晶圆表面，形成一层薄膜。
•预烘烤：将晶圆经过预烘烤，将光刻胶固化。
•曝光：使用光刻机将掩模上的图案通过紫外线照射到晶圆上，使特定区域的光刻胶暴露在紫外线下。
•显影：在显影剂的作用下，溶解未曝光区域的光刻胶，暴露出晶圆表面的目标模式。
•后烘烤：将晶圆经过后烘烤，使光刻胶固化并提高其耐蚀性。
3. 薄膜沉积薄膜沉积是将不同的材料沉积到晶圆上，用于制作电子元件的各个层次。
常见的沉积方法有化学气相沉积（CVD）和物理气相沉积（PVD）。
以下是薄膜沉积的基本步骤：•清洗晶圆：将晶圆经过化学溶液清洗，去除表面的杂质。
•沉积薄膜：将晶圆放入沉积装置中，通过高温或高压将目标材料沉积在晶圆表面上，形成薄膜。
•薄膜退火：对沉积完的薄膜进行热处理，以提高薄膜的结晶度和电学性能。
4. 离子注入离子注入是通过注入高能量离子到晶圆表面，改变半导体材料的导电性能的工艺。
以下是离子注入的基本步骤：•选择离子种类：根据具体材料和元件要求，选择合适的离子种类。
叙述集成电路制造工艺
叙述集成电路制造工艺集成电路，这玩意儿可不简单，就像一个无比精细的微观世界大工程！你想想看，集成电路就像是一座超级迷你的城市，里面有着密密麻麻的“道路”和“建筑”。
制造它的工艺，那可是得细致入微，一点儿都马虎不得。
制造集成电路，第一步得准备好那一片小小的晶圆，这晶圆就好比是城市的地基。
晶圆的质量可得要好，不能有一点儿瑕疵，不然这座“迷你城市”可就容易出问题啦。
接下来，就是在这晶圆上涂光刻胶，这就像是给地基铺上一层特殊的“涂料”。
然后用光刻机把设计好的电路图案投射上去，这过程就像是个超级精细的“绘画”，光刻机就是那支神奇的画笔，要一笔一划都准确无误。
刻蚀工艺那就更神奇啦，它就像是个精准的“拆迁队”，把不需要的部分给去掉，只留下我们想要的电路图案。
这可得小心翼翼，万一多去掉一点儿，那不就全毁啦？离子注入就像是给这座城市里的“居民”注入特殊的能力，让它们能够更好地工作。
扩散工艺呢，则像是让这些“居民”彼此熟悉，能够更好地协同合作。
薄膜沉积就像是给城市盖房子，一层一层地往上盖，每一层都得稳稳当当的。
化学机械抛光就像是给房子做打磨，让表面光滑平整，不能有一点儿凹凸不平。
在整个制造过程中，每一个步骤都像是在走钢丝，稍微有一点儿偏差，那后果可不堪设想。
这不就跟咱们盖房子一样吗？要是地基没打好，房子能牢固吗？要是施工的时候不认真，能住得安心吗？而且啊，制造集成电路的环境要求那是相当高。
得是超级干净的无尘环境，一粒小小的灰尘都可能成为大麻烦，就像一粒沙子掉进了精密的手表里，能不影响运转吗？还有那些制造设备，个个都是高科技的宝贝，价格贵得吓人。
这就像是打仗时候的精良武器，没有它们，这场“微观战争”可打不赢。
总之，集成电路制造工艺那真是一门高深的技术，需要极高的精度和耐心。
咱们国家在这方面也在不断努力，不断进步，相信未来一定能造出更厉害的集成电路，让咱们的生活变得更加智能、便捷！这不就是科技的魅力所在吗？。
集成电路的基本制造工艺
集成电路的基本制造工艺集成电路（Integrated Circuit，简称IC）是现代电子技术中的重要组成部分，它将数百万个电子元件集成在一个微小的芯片上。
IC的制造工艺是一个复杂而精密的过程，涉及到多个步骤和工艺。
下面将介绍IC的基本制造工艺。
首先是晶圆制备。
晶圆是IC的基础材料，一般使用硅单晶材料。
制备晶圆的过程包括：取得高纯度的硅单晶材料，通过化学反应降低杂质含量，将硅单晶材料熔化后拉出圆柱形，再将其切割成片状。
这些片状的硅单晶材料就是晶圆。
接下来是晶圆洗净。
在IC制造过程中，晶圆表面不能有任何的杂质，因此需要对晶圆进行洗净处理。
这一步骤中，晶圆经过一系列的化学和物理过程，将表面的尘土、油脂等污染物清除，确保晶圆表面干净。
然后是层压。
IC芯片是通过在晶圆表面上涂覆多个材料层来制造的。
层压过程中，使用光刻技术将特定图案的光掩膜映射到晶圆表面，然后用化学物质将非光刻区域的材料去除，形成所需的材料层。
在层压完成后，还需要进行增强。
增强是通过在晶圆上施加高温和高压的方式加强不同材料层之间的结合。
这样可以确保材料层之间的粘合强度，提高整个芯片的可靠性。
接下来是金属沉积。
在IC制造的过程中，需要在晶圆上电镀一层金属，用于形成电子元件的导线。
金属沉积可以通过化学气相沉积或物理气相沉积等方法来实现，将金属材料沉积在晶圆表面。
最后是切割和封装。
在芯片制造完成后，需要将晶圆切割成一个个独立的芯片。
切割可以通过机械切割或者激光切割来完成。
然后，将这些独立的芯片封装在塑料或陶瓷封装体中，以保护芯片不受环境影响。
综上所述，IC的基本制造工艺包括晶圆制备、洗净、层压、增强、金属沉积、切割和封装等步骤。
这些步骤需要高精度的设备和复杂的工艺控制，以确保制造出高质量的集成电路芯片。
IC制造工艺是现代电子工业中的核心技术之一，通过将多个电子元件集成在一个微小的芯片上，实现了电子设备的高度集成和小型化。
IC的制造过程非常复杂，需要精密的设备和高度精确的工艺控制，下面将详细介绍IC制造的相关内容。
集成电路的制作工艺
二、杂质掺杂
• 掺杂：将需要的杂质掺入特定的半导体 区域中，以达到改变半导体电学性质， 形成PN结、电阻、欧姆接触 – 磷(P)、砷(As) —— N型硅 – 硼(B) —— P型硅
• 掺杂工艺：扩散、离子注入
扩散
• 替位式扩散：杂质离子占据硅原子的位： – Ⅲ、Ⅴ族元素 – 一般要在很高的温度(950～1280℃)下进行 – 磷、硼、砷等在二氧化硅层中的扩散系数均远 小于在硅中的扩散系数，可以利用氧化层作为 杂质扩散的掩蔽层
• 间隙式扩散：杂质离子位于晶格间隙： – Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级
– 优点是选择性好、重复性好、生产 效率高、设备简单、成本低
– 缺点是钻蚀严重、对图形的控制性 较差
干法刻蚀
• 溅射与离子束刻蚀：通过高能惰性气体离子的 物理轰击作用刻蚀，各向异性性好，但选择性 较差
• 等离子刻蚀(Plasma Etching)：利用放电产生的 游离基与材料发生化学反应，形成挥发物，实 现刻蚀。选择性好、对衬底损伤较小，但各向 异性较差
– 消除损伤
• 退火方式：
– 炉退火
– 快速退火：脉冲激光法、扫描电子束、连 续波激光、非相干宽带频光源(如卤光灯、 电弧灯、石墨加热器、红外设备等)
三、制膜 1、氧化工艺
• 氧化：制备SiO2层 • SiO2的性质及其作用
SiO2是一种十分理想的电绝缘 材料，它的化学性质非常稳定， 室温下它只与氢氟酸发生化学 反应
集成电路制造工艺
集成电路制造工艺
随着集成电路技术的发展，集成电路的制造业技术已经取得了显著的进步，可靠性和
效率也得到了显著提高。
下面，就集成电路制造工艺做一个简要的阐述。
集成电路制造工艺包括加工、生产和检测3个基本环节。
首先，加工，即将芯片分割
成一块块小片，以适应特定的工艺要求。
将这些小片放置到封装壳中，并清洁工作平台和
清洁平台的环境，以保证集成电路的清洁度。
其次，生产，即将封装的集成电路芯片组装
到印刷电路板上，或进行热封装安装，使芯片更牢固可靠。
最后，检测，即测试集成电路
的功能和性能，以确保其质量和可靠性。
集成电路制造的精益生产，是一些技术的综合体系，包括材料质量管理、机器设备技术、健康与安全等诸多方面。
在高科技产业中，质量和可靠性是大家最关注的。
因此，集
成电路制造行业重视材料质量管理，实现从原材料到产品的质量控制，以确保集成电路产
品的质量和可靠性。
同时，要选择高端机器设备，提高半导体晶体管的装配精度，使集成
电路更加可靠、功能更加完善。
此外，集成电路制造行业也重视工作表现的健康与安全，因为半导体行业中常用的苯、砷、烷等化学物质易引起健康问题。
因此，工厂应严格按照健康安全要求，采取有效措施
确保半导体行业工人的健康。
从上述情况来看，集成电路制造行业在精益生产方面已做出了很多努力，提高了质量
控制的关注度，实现了更高的可靠性。
但是，在未来，该行业仍有很大的改进空间，值得
持续关注。
集成电路制造工艺(3篇)
第1篇摘要：随着科技的飞速发展，集成电路已成为现代电子设备的核心组成部分。
集成电路制造工艺作为集成电路产业的核心技术，其技术水平直接影响到集成电路的性能、成本和市场份额。
本文将介绍集成电路制造工艺的基本原理、主要流程以及发展趋势。
一、引言集成电路（Integrated Circuit，IC）是一种将多个电子元件集成在一个半导体芯片上的微型电子器件。
自20世纪50年代诞生以来，集成电路技术取得了巨大的发展，为电子设备的小型化、智能化和功能多样化提供了强大的技术支持。
集成电路制造工艺作为集成电路产业的核心技术，其技术水平直接影响到集成电路的性能、成本和市场份额。
二、集成电路制造工艺的基本原理1. 半导体材料集成电路制造工艺的基础是半导体材料。
半导体材料具有介于导体和绝缘体之间的电导率，通过掺杂、氧化、扩散等工艺，可以实现半导体材料的导电和绝缘。
2. 光刻技术光刻技术是集成电路制造工艺中的关键技术，其主要作用是将半导体材料上的电路图案转移到硅片上。
光刻技术包括光刻胶、光刻机、光刻掩模等。
3. 沉积技术沉积技术是将材料沉积在硅片表面，形成电路图案。
沉积技术包括物理气相沉积（PVD）、化学气相沉积（CVD）等。
4. 刻蚀技术刻蚀技术是将硅片表面的材料去除，形成电路图案。
刻蚀技术包括湿法刻蚀、干法刻蚀等。
5. 化学机械抛光（CMP）化学机械抛光技术用于去除硅片表面的微米级缺陷，提高硅片的平整度。
CMP技术包括化学溶液、机械压力和抛光垫等。
6. 封装技术封装技术是将制造好的集成电路芯片封装在封装壳体内，保护芯片免受外界环境的影响。
封装技术包括塑料封装、陶瓷封装等。
三、集成电路制造工艺的主要流程1. 原材料制备首先，制备高纯度的硅材料，经过切割、抛光等工艺，得到硅片。
2. 光刻将光刻掩模与硅片对准，利用光刻胶将电路图案转移到硅片上。
3. 沉积在硅片表面沉积绝缘层、导电层等材料，形成电路图案。
4. 刻蚀利用刻蚀技术去除硅片表面的多余材料，形成电路图案。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
从电路设计到芯片完成离不开集成电路的制备工艺，本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。
有些CMOS 集成电路涉及到高压MOS 器件（例如平板显示驱动芯片、智能功率CMOS 集成电路等），因此高低压电路的兼容性就显得十分重要，在本章最后将重点说明高低压兼容的CMOS 工艺流程。
1.1 基本的制备工艺过程CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。
下面将分别简要介绍这些单项制备工艺。
1.1.1 衬底材料的制备任何集成电路的制造都离不开衬底材料——单晶硅。
制备单晶硅有两种方法：悬浮区熔法和直拉法，这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。
1 悬浮区熔法悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。
在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。
然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动，将其转换成单晶。
悬浮区熔法制备的单晶硅氧含量和杂质含量很低，经过多次区熔提炼，可得到低氧高阻的单晶硅。
如果把这种单晶硅放入核反应堆，由中子嬗变掺杂法对这种单晶硅进行掺杂，那么杂质将分布得非常均匀。
这种方法制备的单晶硅的电阻率非常高，特别适合制作电力电子器件。
目前悬浮区熔法制备的单晶硅仅占有很小市场份额。
2 直拉法随着超大规模集成电路的不断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此直拉法制备的单晶越来越多地被人们所采用，目前市场上的单晶硅绝大部分采用直拉法制备得到的。
拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中，抽真空或通入惰性气体后进行熔硅处理。
熔硅阶段坩埚位置的调节很重要。
开始阶段，坩埚位置很高，待下部多晶硅熔化后，坩埚逐渐下降至正常拉晶位置。
熔硅时间不宜过长，否则掺入熔融硅中的会挥发，而且坩埚容易被熔蚀。
待熔硅稳定后即可拉制单晶。
所用掺杂剂可在拉制前一次性加入，也可在拉制过程中分批加入。
拉制气氛由所要求的单晶性质及掺杂剂性质等因素确定。
拉晶时，籽晶轴以一定速度绕轴旋转，同时坩埚反方向旋转，大直径单晶的收颈是为了抑制位错大量地从籽晶向颈部以下单晶延伸。
收颈是靠增大提拉速度来实现的。
在单晶生长过程中应保持熔硅液面在温度场中的位置不变，因此，坩埚必须自动跟踪熔硅液面下降而上升。
同时，拉晶速度也应自动调节以保持等直生长。
所有自动调节过程均由计算机控制系统或电子系统自动完成。
1.1.2 光刻光刻是集成电路制造过程中最复杂和关键的工艺之一。
光刻工艺利用光敏的抗蚀涂层（光刻胶）发生光化学反应，结合刻蚀的方法把掩模版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。
在芯片的制造过程中，会多次反复使用光刻工艺。
现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。
目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。
光刻的主要工艺步骤包括：光刻胶的涂覆，掩模与曝光，光刻胶显影，腐蚀和胶剥离。
下面分别进行简要的介绍：1 光刻胶涂覆光刻胶是一种有机的光敏化合物。
按照胶的极性可分为正性光刻胶和负性光刻胶。
光刻胶在曝光之后，被浸入显影溶液中，在显影过程中，正性光刻胶爆过光的区域溶解的速度要快得多，理想情况下，未曝光区域保持不变。
负性光刻胶正好相反，在显影剂中未曝光的区域将溶解，而曝光的区域被保留。
正胶的分辨率往往较好，因此在集成电路制造中应用更为普及。
在光刻胶涂覆前，硅片要进行热处理以去除湿气，并且经粘附增强剂处理，然后用光刻胶溶液旋转涂覆。
在一个高温的热板上，溶剂挥发掉，通过选择光刻胶的粘度和涂覆旋转的速度，使光刻胶固化为十分均匀的薄膜，厚度约为1～2微米。
2 掩模与曝光掩模版与圆片的对准至关重要，它将限制芯片的集成密度和电路的性能，因此在现代集成电路制造工艺中，采用了多种方法以保证掩模版与圆片的对准。
（1）多数步进机中，圆片并不直接对准掩模，而是圆片和掩模经过各自的光路，对准于曝光系统的光学链上。
如果这两个对准过程不是精确匹配的，就会发生对准误差。
为了避免这些系统误差，要周期性做基线校准处理。
（2）超出和缩进的消除。
在接触式、接近式和扫描投影光刻机中，超出和缩进通常是由于圆片在一系列的工艺过程中由温度引起的物理尺寸的变化而造成的。
步进机以全局对准模式可以减轻这个问题，应用良好的逐个位置对准方法甚至可以完全消除它。
此外，该类型的误差也容易由于掩模温度的少量变化而产生。
（3）掩模材料的选择。
石英由于具有较低的热膨胀系数（17105--︒⨯C ），常被选做制作掩模的材料。
为了避免一整块8英寸掩模产生大于0.1微米的膨胀，需要掩模温度变化控制0.75℃。
当大量光穿过掩模时，这个条件并不容易达到。
亚微米步进机应用先进曝光系统控制掩模温度，以尽量减小这个问题。
此外对准记号的畸变也可能造成芯片旋转和对不准。
曝光的方法主要有光学曝光、离子束曝光、电子束曝光和X 射线曝光等。
3 显影显影是把潜在的光刻胶图形转变为最后的三维立体图像。
这一过程中，最重要的参数是曝光与未曝光区域之间的溶解率比例(DR 。
商用正胶有大于1000的DR 比，在曝光区域溶解速度为3000nm/min，在未曝光区域仅为几nm/min（暗腐蚀）。
光刻胶的DR 可在显影时用反射率现场测量。
4 刻蚀与胶剥离刻蚀包括湿法刻蚀和干法刻蚀，将在后面详细讨论。
完成了上面所有的工艺过程后，最后，除了高温稳定的光刻胶，例如光敏聚酰亚胺，可以作为中间介质或缓冲涂覆而保留在器件上，要把所有的光刻胶剥离。
为避免对被处理表面的损伤，应采用低温下温和的化学方法。
随着所需的特征尺寸的继续减小，光学光刻变得越来越困难。
但目前随着光学光刻的不断改善和向更短波长的发展，预期，光学光刻可以具有分辨略小于0.1微米特征尺寸的能力。
1.1.3 刻蚀刻蚀工艺主要包括湿法刻蚀和干法刻蚀两种。
1 湿法刻蚀湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术。
它是一种纯化学刻蚀，具有优良的选择性，它刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜。
在硅片表面清洗及图形转换中，湿法刻蚀曾支配着集成电路工业一直到70年代中期，即一直到特征尺寸开始接近膜厚时。
因为所有的半导体湿法刻蚀都具有各向同性。
无论是氧化层还是金属层的刻蚀，横向刻蚀的宽度都接近于垂直刻蚀的深度。
此外湿法刻蚀还受更换槽内腐蚀液而必须停机的影响。
目前，湿法工艺一般被用于工艺流程前面的硅片准备阶段和清洗阶段。
而在图形转换中，干法刻蚀已占据主导地位。
2 干法刻蚀干法刻蚀是以等离子体进行薄膜刻蚀的技术。
它是硅片表面物理和化学两种过程平衡的结果。
在半导体刻蚀工艺中，存在着两个极端：离子铣是一种纯物理刻蚀，可以做到各向异性刻蚀，但不能进行选择性刻蚀；而湿法刻蚀如前面所述则恰恰相反。
人们对这两种极端过程进行折衷，得到目前广泛应用的一些干法刻蚀技术，例如：反应离子刻蚀(RIE 和高密度等离子体刻蚀(HDP 。
这些工艺具有各向异性刻蚀和选择性刻蚀的特点。
3 剥离技术图形转换过程的另一种工艺技术是剥离技术，这个工艺技术的优点在于可以处理离子轰击难以刻蚀的材料，并且可以避免对衬底和薄膜的损伤。
剥离技术的工艺流程如图1.1所示。
首先涂厚光刻胶并形成所设计的图案，再使用蒸发技术淀积一层金属薄膜，蒸发的一个特点是对高纵横比的图形覆盖性差。
如果光刻胶显影后得到一个凹的刨面，金属条便会断线。
接下来硅片浸到能溶解光刻胶的溶液中，直接淀积在硅片上的金属线将被保留，而淀积在光刻胶上的金属线将从硅片上脱离。
剥离技术的不足之处是，剥离掉的金属会影响到芯片的合格率。
图1.1 剥离技术的工艺流程1.1.4 掺杂、扩散在制造所有的半导体器件时都必须采用掺杂工艺，通过掺杂可以在硅衬底上形成不同类型的半导体区域，构成各种器件结构，比如MOS 管的源、漏区的形成等。
为了保证器件能按设计要求正常工作，掺杂的区域的浓度与尺寸必须符合设计要求，而这些工作都是由掺杂工艺实现的。
在半导体制造中主要的掺杂方法热扩散掺杂和离子注入掺杂。
1 热扩散掺杂热扩散掺杂是指利用分子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向体硅中扩散并形成一定的分布。
热扩散通常分两个步骤进行：预淀积和再分布。
预淀积是指在高温下，利用杂质源，如硼源、磷源等，对硅片上的掺杂窗口进行扩散，在窗口处形成一层较薄但具有较高浓度的杂质层。
这是一种恒定表面源的扩散过程。
再分布是限定表面源的扩散过程，是利用预淀积所形成的表面杂质层做杂质源，在高温下将这层杂质向体硅内扩散的过程，通常再分布的时间较长，通过再分布，可以在硅衬底上形成一定的杂质分布和结深。
但是热扩散掺杂工艺具有一个很明显的缺点就是不能精确控制杂质的浓度，从而所生产出来的电路会与所设计的电路有一定的差别。
2 离子注入掺杂随着半导体尺寸的缩小，精度的控制要求越来越严格，大多数工艺已经采用全离子注入工艺来替代热扩散掺杂以获得精确的浓度。
离子注入是通过高能量的离子束轰击硅片表面，在掺杂窗口处，杂质离子被注入到体硅内，而在其它不需掺杂的区域，杂质离子被硅表面的保护层屏蔽，从而完成选择性掺杂。
在离子注入过程中，电离的杂质离子经静电场加速打到硅片表面，通过测量离子电流可严格控制注入剂量。
注入工艺所用的剂量范围很大，可以从轻掺杂的21110-cm到诸如源/接触、发射极、埋层集电极等低电阻区所用的21610-cm 。
某些特殊的应用要求剂量大于21810-cm 。
另一方面，通过控制静电场可以控制杂质离子的穿透深度，典型的离子能量范围为5~200keV。
通常离子注入的深度较浅且浓度较大，必须进行退火和再分布工艺。
由于离子进入硅晶体后，会给晶格带来大范围的损伤，为了恢复这些晶格损伤，在离子注入后要进行退火处理，根据注入的杂质数量不同，退火温度一般在450~950℃之间。
在退火的同时，杂质在硅体内进行再分布，如果需要还可以进行后续的高温处理以获得所需的结深。
1.1.5 化学气相淀积在半导体制造工艺中，薄膜淀积工艺是一组非常重要的工艺，可分为物理淀积和化学淀积两类。
化学气相淀积(CVD 是一种常用的化学淀积工艺，是一个从气相向衬底沉积薄膜的过程。
该工艺通过化学反应的方式，在反应室内将反应的固态生成物淀积到硅片表面，形成所需要的薄膜。
CVD 具有非常好的台阶覆盖能力，并且对衬底的损伤很小，因此在集成电路制造中的地位越来越重要。
下面介绍几种工艺上常用的化学气相淀积方法：1 常压介质CVD常压化学气相淀积(APCVD 是指在大气压下进行的一种化学气相淀积的方法，这是化学气相淀积最初所采用的方法。