PLL时钟

什么是PLL

2007-01-18 16:53 1580人阅读评论(0) 收藏举报PLL 是Phase-Locked Loop（锁相环）的缩写。

什么是锁相环？锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收

到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（或者说，相干的）。

由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号

中的时钟信号具有一定的相差，所以很形象地称其为锁相器。

而一般情形下，这种锁相环的三个组成部分和相应的运作机理是：

1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度；

2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器

内部的时钟输出信号的频率或者相位，使得锁相器完成上述的固定相差功能；

3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑，大多数情形下是一个低通

滤波器，用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。

从上可以看出，大致有如下框图：

┌─────┐┌─────┐┌───────┐

→─┤鉴相器├─→─┤环路滤波器├─→─┤受控时钟发生器├→┬─→

└──┬──┘└─────┘└───────┘│

↑↓

└──────────────────────────┘

可见，是一个负反馈环路结构，所以一般称为锁相环（PLL: Phase Locking Loop）

锁相环有很多种类，可以是数字的也可以是模拟的也可以是混合的，可以用于恢复载波

也可以用于恢复基带信号时钟。

PLL时钟是什么

为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料。PLL用于振荡器中的反馈技术。

锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。

在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。

通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。