数字逻辑4-3-3组合电路中的险象消除

本章小结
③组合电路的分析步骤：逻辑图→写出逻辑表达 式→逻辑表达式化简→列出真值表→逻辑功能描 述。 ④组合电路的设计步骤：列出真值表→写出逻辑 表达式或画出卡诺图→逻辑表达式化简和变换→ 画出逻辑图。 ⑤组合电路的险象产生的原因及消除方法.
数字逻辑 第4章 组合逻辑电路
本讲小结
4.3 组合电路中的险象问题
数字逻辑 第4章 组合逻辑电路
本章小结
①组合电路的特点：在任何时刻的输出只取 决于当时的输入信号，而与电路原来所处的状 态无关。实现组合电路的基础是逻辑代数和门 电路。 ②组合电路的逻辑功能可用逻辑图、真值表、 逻辑表达式、卡诺图和波形图等5种方法来描述， 它们在本质上是相通的，可以互相转换。
数字逻辑 第4章 组合逻辑电路
3、选通法消除险象 输出级门电路G4的多增 加一个选通输入引脚，加入的信号为脉冲型的 选通脉冲。险象出现在输入信号变化的瞬间。 输入信号变化后延迟一短暂的时间，再加入选 通脉冲信号，避开了险象出现的瞬间，从而消 除了险象。
数字逻辑
第4章 组合逻辑电路
组合逻辑电路险象消除
选通法输出的波形是脉冲型：在选通脉冲到来时，输出 端输出正脉冲，表示输出1，无脉冲，表示输出0。
组合逻辑电路险象消除
2、增加惯性延时环节的方法消除险象 通常在输出端加RC电路的惯性延时环节（低 通滤波器），可消除尖脉冲。如图所示。要求 RC电路的时间常数τ=R〃C大于尖脉冲的宽度， 但也不能太大，否则，将影响电路的工作速度。
X1 X2 组合电路 R F C
数字逻辑 第4章 组合逻辑电路
Xn
组合逻辑电路险象消除
数字逻辑 第4章 组合逻辑电路
组合逻辑电路险象消除
例1图所示电路，其输出函数表达式为：
数字逻辑
第4章 组合逻辑电路
组合逻辑电路险象消除
例图所示电路，其输出函数表达式为：
数字逻辑
第4章 组合逻辑电路
组合逻辑电路险象消除
例2 消除பைடு நூலகம்辑表达式为 的电路中可能产生的险象。
修改后的函数表达式为：
数字逻辑 第4章 组合逻辑电路
险象消除
本章结束
谢 谢！
数字逻辑
第4章 组合逻辑电路
数字逻辑
章晓卿
上海交通大学继续教育学院
第4章 组合逻辑电路
4.1 组合电路的分析方法 4.2 组合电路的设计方法 4.3 组合电路中的险象问题
险象产生 险象判断 险象消除
数字逻辑 第4章 组合逻辑电路
组合逻辑电路险象消除
1、用增加冗余项的方法消除险象 用卡诺图方法最为方便，检查出两个 最小项之间没有被一个卡诺图圈圈在一 起，则增加一个卡诺图圈将它们圈在一 起。该卡诺图圈应代表质蕴涵项，在逻 辑表达式中增加该与项。