一种高精度逐次逼近模数转换器的研究与设计_

第
13
页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
VX
65536 1 (Vin Vref ) VCM 65791 2
（3-4）
如果 Vin>1/2Vref，则比较器输出 0，通过比较器的结果经过 SAR 移位寄存器控 制电容阵列的开关，此时 MSB 位 B15 保持为 1，即确定了最高位数值码，同时 B14 位置 1，进行次高位的比较。以此类推，直到最后一位确定为止。注意，在电荷再分 配阶段，MSB 电容阵列的额外补偿电容是一直接地的。 和一般的分段电容阵列结构（耦合电容非整数倍 C0）相比，改进的分段电容阵列 结构中在每次比较的过程中 Vx 处的电压存在一个比例系数，经过简单的分析便可以 看出， 该比例系数并不会影响整个转换过程，只不过对比较器的放大倍数要求有一个 小小的影响。 3.1.2 电阻电容混合结构 DAC 模块[25] 采用电压定标和电荷定标结合的 DAC 结构也是目前提高模数转换器精度的一种 常用方法。电压定标方式单调性高，电荷定标方式精度高，将两种方式结合起来很好 的解决了精度和面积两方面的折中。图 3-2 给出了一个 MSB（M 位）采用电荷按比 例缩放子 DAC 而 LSB（K 位）采用电压按比例缩放子 DAC 的 DAC。这个结构的优 点是 MSB 的精度更高并且 LSB 是单调的，这是因为在现代 CMOS 工艺当中电容阵 列的匹配精度好于电阻的匹配精度，而电阻串子 DAC 则具有更好的单调性。整体而 言，因为 LSB 需要的容差较小，所以这种结构的整体性能由于 MSB 电阻阵列、LSB 电容阵列的 DAC 结构。 图中MSB（M位）阵列对应的输出电压可以表示为：
图3-3(a) 锁存比较器电路图 Fig.3-3(a) Dynamic Latch comparator
图3-3(b) 锁存比较器等效电路图 Fig.3-3(b) Equivalent circuit of dynamic Latch
第
16
页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
（3-7）
图中所示DAC的优点在于其LSB可以确保是单调的， 并且由于其MSB由电容决定， 所 以它的精度高于LSB，与其容差成比例的DNL随着MSB的精度的提高将会变的更小。第14页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
元件范围由二进制加权电容决定，其值为 2K 1 。如果K很大，则需要对电阻进行微调 以减小DNL。
256C0 (Vin VCM ) (255C0 // C0 ) VCM 65536 Vin VCM 256C0 (255C0 // C0 ) 65791
（3-3）
3) 电荷再分配阶段 在电荷再分配阶段，根据逐次逼近二分法原理，先将 MSB，即 B15 接到 Vref，其 他开关保持不变，此时 VX 处的电压为
3.2.1.2 动态比较器（Latch）
[28]
Latch 比较器使用正反馈来实现两个信号的比较。锁存器是动态比较器的重要组 成部分。下图 3-3（a）就是由两组交叉耦合 MOS 管组成的最简单的锁存器。通常情 况下，Latch 有两种工作模式。第一个工作模式下（ 为低电平时） ，正反馈环路停止 工作，这时 Latch 的输入端将探测输入信号。当转入第二个工作模式时（ 为高电平 时） ，正反馈环路进入正常工作状态，输出端一端输出高电平，另一端输出低电平。 3-3（b）为该动态比较器的等效电路图，从图中可以看出，动态锁存比较器事实上就 是两个背靠背的反相器串联在一起构成的一个正反馈系统。3-3（c）为其等效的小信 号模型。
LSB阵列
C0 B0 Vref B1 C1 B2 C2 B3 C3 B4 C4 B5 C5 B6 C6 C7 B7 B8 Cs C0 C1 C2
MSB阵列
C3 C4 C5 C6 C7 C0
Vx
+
比较器
B9 B10 B11 B12 B13 B14 B15
Ssample
图3-1 改进型分段电容阵列结构DAC模块示意图 Fig.3-1Figure of improved segmented-capacitor DAC architecture
第
15
页
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
3.2.1.1 开环比较器
开环比较器是差分输入的、 无反馈补偿的运算放大器， 饱和输出接近于电源电压。 因为比较器是开环结构（不存在反馈）从而不存在稳定性问题，无补偿运算放大器的 突出优点是可以达到最大带宽，因此可以提高响应速度。 开环比较器的主要优点是如果提供放大器具有足够大的增益，能够分辨的最小差 分输入可以非常小。然而，我们知道对于一个放大器来说，其增益带宽积是一定的， 虽然设计足够大增益的比较器能够达到无限精度， 但是随着比较器的增益增加而带宽 必然会减少。这意味着虽然精度提高了，但是比较器的响应时间却会降低。因此，精 度和速度之间的折中是很重要的。另外，开环比较器的最大精度还会受到受输入参考 噪声和失调电压的限制。
Vout (
b0 b1 b2 b 2 bM 1 VK 2 3 ... M M ) Vref M 1 M 1 2 2 2 2 2 2
（3-5）
其中， VK 代表K位LSB子DAC的输出电压，可表示为：
VK (
bM bM 1 bM 2 b K 2 bM K 1 2 3 ... M ) Vref 1 2 2 2 2M K 1 2K
将上式（3-8）、（3-9）化简可以得到如下等式（3-10）、（3-11），式中 A 代表增 益 g m ro ， 代表反相放大器的时间常数。
A VA VB
dVB dt dV A VB VA A dt
[t
（3-10） （3-11）
两式想减，并进行简单变形，可以得到
图3-2 电阻电容混合结构DAC模块示意图 Fig.3-2 Figure of resistor-capacitor hybrid DAC architecture
3.2 高速高精度比较器模块[26, 27]
电压比较器在模拟与数模混合集成电路的设计中占据了重要的地位。在模数和数 模转换器等电路中，比较器的性能对模数转换器的转换速度和精度具有决定性的影 响。目前通用的模数转换器的工作频率为几十 MHz 甚至达到几百 MHz、分辨率超过 10 位，一般电压比较器结构很难实现这样的性能，因此研究高速高精度比较器的设 计是很有必要的。 3.2.1 比较器结构简介 比较器从本质上来讲就是一个高增益的开环放大器。常见的比较器在电路结构， 电路性能方面与运算放大器基本相同。可以说，比较器的设计基本上相当于设计一个 开环的放大器。 它属于是一种非线性的模拟电路，也就是说比较器不是纯粹的模拟或 者数字电路，它的输入和输出之间并不存在线性关系。目前，比较常见的比较器类型 可以分为两大类，一类是开环放大器式比较器，另一类是动态比较器（Latch） 。
（3-6）
将式（3-5） 、 （3-6）联立，可得整个DAC的输出电压，MSB用电荷按比例缩放子DAC， LSB用电压按比例缩放子DAC。这个输出电压为：
Vout (
b0 b1 b 2 bM 1 bM b K 1 2 ... M M M 1 ... MM ) Vref 1 M 1 2 2 2 2 2 2 K
上海交通大学硕士学位论文
第三章 高精度逐次逼近 ADC 设计分析
第三章 高精度逐次逼近 ADC 设计分析
第二章已经简单介绍了逐次逼近 ADC的原理，尽管其工作原理比较简单，但是 具体的实现结构多种多样。其中按照内部DAC的实现方式大概可以分为电压定标、 电流定标和电荷定标三种结构。电压定标DAC是指基于开关树电阻串分压结构，这 种结构在实现较高精度时总的电阻阻值很大，会占用很大面积，所以通常很少用来实 现高精度的数模转换。电流定标DAC是指在Bipolar工艺中比较常用的R-2R结构，这 种结构避免了电阻比值范围大的缺点。但由于CMOS工艺中电阻占用面积较大，而且 电阻的阻值精确性较双极性工艺低，电阻网络还存在较大的静态功耗，所以在高精度 逐次逼近ADC中也已经很少采用R-2R结构。 电荷定标DAC是目前最常用的一种结构， 它是基于电容阵列电荷再分配实现数模转换。 由于CMOS工艺中电容之间的匹配高于 电阻匹配，所以这种结构可以实现较高的精度。另外，由于这种结构是基于开关电容 方式，因此不存在静态功耗，所以已经成为目前SAR ADC的主流结构。因此，本文 从电荷再分配DAC结构讲起，也分析了电阻电容混合结构 DAC结构，并重点介绍了 带失调消除技术的高精度比较器的设计以及误差自动校准算法。最后，还对其它影响 A/D转换器的因素如噪声、开关非理想效应作了分析。
QX 256C0 (Vin VCM ) (255C0 // C0 ) VCM
2) 保持阶段
（3-2）
在保持阶段，开关 S sample 断开，即电容上极板悬空。开关 B8 到 B15 接地，MSB 阵 列的额外的补偿电容也接地，LSB 阵列电容接地。此时，VX 处的电压为
VX
该结构由 8 位 MSB 电容阵列和 8 位 LSB 电容阵列耦合组成，其中 MAB 阵列中 有一个额外的补偿电容 C0， Ci 2i C0 ，而 LSB 阵列则没有额外的补偿电容。该结 构的工作过程如下： 1) 采样阶段 在采样阶段，开关 S sample 闭合，即电容上极板接共模电平。开关 B8 到 B15 接 Vin， MSB 阵列的额外的补偿电容也接 Vin，LSB 阵列电容接地。此时，电荷存储在 MSB 电容阵列上，其电荷总量为
VA VB V0 e
A 1 ]

（3-12）
从上式中可以看出， 动态锁存比较器的时间响应特性为正指数响应，因此它的输出电 压能够在很短的时间内达到数字电平。因此，目前的高速比较器应用中，锁存比较器 通常是最好的选择。当然，由于整个比较过程是动态的，开关的电荷注入以及回馈噪 声（kickback noise） 、Latch 的失调电压等等都会对比较器的精度带来影响。 3.2.2 比较器失调电压消除技术[29] 失调电压是由于电路中的失配引起的输出电压的不平衡，也就是说在输入为 0 时 有可能得到非 0 的输出电压。 失调电压的根源就是由于工艺中的失配，因而它广泛存 在于各种差分对结构当中，比较器也不例外。图 3-4（a）为理想的比较器传输特性曲 线，3-4（b）为一非理想比较器的传输特性曲线。由于比较器失调电压的存在，最终 会影响比较器的比较结果。 在当前的 CMOS 工艺中， 差分对的失调电压在 5mV-10mV