JK触发器的逻辑功能测试
触发器逻辑功能测试及应用
实验六触发器逻辑功能测试及应用一、实验目的：1、掌握基本RS、JK、D、T和T′触发器的逻辑功能；2、学会验证集成触发器的逻辑功能及使用方法；3、熟悉触发器之间相互转换的方法。
二、实验原理：触发器：根据触发器的逻辑功能的不同，又可分为:三、实验仪器与器件：实验仪器设备：D2H+型数字电路实验箱。
集成块：74LS112 74LS74 74LS04 74LS08 74LS02 74LS86四、实验内容与步骤：1、基本RS触发器逻辑功能的测试：CP J KS-D R-D下降沿0 0 1 1 0 0下降沿0 1 1 1 0 0下降沿 1 0 1 1 0 1下降沿 1 1 1 1 1 03、D触发器逻辑功能测试：D CPS-D R-DQX X 0 1 0X X 1 0 1 （2）D触发器逻辑功能测试：CP J KDS DR Q×××0 1 0××× 1 0 1D CPS-D R-D0 上升沿 1 1 1 01 上升沿 1 1 0 14、不同类型时钟触发器间的转换：JK转换为D触发器：JDKDQDDQQQDDQQKQJQnnnnnnnn==+=+==+=++;)(11D转换为JK 触发器：nnnnnnQJQKDDQQKQJQ===+=++11JK转换为T触发器：KJTQTQTQ nnn==+=+1T转换为JK触发器：JK转换为RS触发器：RS转换为JK触发器：五、实验体会与要求：1、根据实验结果，写出各个触发器的真值表。
2、试比较各个触发器有何不同？3、写出不同类型时钟触发器间的转换过程。
1。
实验44 验证性实验——触发器功能测试及其应用
实验44 验证性实验——触发器功能测试及其应用一．实验目的1．验证基本RS 、JK 、D 、T 和T ’触发器的逻辑功能及使用方法；2．能进行触发器之间的相互转换； 3．学习触发器的一些应用。
二．实验原理触发器具有两个能够自行保持的稳定状态，用以表示逻辑状态“l ”和“0”，在触发信号的作用下，可以从一个稳态翻转到另一个稳态，输入信号消失后，能够将获得的新状态记忆下来。
触发器是构成各种时序电路的最基本逻辑单元。
1．基本RS 触发器图44-1所示是由两个与非门构成的基本RS 触发器，它是由低电平直接触发的触发器。
基本RS 触发器具有置“0”、置“1”和“保持”3种功能。
表44-1为基本RS 触发器的功能表，使用时需要避开不定态。
也可以用两个或非门组成基本RS 触发器，此时高电平触发有效。
触发器Q=0称为“0”态，Q=1称为“1”态。
2．JK 触发器JK 触发器是功能完善、使用灵活和通用性较强的一种触发器，其最重要的特性之一就是不存在不定态。
本实验采用74LS112双JK 触发器，是下降沿触发的边沿触发器。
引脚功能及逻辑符号如图44-2所示。
JK 触发器的状态方程为Q n+1=J ⎺Q n +⎺KQ nJ 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“与”的关系。
74LS112双JK 触发器功能如表44-2所示。
其中：×—任意态；↓—高电平到低电平跳变；↑—低电平到高电平跳变；Q n (⎺Q n )—现态； Q n+1(⎺Q n+1)—次态；∅—不定态。
JK 触发器常被用作缓冲存储器、移位寄存器和计数器。
3．D 触发器⎺R⎺S图44-1基本RS 触发器G 2 ⎺⎺QQ 电路结构图形符号表44-1 基本RS 触发器功能表表44-2 74LS112双JK 触发器功能表图44-2 74LS112双JK 触发器引脚排列及逻辑符号(a)引脚排列图(b)逻辑符号图在输入信号为单端的情况下一般使用D触发器，其状态方程为Q n+1=D n。
电工电子实验实验九 触发器的逻辑功能测试
长春理工大学国家级电工电子实验教学示范中心学生实验报告——学年第二学期实验课程电子技术实验实验地点东1教514学院专业学号姓名实验题目 触发器的逻辑功能测试学号、姓名 实验台号 预习成绩报告成绩一、实验目的1、学习测试触发器逻辑功能的方法；2、掌握JK 触发器的逻辑功能及触发方法。
二、实验仪器1、电子技术实验箱2、数字万用表3、双踪示波器4、74LS112 三、实验原理触发器是具有记忆功能的二进制信息存储器件，是时序逻辑电路的基本器件之一。
JK 触发器是一种逻辑功能完善，使用灵活和通用性较强的集成触发器，在结构上可分为两类：一类是主从结构触发器，另一类是边沿触发器。
它们的逻辑符号如图3.4.1所示。
图3.4.1 JK 触发器逻辑符号图 3.4.2 JK 触发器引脚图触发器有三种输入端：第一种是直接置位复位端，用D S 和D R 表示，在D S ＝０ （或D R ＝０）时，触发器将不受其他输入端所处状态影响，使触发器直接置１（或置０）；第二种是时钟输入端，用来控制触发器发生状态更新，用CP 表示。
框外若有小圈表示时，触发器在时钟下降沿发生状态更新，若无小圈，则表示触发器在时钟的上升沿发生状态更新；第三种是数据输入端，它是相互发器状态更新的依据，对于JK 触发器，其状态方程为：1 n Q =n J n Q +n K n Q 。
集成双下降沿J-K 触发器引脚图如图3.4.2所示。
六、实验数据及处理表3-4-1 JK 触发器清零与置位功能测试D RD SCP J K1+n Q0 1 X X X10 X X X表3-4-2 JK 触发器的功能测试J K CP1+n Q0=n Q1=n Q0 0 10→ 01→ 0 1 10→ 01→ 1 0 10→ 01→ 1110→ 01→表3-4-3 JK 触发器的工作波形。
实验五 J-K触发器
实验五 J-K 触发器一、 实验目的1.掌握J-K 触发器的逻辑功能；2.掌握集成J-K 触发器逻辑功能的测试方法；3.掌握不同逻辑功能触发器之间的相互转换方法。
二、实验预习要求1.复习J-K 触发器的逻辑功能；2.掌握D 触发器和J-K 触发器的真值表及其转换的基本方法。
三、实验原理1．J-K 触发器本实验中采用的74LS112为下降沿触发的边沿触发器。
其状态方程为其中J 和K 为数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“逻辑与”的关系。
触发器的功能表如表实验5.1所示。
表实验5.1触发器的功能表输入输出DRD S CP J K1n Q+ 1n Q+0 1 d d d 0 1 1 0 d d d 1 00 0 d d dφ φ1 1 ↓ 0 0 n Q nQ1 1 ↓ 1 0 1 0 1 1 ↓ 0 10 1 1 1 ↓ 1 1nQnQ1 1 ↑ d dnQ nQd:表示任意态,↓:表示下降沿,φ:表示不定态,nQ :表示现态, 1n Q +:表示次态2．触发器功能转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
但可以利用转换的方法获得具有其它功能的触发器。
例如将J-K触发器转换成D触发器、T触发器、Tˊ触发器。
其转换电路如图实验5.1所示。
(a) J-K转换成D (b) J-K转换成T (c) J-K转换成Tˊ图实验5.1 J-K触发器转换成D、T、Tˊ触发器四、实验仪器设备1. TPE-ADⅡ数字电路实验箱1台2. 双J-K触发器74LS112（或CC4027）1片3. 四两输入与非门74LS00（或CC4011）1片五、实验内容及方法测试并掌握JK触发器74LS112逻辑功能及应用。
1. 测试的置位和复位功能将J、K端接逻辑开关输出插口，CP端接单脉冲，Q、Q端接至逻辑电平显示灯接口。
在0===或的作用期间记录J、K及CP的状态，观察Q 、Q状态1S,1R=RS,0DDDD并记录。
jk触发器逻辑功能测试
jk触发器逻辑功能测试jk触发器是一种基础的数字电路元件，用于产生指定的时序信号。
它可以通过输入信号的边沿变化来触发输出信号的变化，具有广泛的应用。
在进行jk触发器逻辑功能测试时，需要测试以下几个方面的功能。
首先，测试jk触发器的输入信号对输出信号的影响。
jk触发器有两个输入端子，分别是J和K。
测试时需要分别给J和K输入不同的信号，并观察输出信号的变化情况。
当J和K都为低电平时，输出保持不变；当J为高电平、K为低电平时，输出为高电平；当J为低电平、K为高电平时，输出为低电平；当J和K都为高电平时，输出信号与上一时刻的输出信号取反。
通过这些测试可以验证jk触发器输入端信号对输出端信号的控制能力。
其次，测试jk触发器的时序功能。
jk触发器的状态变化是由输入信号的边沿触发的，所以需要测试在输入信号变化的情况下，输出信号的变化是否符合预期。
例如，测试在输入信号从低电平转变为高电平时，输出信号是否在边沿附近发生变化。
测试时可以使用示波器观察输入信号和输出信号的变化情况，以验证时序功能是否正常。
最后，测试jk触发器的边沿触发功能。
jk触发器是边沿触发器的一种，输入信号的边沿变化才会触发输出信号的变化。
测试时需要验证在输入信号的边沿变化前后，输出信号是否保持不变。
例如，在输入信号从低电平变为高电平的上升沿时，输出信号是否不发生变化。
通过测试这个功能可以确认jk触发器的边沿触发功能是否正常。
综上所述，jk触发器逻辑功能测试主要包括输入信号对输出信号的影响、时序功能和边沿触发功能。
通过这些测试可以验证jk触发器是否具备正确的逻辑功能，并且可以根据测试结果进行修正和优化。
在实际的电路设计和使用中，准确的逻辑功能是保证电路正常运行的基础，这样才能保证整个系统的可靠性和稳定性。
jk触发器的逻辑功能测试
实验三 JK触发器的逻辑功能测试[实验目的]1、学习触发器逻辑功能的测试方法。
2、掌握基本JK、D触发器的逻辑功能。
3、掌握JK触发器转换成D触发器的方法及D触发器的逻辑功能。
[主要仪器设备及耗材]数字电路实验板、74LS112芯片、74LS00芯片、数字万用表、数据线。
[实验基本原理]触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112(或74LS76)双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图1-1所示。
图1-1 74LS112双JK触发器引脚排列及逻辑符号JK触发器的状态方程为Qn+1=J Qn +K Qn，S＝R＝１J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q—为两个互补输出端。
通常把Q=0、Q—=1的状态定为触发器“0”状态；而把Q=1、Q—=0定为“1”状态。
JK触发器常被用来构成缓冲存储器、移位寄存器和计数器。
图1-1左图为双下降沿JK触发器74LS112的外引线排列图。
JK触发器的工作原理如下：（１）S和R可将触发器置于额定状态1或0；之后应保持在高电平1。
（２）S＝R＝１时，Ａ、当J=K=0时，在CP脉冲的作用下触发器保持原状态，即Qn+1=Qn；B、当J=0，K=1时，在CP脉冲的作用下，触发器置“0”，即Qn+1=0；C、当J=1，K=0时，在CP脉冲的作用下，触发器置“1”，即Qn+1=1；D 、当J=K=1时，在CP 脉冲的作用下，触发器状态翻转，即Qn+1=Qn 下降沿触发JK 触发器的功能如表1-1。
表1-1J K Qn Q n+1 说明 0 0 0 0 保持 Q —n+1= Qn0 0 1 1 0 1置00 1 1 0 1 0 0 1 置11 0 1 1 1 1 0 1 翻转1112、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Qn+1=Dn ，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。
实验三 集成触发器的逻辑功能测试
实验三集成触发器的逻辑功能测试一实验目的1．熟悉JK触发器的基本原理及逻辑功能。
2．熟悉D触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。
3．触发器应用。
二、实验仪器及器件仪器：逻辑箱，数字万用表器材：74LS74、74LS76三、实验基本原理JK触发器有J输入端和K输入端，而其R D端和S D端则具有置“0”置“1”功能，逻辑功能如下：Q当J=K=1时，CP脉冲作用下，触发器状态翻转，写成Q n+1=n当J=K=0时，CP脉冲作用下，触发器保持原状态，写成O n+1=Q n。
当J=1，K=0时，在CP脉冲作用下，触发器置“1”，写成Q n+1=1。
当J=0，K=1时，在CP脉冲作用下，触发器置“0”，写成Q n+1=0。
四、触发器的逻辑功能测试：1．JK触发器（选择74LS76）（1）触发器置“0”“1”的功能测试：将S D、R D分别接开关K i+1、K i，Q、Q分别接发光二极管L i+1，L i，按表5—1要求改变S D，R D（J，K，CP处于任意状态），并在S D R D作用期间，任意改变J、K、CP的状态，观察Q和Q的状态，将结果记录于表5—1。
表5—1 JK触发器功能表（2）J、K触发器逻辑功能的测试：将J、K分别接开关，而上述实验中的S D、R D所接开关保持，并置于S D=1，R D=1的状态，时钟CP接单脉冲信号源的输出P+，按表5—2要求，将结果记录于表5—2。
2．D触发器：（选择74LS74）（1）触发器置“0”置“1”功能的测试：将S D、R D分别接开关，Q、Q分别接发光二极管，按表5—3要求改变S D、R D（D及CP处于任意状态）并在S D、R D作用期间，任意改变D与CP的状态，测试S D、R D的功能，并将测试结果记录于表5—3。
表5—3 D触发器S D、R D功能表（2）对D触发器逻辑功能的测试，结果记录于表5—4。
表5—4 D触发器逻辑功能表五、触发器应用：1．用JK触发器（74LS76）组成三位串行累加计数器如下图。
验证实验4_触发器逻辑功能测试
实验四触发器逻辑功能测试一、实验目的1．掌握基本 RS 触发器、 JK 触发器、 D 触发器、 T 触发器的逻辑功能及测试方法。
2．掌握不同电路结构的触发器动作特点。
二、实验原理基本 RS 触发器是最基本的触发器 , 其功能是完成置0和置 1 的作用。
维持阻塞结构 D 触发器在时钟脉冲 CP 的前沿 ( 正跳变 ) 发生翻转 ,Q 随 D 变。
参见附录二中 D 触发器 (74LS74) 功能表。
利用传输延迟时间的边沿 JK 触发器在时钟脉冲 CP 的后沿 ( 负跳变 ) 发生翻转 , 它具有置。
、置 1 、计数和保持功能。
参见附录 C 中 JK 触发器 (74LS76) 功能表。
T 触发器具有计数和保持功能 ,Tf 触发器具有计数功能 , 它们可以通过 D 触发器或JK 触发器转换来实现。
D 触发器的 D 端与 Q 端相连即构成 TF 触发器 , 在时钟脉冲 CP 的前沿 ( 正跳变 ) 发生翻转。
利用传输延迟时间的边沿 JK 触发器在其 JK 两端都接 1 时即成为 T1 触发器 , 在时钟脉冲 CP 的后沿 ( 负跳变 ) 发生翻转。
JK 触发器、 D 触发器一般都有异步置位、复位端 , 作用是预置触发器初态。
当不使用时 , 必须接高电平 ( 或接到电源 +5V 上 ), 不允许悬空 , 否则容易引入干扰信号 , 使触发器误动作。
三、实验仪器及器材数字实验箱一台；集成芯片74LS00、74LS74、74LS76各一块。
四、实验内容1. 用与非门构成基本 RS 触发器并测试其功能（74LS00）用与非门组成基本 RS 触发器 , 实验电路如图 5-5-1 所示。
验证其逻辑功能 , 并将测Q、Q测试结果填入表 5-5-1 中。
Q Q表 5-5-1dS dR图 5-5-1 RS触发器实验电路2.测试维持阻塞具 D 触发器的逻辑（74LS74）1）测试 D 触发器置位端d S（置1端）和复位端dR（置0端）的功能测试接线如图 5-5-2 所示,将测试结果填入 5-5-2 中。
JK触发器的逻辑功能测试
JK触发器的逻辑功能测试
JK触发器是一种基本的电子电路，可以实现基本的逻辑功能。
JK触发器包含了两个输入端（J，K）和一个输出端Q，在这三个端子之间存在不同种类的触发器元件。
JK触发器对于电子电路设计非常重要，它可以根据输入端的状态发出命令，让Q端的状态发生变化，从而具有静态存储能力，它的内部设计也使得它在功能上拥有排他关系、内存功能以及可靠性等更为有用的特性。
为了对JK触发器进行逻辑功能测试，首先需要做好接线准备，建立相应的电路，把连接JK触发器的电源、输入信号源及被测该触发器的输出信号连接好。
之后，就开始电子电路功能测试，通过调整输入电压及或电流值，控制被测设备的输入信号源，从而测试目标触发器的逻辑功能。
测试主要是检查触发器的输入信号、保持能力、有效逻辑功能以及在逻辑门上的高低电平切换时，输出Q端的情况是否如期望的那样。
而在实际的测试中，调试工程师根据外置的逻辑功能分析仪或其它工具，检查触发器的时间延迟、输出有效抖动、上升和下降沿时间等参数是否正常。
JK触发器逻辑功能测试结果良好是必要的，因为触发器在某些应用场合是关键部件，可能会影响电路功能的性能与安全。
只有当JK触发器合格通过了各种功能测试，才能够确保在实际应用中安全可靠、高效可靠。
此外，还要检查JK触发器的工作温度，看看它是否在允许的范围内，这样可以保证在工作中不会产生异常的情况出现。
技能训练-用仿真软件Multisim 10仿真测试JK触发器的逻辑功能
技能训练-用仿真软件Multisim 10仿真测试JK触发器的逻辑功能一、实训目的1．掌握JK触发器的逻辑功能及测试方法2．熟悉仿真软件Multisim 10的使用二、实训器材实训器材计算机仿真软件Multisim 10其他数量1台1套三、实训原理及操作1．元件选取仿真电路所用元件及选取途径如下：电源VCC：Place Source→POWER_SOURCES→VCC接地：Place Source→POWER_SOURCES→GROUND，选取电路中的接地。
开关：Place Electromechanical→SUPPLEMENTORY_CO…→SPDT_SBJK触发器74LS76N：Place TTL→74LS→74LS76N指示灯：Place Indicator→PROBE→PROBE_RED虚拟仪器：信号发生器XFG1，双击打开设置对话框，将频率设置为1KHz，波形设置为方波，如图3-20所示。
需要说明的是，从Multisim 10中调出的JK触发器74LS76N上的标注方式和我们前面介绍的有所不同，其中～1CLR为异步置0、～1PR为异步置1、1CLK为时钟脉冲输入端，1Q 和～1Q为输出端。
对比图3-65就能发现，逻辑功能是完全一样的，不一样的只是标注方式。
这并不是说明我们前面引用的资料错了，国内的很多教材及资料上都是使用前面我们所介绍的标注方式，而Multisim用的是国外的电路标准，这就造成了学习电子电路的学习者很多困惑，造成这种标注方式混乱的原因是多方面的，那么学习者该如何把握呢？笔者个人认为，国家标准是一定要掌握的，否则就没办法查国内的书籍资料；业界的标准也是要掌握的，否则就没有办法搞开发、设计。
图3-20 信号发生器设置2．仿真测试电路组成将各个元件及信号发生器XFG1在仿真工作窗口摆放好并连接，构成JK触发器的仿真测试电路，如图3-21所示。
图3-21 JK触发器的仿真测试电路3．仿真分析打开仿真开关，进行仿真测试，～1CLR为异步置0、～1PR为异步置1端，都是低电平有效，所以，要使JK触发器工作，上述两个控制端都要接高电平。
《数字电子技术》双JK触发器及转换的T触发器功能测试
4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转 。
2、T 触发器，当T=0时，触发器保持原状态；当T=1
时，触发器发生翻转。而 触发器则是指每输入一个
时钟脉冲CP，状态变化一次的电路，其功能就是令
T=1的T 触发器。用JK触发器转换为T触发器的逻辑图。
三、实验仪器及材料
五、实验内容及步骤
1.负边沿JK触发器功能测试
J、K接逻辑开关，CP接单次脉冲，按右 表进行其功能测试。观察并记录输出 结果。
2.用JK触发器构成的T触发器功能测试
T 触发器（将JK触发器的3脚和2脚并联，由1个 逻辑开关控制输入状态）是一种可控翻转触发器 。在CP的作用下，根据T端输入信号的不同，决 定触发器是否翻转。当T=0时，触发器保持原状 态；当T=1时，触发器发生翻转。而 T触 发器则 是指每输入一个时钟脉冲CP，状态变化一次的 电路，其功能就是令T=1的T 触发器。
（实验项目）双JK触发器及转换的T触发器功能测试
一、实验目的： 1、熟悉并掌握JK触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。 3、掌握时序逻辑电路的内涵、相互转换及实验 验证 二、实验原理 1、J--K触发器：逻辑符号如图所示。图中 、 端为异步置1端、 置0端，CP为时钟脉冲端,CP脉冲下降沿触发。 J--K触发器的逻辑功能是： （1）当J=0、K=0时，触发器维持原状态， 。 （2）当J=0、K=1时，不管触发器的原状态如何， CP作用（下降沿）后，触发器总是处于“0”状态，Qn+1 =0 。 （3） 当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状 态，Qn+1 =1。
实验四：触发器的功能测试及其应用
实验名称：触发器的功能测试及其应用
一、实验目的：
1 熟悉J-K触发器和D触发器的逻辑功能。
2 熟悉触发器的应用。
二、实验内容：
1.测试JK触发器逻辑功能：74LS112是双J-K触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS112上一个J-K触发器的逻辑功能。
自拟实验表格，记录实验结果（预习时查出74LS112的内部结构及管脚分配）
2.测试D触发器逻辑功能：74LS74是双D触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS74上一个D触发器的逻辑功能。
自拟实验表格，记录实验结果（预习时查出74LS74的内部结构及管脚分配）
3.用D触发器和74LS138译码器实现彩灯循环电路。
要求8只彩灯，7亮一暗，且这一暗灯可以循环移动（预习时画出电路原理图）
三、实验步骤：
（学生根据自己实验情况简要总结步骤和内容。
）
四、实验总结
（学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）。
测试jk触发器的逻辑功能
测试jk触发器的逻辑功能JK触发器是一种数字电路元件，常用于存储和控制信息的传输。
它由两个输入端（J和K）和两个输出端（Q和~Q）组成，具有一些基本的逻辑功能。
本文将详细介绍JK触发器的逻辑功能，并进行测试。
首先，JK触发器有四种可能的输入组合：00、01、10和11。
根据输入的不同组合，JK触发器能够实现不同的逻辑操作。
当输入为00时，JK触发器的状态不会改变。
无论之前的状态是什么，输出Q和~Q都保持不变。
这种状态只是用来维持之前的状态。
当输入为01时，JK触发器会将输出Q的状态改变为低电平（0），而输出~Q的状态会改变为高电平（1）。
这种状态称为“复位”，它能够重置之前存储的信息。
当输入为10时，JK触发器会将输出Q的状态改变为高电平（1），而输出~Q的状态会改变为低电平（0）。
这种状态称为“置位”，它能够存储信息并控制其他逻辑电路的操作。
当输入为11时，JK触发器会根据之前的状态来决定下一步的操作。
如果之前的状态是低电平（0），则触发器会执行复位操作；如果之前的状态是高电平（1），则触发器会执行置位操作。
为了测试JK触发器的逻辑功能，我们可以使用示波器、信号发生器和逻辑分析仪等设备来观察触发器的输入和输出信号。
首先，我们将J和K端的输入连接到信号发生器，以便产生不同的输入组合。
然后，将示波器的探头分别连接到Q和~Q的输出端，用于监测输出信号的变化。
通过改变信号发生器的输出信号，我们可以观察到JK触发器在不同输入组合下的逻辑功能。
例如，当输入是01时，我们可以看到Q的输出变为0，而~Q的输出变为1，显示触发器执行了复位操作。
另外，我们还可以使用逻辑分析仪来观察JK触发器的工作状态。
逻辑分析仪可以记录和分析触发器的输入和输出信号，帮助我们更好地理解触发器的逻辑功能。
通过测试JK触发器的逻辑功能，我们可以验证它是否按照预期进行操作。
如果触发器在不同的输入组合下表现出正确的逻辑行为，那么它可以用于各种数字电路设计和逻辑控制应用中。
触发器的逻辑功能测试实验报告
一、实验目的
1.掌握JK 触发器和T 触发器的逻辑功能。
2.熟悉触发器的应用。
二、 实验原理
上图为74LS112芯片，共有16根管脚，其中含有两个功能相同的JK 触发器。
芯片第16号管脚需要接+5V 直流电压源；8号管脚需要接地（GND ）。
一号触发器：1号管脚为触发器的时钟信号输入端CP ；2、3号分别为触发器的信号输入端K 、J ；4号管脚为置位端SD （SET ）；15号管脚为复位端RD （RESET ）；5号管脚为输出端Q ；6号管脚为反相输出端Q 。
二号触发器：13号管脚为触发器的时钟信号输入端CP ；11、12号分别为触发器的信号输入端J 、K ；10号管脚为置位端SD （SET ）；14号管脚为复位端RD （RESET ）；9号管脚为输出端Q ；7号管脚为反相输出端Q 。
在仿真软件中，可找到相对应的芯片。
1
2
3
4
5
678
9
10
11
12
13
14VCC
GND
15
16
1CP 1K 1J 1SD
1Q 1Q 2J
2K
2Q
1RD 2CP
2Q
2SD 2RD 1
2
74LS112
3.观察T触发器输出波形
将JK触发器接成T触发器，接到逻辑开关，CP端输入方波信号，频率为1KHz，幅度为5V RMS，用示波器观察Q端波形。
示波器CH1接输出Q，CH2接方波信号。
逻辑表达式：
n+1n n Q=TQ+TQ
当逻辑开关分别为0和1时，示波器的波形分别为？为0时
为1时。
jk触发器逻辑功用测验详解
jk触发器逻辑功用测验详解1．J-K触发器74LS112双J-K触发器的逻辑符号和J-K触发器引脚功用别离如图3、1,图3、2所示。
图3、1为J-K触发器的逻辑符号图3、2为74LS112双J-K触发器引脚功用。
本试验中选用的74LS112为降低沿触发的边际触发器。
其状况方程为：其间J和K为数据输入端，是触发器状况更新的依据，若J、K 有两个或两个以上输入端时，构成与的联络。
触发器的功用表如表4、1所示：表4、1触发器的功用表2．触发器的互相改换在集成触发器的商品中，每一种触发器都有自个固定的逻辑功用。
但可以运用改换的办法取得具有别的功用的触发器。
例如将J-K 触发器改换成D触发器、T触发器、Tˊ触发器。
其改换电路如图4、3所示。
(a)J-K改换成D(b)J-K改换成T(c)J-K改换成Tˊ图4、3J-K触发器改换成D、T、Tˊ触发器四、试验仪器设备1.数字电路试验箱；2.74LS112（或CC4027），74LS00（或CC4011），74LS74（或CC4013）。
五、操练内容及办法测验JK触发器74LS112逻辑功用。
1.测验的复位、置位功用。
将J，K端接逻辑开关输出插口，CP端接单脉冲，Q、Q端接至逻辑电平显现插口。
在=0，=1或=0，=1效果时期记载J、K及CP的状况，查询Q、Q状况并记载。
2.测验J-K触发器的逻辑功用；按表4、1的恳求改动JK、CP的状况，查询Q、Q状况改动，查询Q端的状况更新是不是发作在CP脉冲的降低沿（即CP由10），并记载之。
3.将JK触发器改换成D触发器。
按图4-3的（a）图联接电路，CP接单脉冲源，Q端接逻辑电平显现插口，验证逻辑功用，并自拟表格记载。
4.将J和K端相连，构成T触发器。
在CP端输入1Hz的接连脉冲，用试验箱逻辑电平显现Q端的改动。
在CP端输入1KHz的接连脉冲，用示波器查询CP、Q、端波形，留神相位与时刻的联络。
实验三 触发器的逻辑功能测试
实验三 触发器的逻辑功能测试一、实验目的1．验证基本RS 触发器、D 触发器、J-K 触发器的逻辑功能； 2．熟悉常用触发器的使用方法； 3．了解各类触发器间的相互转换方法。
二、实验仪器与器材1．数字逻辑实验箱 一台 2．信号源一台3．集成电路74LS00、74LS74、74LS76及相关门电路三、预习要求1．复习第五章各种触发器的逻辑功能及使用方法。
2．熟悉D 触发器和JK 触发器的引脚排列及特性方程。
四、实验内容与要求本实验在数字逻辑实验箱上进行，输入数据用逻辑开关设置，用发光二极管LED 显示触发器的输出状态。
1．基本RS 触发器逻辑功能测试用与非门集成芯片74LS00接成一基本RS 触发器，测试当d R 与d S 输入不同状态“1”或“0”时，触发器初始状态Q n 分别为“0”或“1”时输出端Q n+1的相应逻辑状态，并记入表3-1，d R 与d S 分别接到逻辑开关，按表3-1置“1”或置“0”，Q 端接发光二极管。
表3-1D RD Sn Q1+n Qn Q1+n Q0 0 0 1 0 1 0 1 1 0 0 1 111图3-1 基本RS 触发器 &Q&QR DS D2．D 触发器逻辑功能的测试(1) 直接置位端d S ,复位端d R 的功能测试选用双D 触发器集成芯片74LS74,分别将置“0”端d R 和置“1”端d S 接到数据开关置“1”或置“0”，Q 端接发光二极管，分别测试触发器的状态，记入表3-2。
X 代表触发器状态任意：即初状态Q n 为“0”或“1”时，触发器D 输入端为“0”或“1”都可。
表3-2n QDD RD S1+n QX X 0 1 XX1(2) D 触发器逻辑功能的测试改变输入端D 的状态，在CP 端加单次脉冲，测试当Q n =0及Q n =1时，Q n+1的逻辑状态，写出其真值表。
3．J-K 触发器逻辑功能测试(1) 直接置位端d S ，复位端d R 的功能测试选用双J-K 触发器集成芯片74LS76，测试当d S 及d R 不同时触发器的逻辑状态，并记入表3-3中。
实验触发器逻辑功能测试
实验2 触发器逻辑功能测试一、实验目的1、掌握基本RS触发器、D触发器、J K触发器的逻辑功能和状态变化特点。
2、掌握基本RS触发器、D触发器、J K触发器逻辑功能测试方法。
3、熟悉不同逻辑功能触发器相互转换的方法。
二、实验仪器及器件1、实验仪器（1） TPE-D6Ⅲ型数字电路学习机（2） VP5220A型双踪示波器（3）数字万用表2、器件（1） 74LS00 四2输入与非门 1片（2） 74LS74 双D触发器 1片（3） 74LS112 双JK触发器 1 片三、实验器件的逻辑功能表2-0给出了本实验所用的基本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式及动作特点等相关知识。
文档来源网络及个人整理,勿用作商业用途表2-0 基本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式及动作特点四、实验原理触发器是能存储、记忆二进制信息的器件，是时序逻辑电路的基本单元。
触发器具有“0”状态和“1”状态2个稳定状态，在输入信号作用下可以置于“0”状态或“1”状态。
触发器进行状态转换时，由触发方式决定何时接收输入信号、何时改变输出状态，由逻辑功能决定输出状态改变的方向。
文档来源网络及个人整理,勿用作商业用途基本RS 触发器逻辑功能的测试原理：触发器的输入端D S 、D R 由逻辑电平开关控制输入0或1，按特性表改变各输入信号状态，用LED 发光二极管显示输出状态，从而验证状态转换关系是否符合要求即是否与特性表相符及状态转换时的动作特点。
文档来源网络及个人整理,勿用作商业用途时钟触发器置位、复位功能的测试原理：触发器的异步置位端D S 、异步复位端D R 由 逻辑电平开关控制分别输入0，输入1、CP 时钟脉冲端为任意值，用LED 发光二极管显示输出状态，从而验证异步置位、异步复位功能是否符合要求。
文档来源网络及个人整理,勿用作商业用途时钟触发器逻辑功能的测试原理：触发器的异步置位端D S 、异步复位端D R 置现态为 0或1后处于为1的无效状态，使触发器处于受CP 时钟脉冲控制下工作。
触发器的逻辑功能测试及异步二进制计数器
单次脉冲
电平设置开关
2015-7-23
14
2015-7-23
6
电气与自动化工程学院
电工电子实验中心
1、J触发器功能测试
Logical levels display
+5V
地
H L
直流电源
单次脉冲源
Logical levels output
图16-3 JK触发器逻辑功能测试线路
2015-7-23 7
电气与自动化工程学院
电工电子实验中心
表16-1 JK触发器
图16-2 74LS74 D触发器引脚排列与逻辑符号
2015-7-23
5
电气与自动化工程学院
电工电子实验中心
三、实验内容及步骤
1、从74LS76中任选一个JK触发器，将其J、 K端接逻辑开关输入插口，CP端接单次脉冲 源，Q端接至逻辑电平显示输入插口。在图 16-3上画出连接线路，然后照图接线。按表 16-1测试其逻辑功能并记录结果。
图16-4 (a）T触发器
表16-3
T触发器
10Байду номын сангаас
2015-7-23
电气与自动化工程学院
电工电子实验中心
3、图16-4是由JK触发器构成T触发器及由D 触发器构成的T′触发器的电路图。 (2)用74LS74按图16-4(b)接线。按表16-4测 试其逻辑功能。
图16-4 (b）T′触发器
表16-4
T′触发器
电气与自动化工程学院
触发器的逻辑功能测试及异 步二进制计数器
电气与自动化工程学院 电工电子实验中心
2015-7-23
电气与自动化工程学院
电工电子实验中心
一、实验目的
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三 JK触发器的逻辑功能测试
[实验目的]
1、学习触发器逻辑功能的测试方法。
2、掌握基本JK、D触发器的逻辑功能。
3、掌握JK触发器转换成D触发器的方法及D触发器的逻辑功能。
[主要仪器设备及耗材]数字电路实验板、74LS112芯片、74LS00芯片、数字万用表、数据线。
[实验基本原理]
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112(或74LS76)双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图1-1所示。
图1-1 74LS112双JK触发器引脚排列及逻辑符号
JK触发器的状态方程为
Qn+1=J Qn +K Qn，S＝R＝１
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q—为两个互补输出端。
通常把Q=0、Q—=1的状态定为触发器“0”状态；而把Q=1、Q—=0定为“1”状态。
JK触发器常被用来构成缓冲存储器、移位寄存器和计数器。
图1-1左图为双下降沿JK触发器74LS112的外引线排列图。
JK触发器的工作原理如下：
（１）S和R可将触发器置于额定状态1或0；之后应保持在高电平1。
（２）S＝R＝１时，
Ａ、当J=K=0时，在CP脉冲的作用下触发器保持原状态，即Qn+1=Qn；
B、当J=0，K=1时，在CP脉冲的作用下，触发器置“0”，即Qn+1=0；
C、当J=1，K=0时，在CP脉冲的作用下，触发器置“1”，即Qn+1=1；
D 、当J=K=1时，在CP 脉冲的作用下，触发器状态翻转，即Qn+1=Qn 下降沿触发JK 触发器的功能如表1-1。
表1-1
J K Qn Q n+1 说明 0 0 0 0 保持 Q —
n+1= Qn
0 0 1 1 0 1 0 0
置0
0 1 1 0 1 0 0 1 置1
1 0 1 1 1 1 0 1 翻转 1
1
1
2、D 触发器
在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Qn+1=Dn ，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。
D 触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。
有很多种型号可供各种需要而选用，如双D 74LS74、四D 74LS175、六D 74LS175等。
表1-2为其真值表。
表1-2
图1-2为双D 74LS74的引脚排列及逻辑符号。
图1-2 74LS74引脚排列及逻辑符号
[实验步骤]
1、集成JK 触发器逻辑功能测试 （1）异步置位及复位功能的测试
D :Q n+1 0 0 1
1
将J 、K 、CP 端开路，将-
S 、-
R 端分别接到数据开关相应的插孔，在-
S 、-
R 为表1-4中情况时，观察Q 端显示的高低电平，并转换成逻辑状态填入表1-3中，用万用表测试Q 端显示的电位加以验证。
2、测试双JK 触发器74LS112(或74LS76)逻辑功能
(1) -
S 、-
R 端仍如上连接不变，并将-
S 、-
R 端置高电位，将J 、K 端分别接到数据开关的其它插孔、将CP 端接至单脉冲的插孔。
先将触发器置0或置1，按表1-4的要求改变CP 、J 、K 的状态，观察Qn 及Qn+1的显示，并转换成逻辑状态填入表1-5中。
注意观察触发器状态更新是否发生在CP 脉冲的下降沿(即CP 由1→0)。
从右至左观察最好。
将J-K 触发器转化成D 触发器,即K=-
J 。
测试上述D 触发器的逻辑功能。
将
-
S 、-
R 和D 分别接到数据开关的插孔、将CP 端接至单脉冲的插孔，按表1-5的要求提供数据，观察Qn 、 Qn+1端的显示，并转换成逻辑状态填入表1-5中。
[实验数据及处理结果]
1、列表整理各类触发器的逻辑功能。
2、根据实验结果，总结触发器的逻辑功能和特点。