海思芯片可靠性测试总体规范
芯片可靠性测试
芯片可靠性测试质量( Quality )和可靠性( Reliability )在一定程度上可以说是IC 产品的生命，好的品质，长久的耐力往往就是一颗优秀IC 产品的竞争力所在。
在做产品验证时我们往往会遇到三个问题，验证什么，如何去验证，哪里去验证，这就是what, how , where 的问题了。
解决了这三个问题，质量和可靠性就有了保证，制造商才可以大量地将产品推向市场，客户才可以放心地使用产品。
本文将目前较为流行的测试方法加以简单归类和阐述，力求达到抛砖引玉的作用。
Quality 就是产品性能的测量，它回答了一个产品是否合乎SPEC的要求，是否符合各项性能指标的问题；Reliability 则是对产品耐久力的测量，它回答了一个产品生命周期有多长，简单说，它能用多久的问题。
所以说Quality 解决的是现阶段的问题，Reliability 解决的是一段时间以后的问题。
知道了两者的区别，我们发现，Quality 的问题解决方法往往比较直接，设计和制造单位在产品生产出来后，通过简单的测试，就可以知道产品的性能是否达到SPEC 的要求，这种测试在IC 的设计和制造单位就可以进行。
相对而言，Reliability 的问题似乎就变的十分棘手，这个产品能用多久，who knows? 谁会能保证今天产品能用，明天就一定能用？为了解决这个问题，人们制定了各种各样的标准，如MIT-STD-883E Method 1005.8JESD22-A108-AEIAJED- 4701-D101等等，这些标准林林总总，方方面面，都是建立在长久以来IC 设计，制造和使用的经验的基础上，规定了IC 测试的条件，如温度，湿度，电压，偏压，测试方法等，获得标准的测试结果。
这些标准的制定使得IC 测试变得不再盲目，变得有章可循，有法可依，从而很好的解决的what ，how 的问题。
而Where 的问题，由于Reliability 的测试需要专业的设备，专业的器材和较长的时间，这就需要专业的测试单位。
海思消费类芯片可靠性测试技术总体规范V2
海思消费类芯片可靠性测试技术总体规范V2.0海思消费类芯片可靠性测试技术总体规范V2.0是针对芯片可靠性测试的总体规范要求，包括电路可靠性和封装可靠性。
该规范适用于量产芯片验证测试阶段的通用测试需求，并能够覆盖芯片绝大多数的可靠性验证需求。
本规范描述的测试组合可能不涵盖特定芯片的所有使用环境，但可以满足绝大多数芯片的通用验证需求。
该规范规定了芯片研发或新工艺升级时，芯片规模量产前对可靠性相关测试需求的通用验收基准。
这些测试或测试组合能够激发半导体器件电路、封装相关的薄弱环节或问题，通过失效率判断是否满足量产出口标准。
在芯片可靠性测试中，可靠性是一个含义广泛的概念。
以塑封芯片为例，狭义的“可靠性”一般指芯片级可靠性，包括电路相关的可靠性（如ESD、Latch-up、HTOL）和封装相关的可靠性（如PC、TCT、HTSL、HAST等）。
但是芯片在应用场景中往往不是“独立作战”，而是以产品方案（如PCB板上的一个元器件）作为最终应用。
因此广义的“可靠性”还包括产品级的可靠性，例如上电温循试验就是用来评估芯片各内部模块及其软件在极端温度条件下运行的稳定性。
产品级的可靠性根据特定产品的应用场景来确定测试项和测试组合，并没有一个通用的规范。
本规范重点讲述芯片级可靠性要求。
本规范引用了JESD47I标准，该标准是可靠性测试总体标准。
在芯片可靠性测试中，测试组合通常以特定的温度、湿度、电压加速的方式来激发问题。
本规范还新增了封装可靠性测试总体流程图和测试前后的要求，并将《可靠性测试总体执行标准（工业级）》.xlsx作为本规范的附件。
海思消费类芯片可靠性测试技术总体规范V2.0本规范旨在规范海思消费类芯片的可靠性测试技术，确保其性能和质量符合要求。
以下是通用芯片级可靠性测试要求的详细介绍。
2.通用芯片级可靠性测试要求2.1电路可靠性测试电路可靠性测试是对芯片在不同应力条件下的可靠性进行评估的过程。
在测试过程中，需要按照以下要求进行测试：HTOL：在高温条件下进行测试，温度不低于125℃，Vcc不低于Vccmax。
芯片可靠性测试标准
芯片可靠性测试标准芯片可靠性测试标准是指对芯片在特定条件下的可靠性进行测试的标准。
芯片作为电子产品的核心部件，其可靠性直接关系到产品的质量和稳定性。
因此，制定和执行严格的可靠性测试标准对于保证产品质量至关重要。
首先，芯片可靠性测试标准应包括环境适应性测试。
在不同的环境条件下，芯片的性能表现可能会有所不同。
因此，需要对芯片在高温、低温、潮湿、干燥等不同环境条件下的工作情况进行测试，以确保其在各种环境下都能正常工作。
其次，电气特性测试也是芯片可靠性测试标准中的重要内容。
包括对芯片的电压、电流、功耗等电气特性进行测试，以确保芯片在正常工作条件下不会出现电气性能不稳定的情况。
此外，还需要进行可靠性寿命测试。
通过对芯片在长时间工作情况下的稳定性进行测试，以评估其在长期使用过程中的可靠性表现。
这对于一些长寿命产品尤为重要，如航空航天、医疗器械等领域的电子产品。
另外，还需要进行可靠性退化测试。
随着芯片使用时间的增长，其性能可能会出现退化。
因此，需要对芯片在长时间使用后的性能进行测试，以评估其退化情况，并在设计阶段就考虑到这一点，以尽量延长产品的使用寿命。
最后，还需要进行可靠性故障模式测试。
通过对芯片可能出现的各种故障模式进行测试，以评估其在面对不同故障情况时的表现，从而为产品的故障分析和维修提供参考。
综上所述，芯片可靠性测试标准涵盖了环境适应性测试、电气特性测试、可靠性寿命测试、可靠性退化测试以及可靠性故障模式测试等内容。
通过严格执行这些测试标准，可以有效保证芯片产品的质量和可靠性，提高产品的市场竞争力，满足用户对产品质量和稳定性的需求。
hass实验的的参考标准
hass实验的的参考标准
HASS（Highly Accelerated Stress Screening）实验是一种用于评估产品可靠性和稳定性的测试方法。
以下是HASS实验的参考标准：
1. 选择应力水平：根据产品的设计规范和可靠性要求，确定适当的环境应力水平。
这些应力可以是温度、湿度、振动等环境参数。
2. HASS流程：按照预定的HASS流程，在产品上施加环境应力，如温度循环、湿度循环、振动等，以加速产品的潜在缺陷的显露和故障。
3. 测试周期：根据产品的特性和要求，确定适当的测试周期。
测试周期可以是几小时、几天、几周或几个月。
4. 数据分析：对测试过程中收集的数据进行分析，以评估产品的可靠性和稳定性。
例如，可以分析产品的故障模式、寿命分布、性能退化等。
5. 可靠性评估：根据数据分析的结果，对产品的可靠性进行评估。
这可以包括评估产品的MTBF（平均故障间隔时间）、故障模式和影响分析（FMEA）等。
6. 改进建议：根据测试结果和数据分析，提出针对产品的改进建议。
这些建议可以包括设计优化、工艺改进、材料更换等。
7. 报告编写：编写详细的HASS实验报告，记录实验过程、测试数据、可
靠性评估和改进建议。
报告应该清晰、准确、完整，并符合相关的标准和规范。
需要注意的是，HASS实验的参考标准可能因不同的行业和应用而有所不同。
因此，在实际应用中，应根据具体的产品和要求进行相应的调整和修改。
海思芯片TC 测试技术规范
海思TC(Temperature Cycling)测试技术规范拟制：克鲁鲁尔审核：批准：日期：2019-11-11历史版本记录适用范围:该测试用来检查芯片是否会因为热疲劳失效。
本规范适用于量产芯片验证测试阶段的TC(Temperature Cycling)测试需求。
简介：该测试是为了确定芯片在高低温交替变化下的机械应力承受能力。
这些机械应力可能导致芯片出现永久的电气或物理特性变化。
引用文件：下列文件中的条款通过本规范的引用而成为本规范的条款。
凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。
凡是不注日期的引用文件，其最新版本适用于本规范。
1. TC 测试流程失效分析功能、性能失效物理损伤注意：做TC 测试的芯片需经过PC(Preconditioning)预处理。
2. TC 测试条件2.1 温度温循的高低温条件如下表：实际的高低温须参照Datasheet 说明，一般在“建议运行条件(Recommended Operating Conditions)”会给出建议运行的环境温度范围。
例如进芯的ADP16F0X ：温循温度示意图：说明：Ts(min)为温循最低温度Ts(max)为温循最高温度cycle time为温循周期Ramp rate为温升率建议Cycle周期0.5h，即2 cycles/hour。
建议温升率(Ramp rate)不超过15℃/min。
Ts(min)和Ts(max)的持续时间不低于1min。
2.2 循环次数参考JESD47标准：推荐循环总次数为1000次，并且在200、500、700、1000次时复测。
3.TC测试装置高低温箱——温度范围、测试时间可控。
4.失效判据温循过程，出现机械形变、断裂等物理损伤。
ATE\功能筛片有功能失效、性能异常。
芯片可靠性检测课件
应力测试
目的：评估芯片 在极端环境下的 性能和可靠性
测试条件：高温、 低温、湿度、振 动、冲击等
测试方法：静态 测试、动态测试 、加速寿命测试 等
测试结果分析： 评估芯片的失效 率、可靠性和寿 命等
环境测试
温度测试：测试 芯片在不同温度 下的性能和稳定 性
湿度测试：测试 芯片在不同湿度 环境下的性能和 稳定性
芯片可靠性检测的 目的是确保芯片在 各种环境下能够正 常工作，避免出现 故障或损坏。
芯片可靠性检测主 要包括环境测试、 电气测试、机械测 试、可靠性测试等 。
芯片可靠性检测是 芯片设计和制造过 程中的重要环节， 直接影响到芯片的 质量和性能。
芯片可靠性检测的重要性
确保产品质量：通过检测确保芯片性能稳定，提高产品质量 降低成本：及时发现并解决芯片问题，降低生产成本 提高市场竞争力：提高芯片可靠性，增强市场竞争力 保障用户权益：确保芯片性能稳定，保障用户权益
研究所背景：某知名研究所，专注 于芯片研发和生产
检测目的：评估芯片可靠性，确保 产品质量
检测方法：采用多种检测手段，如 环境测试、电磁兼容测试等
检测结果：芯片性能稳定，可靠性 高，满足使用要求
改进措施：针对检测中发现的问题， 进行优化和改进，提高芯片可靠性
案例三：某高校芯片可靠性检测案例
检测方法：采用多种检测方 法，如温度、湿度、振动等
芯片需求持续增 长，市场空间广 阔
技术进步推动芯 片可靠性检测技 术不断发展
芯片可靠性检测 行业竞争激烈， 需要不断创新
芯片可靠性检测 技术在物联网、 人工智能等领域 的应用前景广阔
政策法规影响
政府对芯片可靠性检测的重视程度不断提高 相关政策法规的出台，推动芯片可靠性检测的发展 政策法规对芯片可靠性检测的要求越来越严格 政策法规对芯片可靠性检测的监管力度不断加强
可靠性测试标准
质量管理体系第三层次文件 Q/GSXH.Q. 1004.03-2001性试验规范拟制： 海锝电子科技有限公司审核:批准：版次：C 版可靠性试验规范1. 主题内容和适用范围本档规定了可靠性试验所遵循的原则，规定了可靠性试验项目，条件和判据。
2. 可靠性试验规定根据IEC 国际标准，国家标准及美国军用标准，目前设立了 14个试验项目(见后目录〕。
根据本公司成品标准要求，用户要求，质量提高要求及新产品研制、工艺 改进等加以全部或部分采用上述试验项目。
常规产品规定每季度做一次周期试验，试验条件及判据采用或等效采用产 品标准；新产品、新工艺、用户特殊要求产品等按计划进行。
采用LTPD 的抽样方法，在第一次试验不合格时，可采用追加样品抽样方 法或采用筛选方法重新抽样，但无论何种方法只能重新抽样或追加一次。
若LTPD=10 %，则抽22只，0收1退，追加抽样为38只，1收2退。
抽样必须在OQC 检验合格成品中抽取。
3 .可靠性试验判定标准。
2.12.22.32.42.5项目规格漏电流 (I R , I RM 等) 小于试验前该项值的100倍，也小于每种器 件说明书上所载明的上限值的2倍正向压降 (V F , V FM 等)不超过器件说明书上该值的110 %外观无异常，标记清晰可读(各电气性能的测试条件， 参照器件各自的说明书所载内容)环境条件 (1)标准状态标准状态是指预处理，后续处理及试验中的环境条件。
论述如下环境温度： 15-35 C 相对湿度：(2)判定状态判定状态是指初测及终测时的环境条件。
论述如下 环境温度： 相对湿度：4 .试验项目。
High Temp erature Reverse Bias Test一、工作原理：整流二极管在高温下加上反向偏压是一种严酷的工作方式，由于高温下漏电 流增加，在温度和电场的作用下，质量差的器件就会失效，用这种方法可以判断 生产批的质量好坏。
工作原理图如下： 二、 主要用途：用来检验整流二极管的高温性能好坏及可靠性水平。
海思HAST 测试技术规范V1.2
HAST(Highly Accelerated Temperature and Humidity Stress Test)测试技术规范V1.2拟制：审核：批准：日期：2019-11-12历史版本记录适用范围:该试验检查芯片长期贮存条件下，高温和时间对器件的影响。
本规范适用于量产芯片验证测试阶段的HAST测试需求，仅针对非密封封装(塑料封装)，带偏置(bHAST)和不带偏置(uHAST)的测试。
简介：该试验通过温度、湿度、大气压力加速条件，评估非密封封装器件在上电状态下，在高温、高压、潮湿环境中的可靠性。
它采用了严格的温度，湿度，大气压、电压条件，该条件会加速水分渗透到材料内部与金属导体之间的电化学反应。
引用文件：下列文件中的条款通过本规范的引用而成为本规范的条款。
凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。
凡是不注日期的引用文件，其最新版本适用于本规范。
1.HAST测试流程失效分析Fail2.HAST测试条件2.1 温度、湿度、气压、测试时间HAST试验条件如下表所示：➢通常选择HAST-96，即：130℃、85%RH、230KPa大气压，96hour测试时间。
➢测试过程中，建议调试阶段监控芯片壳温、功耗数据推算芯片结温，要保证结温不能过高，并在测试过程中定期记录。
结温推算方法参考《HTOL测试技术规范》。
➢如果壳温与环温差值或者功耗满足下表三种关系时，特别是当壳温与环温差值超过10℃时，需考虑周期性的电压拉偏策略。
➢注意测试起始时间是从环境条件达到规定条件后开始计算；结束时间为开始降温降压操作的时间点。
2.2 电压拉偏uHAST测试不带电压拉偏，不需要关注该节；bHAST需要带电压拉偏，遵循以下原则：(1)所有电源上电，电压：最大推荐操作范围电压(Maximum Recommended Operating Conditions）(2)芯片功耗最小(数字部分不翻转、输入晶振短接、其他降功耗方法)；(3)输入管脚在输入电压允许范围内拉高。
海思芯片HTOL老化测试技术规范
HTOL测试技术规范拟制：克鲁鲁尔审核：批准：历史版本记录适用范围:该测试它以电压、温度拉偏方式，加速的方式模拟芯片的运行状况，用于芯片寿命和长期上电运行的可靠性评估。
本规范适用于量产芯片验证测试阶段的HTOL老化测试需求。
简介：HTOL(High Temperature Operating Life)测试是芯片电路可靠性的一项关键性的基础测试，它用应力加速的方式模拟芯片的长期运行，以此评估芯片寿命和长期上电运行的可靠性，通常称为老化测试。
本规范介绍DFT和EVB两种模式的HTOL测试方法，HTOL可靠性测试工程师需要依据实际情况选择合适的模式完成HTOL测试。
引用文件：下列文件中的条款通过本规范的引用而成为本规范的条款。
凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。
凡是不注日期的引用文件，其最新版本适用于本规范。
1. 测试流程1.1 HTOL测试概要HTOL主要用于评估芯片的寿命和电路可靠性，需要项目SE、封装工程师、可靠性工程师、硬件工程师、FT测试工程师共同参与，主要工作包括：HTOL向量、HTOL测试方案、HTOL环境调试、HTOL测试流程执行、测试结果分析、失效定位等。
HTOL可以用两种方式进行测试：DFT测试模式和EVB测试模式。
1.2 DFT和EVB模式对比DFT(Design For Testability)测试模式：集成度较高的IC一般有DFT设计，其HTOL模式一般在DFT测试模式下进行，以扫描链、内建BIST、内部环回、JTAG，实现内部逻辑的翻转、读写、自测试和IO的翻转等，其数字逻辑、memory、IP、IO的以串行方式运行。
EVB(Evaluation Board)功能模式：即正常应用模式，HTOL也可以在该模式下更符合实际应用场景，该模式下芯片各模块一般按照真实的应用场景并行运行。
海思芯片PC 测试技术规范
海思PC(Preconditioning)测试技术规范拟制：克鲁鲁尔审核：批准：日期：2019-11-09历史版本记录适用范围:该测试用来评估芯片在包装、运输、焊接过程中对温度、湿度冲击的抗性。
本规范适用于量产芯片验证测试阶段的PC(Preconditioning)测试需求，仅对非封闭的封装(塑料封装)芯片约束。
简介：表面贴器件会在焊接过程经受高温，该高温过程或导致内部水汽损坏电路。
PC预处理测试用于在可靠性测试之前模拟器件焊接过程。
PC预处理测试是芯片进行部分封装可靠性测试前要求进行的测试，这类可靠性测试的样品要求以符合本规范的PC测试为入口条件。
引用文件：下列文件中的条款通过本规范的引用而成为本规范的条款。
凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。
凡是不注日期的引用文件，其最新版本适用于本规范。
1. Precondition 测试流程1.1 要求PC 预处理的可靠性测试要求在先做PC 预处理测试的可靠性测试项：THB 、HAST 、TC 、AC 、UHAST 。
其中，一般HAST 、TC 是必做的。
1.2 测试流程1.2.1 完整流程冷却15min~4hours失效分析BGA\CGA\LGA 封装不做要求HAST TC AC THB1.2.2 规范流程表1.2.3 简化流程(推荐)步骤事项详细描述1 外观检查检查外观，排除封装、管脚有缺陷的芯片2 功能\ATE筛片筛选功能、性能正常芯片3 烘烤125℃烘烤24h4 潮敏处理13级潮敏处理：30℃, 60%RH存储192h。
潮敏处理后须室温冷却最低15min但不超4hour。
5 回流焊23次；回流焊的升温曲线、峰值温度须符合附1、附3的要求或符合《J-STD-020E》标准。
每次回流焊须冷却≥15min。
6 浸润活化水溶性助焊剂浸润10s。
Hi3511V110可靠性试验报告
Hisilicon Technologies Co.,Ltd. Product version Confidentiality levelV110 SecretProduct name:Hi3511 Total pages：9The Reliability Test Report OfHi3511/Hi3512Prepared by 罗静芳Date 2008-12-01 Reviewed by 湛灿辉Date 2008-12-01 Granted by 夏君Date 2008-12-01海思半导体有限公司CatalogInstruction (3)1、Definition (4)1.1 Preconditioning Testing（PC） (4)1.2 Temperature Cycling (TC) (4)1.3 Highly Accelerated Stress Test (HAST) (5)1.4 High Temperature Operational Life (HTOL) (5)1.5 Electrostatic Discharge ：Human Body Model (5)1.6 Latch-Up Test (6)2. Product Reliability (7)2.1 Pre-condition Test ：level III (7)2.2 High Accelerated Stress Test (7)2.3 Temperature Cycling Test (8)2.4 High Temperature Operation Test (8)2.5 ESD-Human Body Mode (8)2.6 Latch-up Test (9)InstructionThis report is published by Hisilicon to provide insight to our customers regarding the reliability of Hisilicon products. Reliability is defined as product performance to specification over time in response to varied environmental stress conditions. The ultimate goal of our reliability program is to achieve continuous improvement in the robustness of the product being evaluated.As part of this program, finished product reliability is measured periodically to ensure that the product performance meets or exceeds internal and external reliability specifications. Reliability programs are executed in response to internal programs as well as to individual customer requirement. All tests are performed or supervised by experienced Hisilicon employees using facilities that are approved and audited by Hisilicon for compliance to the requirements of JEDEC and MIL-STD-883.1、Definition1.1 Preconditioning Testing（PC）The Surface Mount Preconditioning Test is used to model the surface mount assembly conditions during component solder processing. Consistent with JEDEC JESD22-A113A “Preconditioning Procedures of Plastic Surface Mount Devices Prior to Reliability Testing”, the devices are subjected to bake for 24 hrs, a t 125°C to baseline the package moisture content, a controlled moisture soak for 192 hrs, a t 30°C/60% R. H., followed by 3 thermal cycles through a reflow simulation temperature profile. This preconditioning is consistent with JEDEC Moisture Sensitivity Level 3 thermal package moisture sensitivity and dry-pack storage requirements.1.2 Temperature Cycling (TC)The temperature cycling test is intended to assess the product’s ability to withstand temperature changes in a field use situation such as system On/Off temperature changes, night/day, and/or severe storage extremes. The test is used to determine the ability of the component and solder interconnects to withstand thermo-mechanical stresses induced by alternating high and low temperature extremes. The test procedure follows the general guidelines listed in the JEDEC standard JESD22-A104-B. Electrical testing at the interim and final read points ensures that the units on test continue to meet data sheet specifications.1.3 Highly Accelerated Stress Test (HAST)The HAST test is performed for the purpose of evaluating the reliability of products in humid environments. It is a highly accelerated test that employs temperature and humidity under non-condensing conditions to accelerate the penetration of moisture into the product (into the underfill, substrate, etc.). The test is used to assess the robustness of the product, its mechanical integrity, the adhesion strength between interfaces, and susceptibility to corrosion in the presence of ionic contaminants. The test procedure follows the general guidelines listed in the JEDEC standard JESD22-A118. The typical test parameters used are 96 hours at 130℃/85% Relative Humidity (RH).1.4 High Temperature Operational Life (HTOL)HTOL is used to accelerate failure mechanisms which may be activated through elevated operational temperatures and elevated voltage. All devices receive full and standard production screening prior to receiving HTOL stress. Full Electrical test is performed at each read point to verify that the product meets data sheet parameters. Early Life (EL) is defined as the first 4k hours of field operation. Inherent Life (IL) is defined as 26k hrs of field operation in addition to the 4k Early Life field hours. The IL portion of the bath tube curve is constant failure rate indicating the intrinsic product reliability. Extended Life (XL) is defined as 70k hrs of field operation. This portion of the stress verifies that any wear out mechanisms have not been initiated.1.5 Electrostatic Discharge ：Human Body ModelThis method is used to classify components for ESD susceptibilityfrom human handling and to determine the limits of the product in an average production environment when handled by humans. The discharge waveform is intended to approximate the ESD event from a human fingertip to a pin of the component while other pins are at ground potential.1.6 Latch-Up TestLatch-up characteristics are extremely important in determining product reliability and minimizing No Trouble Found(NTF) and Electrical Overstress(EOS) failures due to latch-up. This testing is performed to assure a product does not enter a latch up state when exposed to over/under-voltage conditions on supply pins or over/under-current on signal pins.2. Product Reliability2.1 Pre-condition Test ：level IIIReference Procedure JEDED22-A113DTest Parameter SAM Analysis& Function Test Test Structure Hi3511V110Vehicle Package type: BGA441Method 1. Baking 24h at 125℃;2. Moisture soaking at the temperature and humidity: 30℃,60%RH,192h;3. Reflowing solder IR at 260℃and immersing in 3x flux for 10 sec.Sample size 154pcsPass/Fail Judgment Pass PC functional test(A/R=0/1)Test result Pass2.2 High Accelerated Stress TestReference Procedure JEDED22-A110BTest Parameter Function TestTest Structure Hi3511V110Vehicle Package type: BGA441Method HAST 130℃/85%RH/96hrs， Unbias Sample size 77pcsPass/Fail Judgment Pass HAST 96hr function test(A/R=0/1) Test result Pass2.3 Temperature Cycling TestReference Procedure JEDED22-A104BTest Parameter SAM Analysis& Function TestTest Structure Hi3511V110Vehicle Package type: BGA441Method －40℃~＋115℃(air to air), 500 cycle Sample size 77pcsPass/Fail Judgment Pass 500 cycle function test(A/R=0/1) Test result Pass2.4 High Temperature Operation TestReference Procedure JEDED22-A104BTest Parameter Function TestTest Structure Hi3511V110Vehicle Package type: BGA441Method Stress temperature=+125℃, 1000hr, Dynamic biasedRead points at 168hrs/ 500hrs/1000hrsSample size 77pcsPass/Fail Judgment Pass 1000hr function test(A/R=0/1) Test result Pass2.5 ESD-Human Body ModeReference Procedure MIL-STD-883F Method 3015.7Test Parameter I-V Curve ShiftTest Structure Hi3511V110Vehicle Package type: BGA441Method Force Voltage from 2000V Test I-V curve of the test chipSample size 63pcsPass/Fail Judgment For V change at 1uA±30%Test result Pass2.6 Latch-up TestReference Procedure JEDEC78 MARCH 1997Test Parameter Test the current of Vsupply before and after trigger Test Structure Hi3511V110Vehicle Package type: BGA441Method Current Trigger: ±250mASample size 9pcsPass/Fail Judgment <25mA 10mA+Inormal >25mA 1.4×InormalTest result Pass。
海思芯片HTSL 测试技术规范
海思HTSL(High Temperature Storage Life)
测试技术规范
拟制：克鲁鲁尔
审核：
批准：
日期：2019-11-11
历史版本记录
适用范围:
该试验检查芯片长期贮存条件下，高温和时间对器件的影响。
本规范适用于量产芯片验证测试阶段的HTSL测试需求。
简介：
该测试不上电存储条件下，保持恒定的高温环境，检查该条件下芯片的材料氧化、不同材料相互扩散导致的失效。
例如，Pad和Wire的金属间化合物的生长、某些存储类器件的数据保持状况。
引用文件：
下列文件中的条款通过本规范的引用而成为本规范的条款。
凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。
凡是不注日期的引用文件，其最新版本适用于本规范。
1.HTSL测试流程
物理损伤
功能、
性能失效
失效分析
2.HTSL测试条件
2.1 温度
高温存储温度条件如下表：
实际的高温条件参照Datasheet说明，一般在“最大绝对额定值(Absolute Maximum Rati ngs)”会给出最高存储温度。
例如进芯的ADP32F335：
2.2 测试时间、样本量
参考JESD47标准：
推荐3Lots/25units，总时间为1000 hours。
3.HTSL测试装置
➢高温存储箱——温度范围、测试时间可控。
4.失效判据
➢出现机械形变、断裂等物理损伤。
➢ATE\功能筛片有功能失效、性能异常。
芯片可靠性测试要求及标准解析
芯片可靠性测试要求及标准解析芯片可靠性测试要求都有哪些？华碧实验室通过本文，将为大家简要解析芯片可靠性测试的要求及标准。
加速测试大多数半导体器件的寿命在正常使用下可超过很多年。
但我们不能等到若干年后再研究器件；我们必须增加施加的应力。
施加的应力可增强或加快潜在的故障机制，帮助找出根本原因，并帮助TI 采取措施防止故障模式。
在半导体器件中，常见的一些加速因子为温度、湿度、电压和电流。
在大多数情况下，加速测试不改变故障的物理特性，但会改变观察时间。
加速条件和正常使用条件之间的变化称为“降额”。
高加速测试是基于JEDEC 的资质认证测试的关键部分。
以下测试反映了基于JEDEC 规范JEP47 的高加速条件。
如果产品通过这些测试，则表示器件能用于大多数使用情况。
温度循环根据JED22-A104 标准，温度循环(TC) 让部件经受极端高温和低温之间的转换。
进行该测试时，将部件反复暴露于这些条件下经过预定的循环次数。
高温工作寿命(HTOL)HTOL 用于确定高温工作条件下的器件可靠性。
该测试通常根据JESD22-A108 标准长时间进行。
温湿度偏压高加速应力测试(BHAST)根据JESD22-A110 标准，THB 和BHAST 让器件经受高温高湿条件，同时处于偏压之下，其目标是让器件加速腐蚀。
THB 和BHAST 用途相同，但BHAST 条件和测试过程让可靠性团队的测试速度比THB 快得多。
热压器/无偏压HAST热压器和无偏压HAST 用于确定高温高湿条件下的器件可靠性。
与THB 和BHAST 一样，它用于加速腐蚀。
不过，与这些测试不同，不会对部件施加偏压。
高温贮存HTS（也称为“烘烤”或HTSL）用于确定器件在高温下的长期可靠性。
与HTOL 不同，器件在测试期间不处于运行条件下。
静电放电(ESD)静电荷是静置时的非平衡电荷。
通常情况下，它是由绝缘体表面相互摩擦或分离产生；一个表面获得电子，而另一个表面失去电子。
海思终端芯片ATE技术手册
一、文档说明：本文参照业界通用做法，定义了海思终端芯片类COT的推荐ATE测试策略，以及此类芯片在测试程序开发及量产时各版本的的测试规范及测试项目要求。
因技术和芯片规格持续发展，各IP的测试规范不断添加和完善。
对于成熟IP，程序开发时需要遵守该规范，新IP 测试规范建立时可参考对应的测试规范。
二、文档目的：支撑终端芯片媒体类产品达成<2000 FDPPM的质量目标。
三、使用规范：1）本文档针对IP的测试项仅进行简单说明，详细说明及指导手册请严格遵守《IP测试规范》及《IP测试CBB》。
2）芯片测试策略必须不松于该规范，如有测试条件的删减，需经过PDT经理/项目经理/PE/PL的联合会签，如有特殊需求，可酌情增加测试条件。
3.1 程序版本说明FT/CP定义常温测试（若只有此一道testflow，也定义为FTA;若因向量深度或其他问题导致flow增加的，记为FTB,FTC....）。
3.2 ATE量产测试流程➢芯片应用特点芯片用于机顶盒，视频监控，数字电视等产品系列，质量及可靠性要求高；发货量大，成本敏感；工作环境为各国正常生活环境。
➢测试流程➢补充说明(1)CP测试：低覆盖率（开始为中覆盖，后续根据量产数据进行删减测试项以达到降成本目的），DVS，VDDN，常温测试，1~4 site(2)FT测试：全覆盖，VDDN+VDDH+VDDL，常温测试（高温待验证必要性），GB（根据CHAR结果），2~ 8sites。
(3)量产SLT：可选项，长期可根据ATE覆盖率更新情况进行抽检或取消。
(4)可靠性测试：建议By wafer lot进行HTOL/uHAST抽检3.3 测试项目标准ATE向量规格要求如下：ATE向量规格要求(CP_FT).xlsx3.4 降成本策略当量产程序稳定后，即可开始量产测试降成本工作，降成本细节请参考《海思COT芯片ATE测试降成本规范》，本文仅针对无线终端芯片进行策略性指导。
海思物联网芯片可靠性测试技术总体规范V2
海思物联网芯片可靠性测试技术总体规范V2概述本文档旨在规范海思物联网芯片可靠性测试技术的总体要求和操作流程，以确保产品质量和可靠性。
本规范适用于海思物联网芯片的可靠性测试。
测试范围- 芯片电气特性测试- 芯片功能测试- 芯片温度和湿度环境测试- 芯片压力和振动环境测试- 芯片寿命耐久性测试测试要求1. 芯片电气特性测试芯片电气特性测试- 采集和分析芯片的电气参数，如电压、电流、功耗等。
- 进行稳定性测试以验证芯片的电性能。
2. 芯片功能测试芯片功能测试- 验证芯片的功能正常，并与规格书一致。
- 进行逻辑和性能测试以保证芯片的功能完整和稳定。
3. 芯片温度和湿度环境测试芯片温度和湿度环境测试- 通过暴露芯片于不同温度和湿度环境下，测试芯片的可靠性和稳定性。
- 分析芯片在不同环境下的表现和电气特性变化。
4. 芯片压力和振动环境测试芯片压力和振动环境测试- 通过施加物理力和振动测试，评估芯片的可靠性和抗干扰能力。
5. 芯片寿命耐久性测试芯片寿命耐久性测试- 进行长时间运行测试，评估芯片的寿命和持久性。
- 分析芯片在运行过程中的可靠性和稳定性。
测试流程1. 制定测试计划- 根据测试范围和要求，制定详细的测试计划和时间表。
2. 设计测试方案- 根据测试要求和目标，设计适当的测试方案和方法。
3. 准备测试环境和设备- 确保测试环境符合要求，准备必要的测试设备和工具。
4. 执行测试- 按照测试方案执行测试，并采集测试数据。
5. 分析测试结果- 分析测试数据，评估芯片的可靠性和表现。
6. 生成测试报告- 撰写详细的测试报告，包括测试结果、分析和结论。
测试验证- 验证测试流程是否符合测试要求和规范。
- 验证测试结果是否与预期相符。
结论本文档提供了海思物联网芯片可靠性测试的总体规范，包括测试要求、范围、流程等内容。
遵循本规范能够确保海思物联网芯片的可靠性和质量，为产品的开发和生产提供参考依据。
芯片可靠性测试流程
芯片可靠性测试流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!芯片可靠性测试是确保芯片在各种环境和工作条件下能够正常运行的重要环节。
海思芯片PC 测试技术规范
海思PC(Preconditioning)测试技术规范拟制：克鲁鲁尔审核：批准：日期：2019-11-09历史版本记录适用范围:该测试用来评估芯片在包装、运输、焊接过程中对温度、湿度冲击的抗性。
本规范适用于量产芯片验证测试阶段的PC(Preconditioning)测试需求，仅对非封闭的封装(塑料封装)芯片约束。
简介：表面贴器件会在焊接过程经受高温，该高温过程或导致内部水汽损坏电路。
PC预处理测试用于在可靠性测试之前模拟器件焊接过程。
PC预处理测试是芯片进行部分封装可靠性测试前要求进行的测试，这类可靠性测试的样品要求以符合本规范的PC测试为入口条件。
引用文件：下列文件中的条款通过本规范的引用而成为本规范的条款。
凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。
凡是不注日期的引用文件，其最新版本适用于本规范。
1. Precondition 测试流程1.1 要求PC 预处理的可靠性测试要求在先做PC 预处理测试的可靠性测试项：THB 、HAST 、TC 、AC 、UHAST 。
其中，一般HAST 、TC 是必做的。
1.2 测试流程1.2.1 完整流程冷却15min~4hours失效分析BGA\CGA\LGA 封装不做要求HAST TC AC THB1.2.2 规范流程表1.2.3 简化流程(推荐)步骤事项详细描述1 外观检查检查外观，排除封装、管脚有缺陷的芯片2 功能\ATE筛片筛选功能、性能正常芯片3 烘烤125℃烘烤24h4 潮敏处理13级潮敏处理：30℃, 60%RH存储192h。
潮敏处理后须室温冷却最低15min但不超4hour。
5 回流焊23次；回流焊的升温曲线、峰值温度须符合附1、附3的要求或符合《J-STD-020E》标准。
每次回流焊须冷却≥15min。
6 浸润活化水溶性助焊剂浸润10s。
海思终端芯片ATE技术手册
一、文档说明：本文参照业界通用做法，定义了海思终端芯片类COT的推荐ATE测试策略，以及此类芯片在测试程序开发及量产时各版本的的测试规范及测试项目要求。
因技术和芯片规格持续发展，各IP的测试规范不断添加和完善。
对于成熟IP，程序开发时需要遵守该规范，新IP 测试规范建立时可参考对应的测试规范。
二、文档目的：支撑终端芯片媒体类产品达成<2000 FDPPM的质量目标。
三、使用规范：1）本文档针对IP的测试项仅进行简单说明，详细说明及指导手册请严格遵守《IP测试规范》及《IP测试CBB》。
2）芯片测试策略必须不松于该规范，如有测试条件的删减，需经过PDT经理/项目经理/PE/PL的联合会签，如有特殊需求，可酌情增加测试条件。
3.1 程序版本说明FT/CP定义常温测试（若只有此一道testflow，也定义为FTA;若因向量深度或其他问题导致flow增加的，记为FTB,FTC....）。
3.2 ATE量产测试流程➢芯片应用特点芯片用于机顶盒，视频监控，数字电视等产品系列，质量及可靠性要求高；发货量大，成本敏感；工作环境为各国正常生活环境。
➢测试流程➢补充说明(1)CP测试：低覆盖率（开始为中覆盖，后续根据量产数据进行删减测试项以达到降成本目的），DVS，VDDN，常温测试，1~4 site(2)FT测试：全覆盖，VDDN+VDDH+VDDL，常温测试（高温待验证必要性），GB（根据CHAR结果），2~ 8sites。
(3)量产SLT：可选项，长期可根据ATE覆盖率更新情况进行抽检或取消。
(4)可靠性测试：建议By wafer lot进行HTOL/uHAST抽检3.3 测试项目标准ATE向量规格要求如下：ATE向量规格要求(CP_FT).xlsx3.4 降成本策略当量产程序稳定后，即可开始量产测试降成本工作，降成本细节请参考《海思COT芯片ATE测试降成本规范》，本文仅针对无线终端芯片进行策略性指导。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
可靠性测试技术总体规范V2.0拟制：审核：批准：日期：2020-06-22历史版本记录适用范围:本规范规定了芯片可靠性测试的总体规范要求，包括电路可靠性、封装可靠性。
适用于量产芯片验证测试阶段的通用测试需求，能够覆盖芯片绝大多数的可靠性验证需求。
具体的执行标准可能不是本规范文档，但来源于该规范。
本规范描述的测试组合可能不涵盖特定芯片的所有使用环境，但可以满足绝大多数芯片的通用验证需求。
简介：本标准规定芯片研发或新工艺升级时，芯片规模量产前对可靠性相关测试需求的通用验收基准。
这些测试或测试组合能够激发半导体器件电路、封装相关的薄弱环节或问题，通过失效率判断是否满足量产出口标准。
相比正常使用场景，该系列测试或测试组合通常以特定的温度、湿度、电压加速的方式来激发问题。
引用文件：下列文件中的条款通过本规范的引用而成为本规范的条款。
凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。
凡是不注日期的引用文件，其最新版本适用于本规范。
1.可靠性概念范畴“可靠性”是一个含义广泛的概念，以塑封芯片为例，狭义的“可靠性”一般芯片级可靠性，包括电路相关的可靠性(ESD、Latch-up、HTOL)和封装相关的可靠性(PC、TCT、HTSL、HAST等)。
但是芯片在应用场景中往往不是“独立作战”，而是以产品方案(PCB板上的一个元器件)作为最终应用。
因此广义的“可靠性”还包括产品级的可靠性，例如上电温循试验就是用来评估芯片各内部模块及其软件在极端温度条件下运行的稳定性，产品级的可靠性根据特定产品的应用场景来确定测试项和测试组合，并没有一个通用的规范。
本规范重点讲述芯片级可靠性要求。
2.通用芯片级可靠性测试要求2.1 电路可靠性测试High Temperature Operating Life JESD22-A108,JESD85HTOLT≥ 125℃Vcc ≥ Vccmax3 Lots/77 units1000 hrs/ 0 FailEarly Life FailureRate JESD22-A108,JESD74ELFRT≥ 125℃Vcc ≥ VccmaxSee ELFR Table48 ≤ t ≤ 168 hrs RLow Temperature Operating Life JESD22-A108LTOLT≤ 50℃Vcc ≥ Vccmax1 Lot/32 units1000 hrs/0 Fail CHigh TemperatureStorage LifeJESD22-A103HTSL T≥ 150 °C 3 Lots/45 units1000 hrs/0 Fail Electrical ParameterAssessmentJESD86ED Datasheet 3 Lots/10 units T per datasheet RLatch-Up JESD78LU Class I orClass II1 Lot/3 units0 FailHuman Body ModelESDJS-001ESD-HBM T = 25 °C 3 units ClassificationCharged Device Model ESD JS-002ESD-CDM T = 25 °C3Stress Ref.Abbv.ConditionsRequirements Required (R)/Considered (C) #Lots/SS per Lot Duration/AcceptRRRRR3units ClassificationAccelerated Soft Error Testing JESD89-2,JESD89-3ASER T = 25 °C 3 units Classification C“OR” System Soft Error Testing JESD89-1SSER T = 25 °CMinimum of 1E+06Device Hrs or 10 fails.Classification CJJJAAAAAA12注1：ELFR可包含在HTOL测试中，HTOL测试会在168h回测，作为评估早期失效率的重要判据。
注2：ED一般在首样回片测试阶段完成，包含在电气性能测试中，可靠性测试过程不用关注。
注3：样本量SS(Sample Size)及可接受失效量Accept的取值由附录1给出，下文同。
2.2 封装可靠性测试(非密封封装-塑封)MSL PreconditioningMust be performed prior to: THB,HAST,TC,AC,UHAST JESD22-A113PCPer appropriate MSL level perJ-STD-020Electrical Test(optional)High Temperature Storage JESD22-A103& A113HTSL150 °C + Preconditioning ifRequired3 Lots / 45 units1000 hrs / 0 FailTemperature Humidity Bias JESD22-A101THB85 °C, 85 % RH, Vcc max 3 Lots / 45 units1000 hrs / 0 FailTemperature Humidity Bias JESD22-A110HAST 130 °C / 110 °C, 85 % RH,Vcc max3 Lots / 45 units96/264 hours orequivalent per packageconstruction / 0 FailJESD22-A104TCT B- 55 °C to +125 °C3 Lots / 45 units700 cycles / 0 FailG - 40 °C to +125 °C850 cycles / 0 Fail C C - 65 °C to +150 °C500 cycles / 0 Fail C K - 0 °C to +125 °C1500 cycles / 0 Fail C J - 0 °C to +100 °C2300 cycles / 0 Fail CUnbiased Temperature/Humidity JESD22-A118UHAST130 °C / 85% RH110 °C / 85% RH3 Lots / 45 units96 hrs / 0 Fail264 hrs / 0 FailCUnbiasedTemperature/HumidityJESD22-A102AC121℃ / 100% RH 3 Lots / 45 units96 hrs / 0 Fail Not Recommended Solder Ball Shear JESD22-B117SBS Characterization30 balls / 5 units CBond Pull Strength M2011BPS Characterization, PreEncapsulation30 bonds / 5 unitsPpk≥1.66or Cpk≥1.Stress Ref.Abbv.ConditionsRequirements Required (R)/Considered (C) #Lots/SS per Lot Duration/AcceptRRRRR33 (note 6)CBond Shear JESD22-B116BS Characterization, PreEncapsulation30 bonds / 5 unitsPpk≥1.66or Cpk≥1.33 (note 6)CSolderabilityM2003JESD22-B102SD Characterization 3 lots / 22 leads0 Fail CTin Whisker Acceptance JESD22-A121through rqmts ofJESD201WSR Characterization per JESD201See JESD201See JESD201, Basedon AppropriateClassificationC112Temperature Cycling 44444345678注1：THB和HAST测试根据实际需求二选一，HAST测试时间更短，海思一般选做HAST；注2：5种测试条件根据实际应用条件选做一种；注3：JEDEC建议如果已做HAST测试，UHAST测试可以不做，但海思uHAST和bHAST为必做项；注4：锡球剪切测试，一般在PC、HAST、TCT、HTSL等封装可靠性做完后进行，作为DPA 测试项之一集中测试；注5：芯片内部引线键合测试，一般在PC、HAST、TCT、HTSL等封装可靠性做完后进行，作为DPA测试项之一集中测试；注6：芯片或封装键合强度的测试，一般在PC、HAST、TCT、HTSL等封装可靠性做完后进行，作为DPA测试项之一集中测试；注7：可焊接性测试，一般在PC、HAST、TCT、HTSL等封装可靠性做完后进行，作为DPA 测试项之一集中测试；注8：锡晶须测试，一般在PC、HAST、TCT、HTSL等封装可靠性做完后进行，作为DPA测试项之一集中测试；2.3 封装可靠性测试(密封封装-陶封)1.4 非易失性存储器件附加测试Nonvolatile MemoryUncycled High Temperature Data Retention JESD22-A117UCHTDRFG-CT T≥125 °C3 Lots/ 77 units1000 hrs/0 FailCPCM T≥ 90 °C CNonvnlatile Memory Cycling Endurance JESD22-A117NVCE25 °C and85 °C ≥TJ ≥55 °C3 Lots/ 77 unitsUp to Spec. MaxCycles per / 0 FailsCNonvolatile Memory Postycling High Temperature Data Retention JESD22-A117PCHTDRFG-CT Option 1: T = 100 °C3 Lots/ 39 unitsCycles per NVCE(≥55 °C)/ 96 and 1000hrs / 0 FailCPCM Option 1: T = 90 °C CFG-CT Option 2: T≥ 125 °C Cycles per NVCE(≥55 °C) / 10 and 100hrs / 0 FailCPCM Option 2:Stress Ref.Abbv.ConditionsRequirements Required (R)/Considered (C) #Lots/SS per Lot Duration/AcceptT≥ 100 °C C Nonvolatile MemoryLow x0002_Temperature Retention andRead Disturb JESD22-A117LTDR T = 25 °C 3 Lots/ 38 unitsCycles per NVCE(25 °C) / 500 hrs / 0FailCAAJJJJAC_3.DSP芯片可靠性测试执行标准DSP数字信号处理芯片，以塑封产品为主，主要使用场景为工控类应用，可靠性测试执行的标准总体符合第1章的通用要求，并针对产品特殊性增加一些特定的产品级可靠性测试项，本章将其归纳在附件表格中，实际测试严格执行以下标准，该标准不定期刷新：DSP数字信号处理器可靠性测试执行标准4.可靠性测试流程与时间基线3.1 总体流程首样回片，到可靠性测试完成，大概6个月时间，TR5完成后进入小批量生产阶段。