基于DSP_FPGA的高速数字信号处理平台

计。动态配置技术为同一硬件平台上 实现不同的功能需求、不同的工作模 式提供了可能。
本文介绍一种高速数字信号处理
是系统的核心，用来完成高速数字信 号处理算法。下面就如图所示的各部 分作介绍。
率。本文介绍的高速数字信号处理平 台的 Ａ／Ｄ转换器采用ＡＤ９２３５芯片，转 换位数为 １２ 比特，采样率最高可达 ６５ＭＳＰＳ；Ｄ／Ａ转换器采用ＡＤ９７６５芯片，
近几年通信与电子领域最引人注目的 Ｄ 及 Ｄ／Ａ 变换、超大规
话题。软件无线电技术突破了以功能 模 ＦＰＧＡ 芯片、高速ＤＳＰ
单一、可扩充性差的硬件为核心的设 芯片、程序与数据存储
计局限性，强调以开放性、扩充性和软 器、ＦＰＧＡ完成的接口模
件编程硬件为通用平台，利用系统可 块。其中超大规模ＦＰＧＡ 升级、可重复配置来实现多功能的设 芯片和高速的ＤＳＰ芯片 图１ 高速数字信号处理平台的硬件框图
结语 本文介绍一种高速数字信号处理 平台的实现方案，借鉴了软件无线电 技术，通过ＦＰＧＡ 和 ＤＳＰ芯片来构造一 个具有通用、可扩充、灵活的多功能高
速数字信号处理平台。该平台可以在 软定义无线电结构、图象处理和信号 分析等多个领域进行应用。■
参考文献： １．Ｄａｖｉｄ Ｂ‘． Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａｎ ＩＦ Ｓａｍｐｌｉｎｇ ＡＤＣ ｉｎ Ｒｅｃｅｉｖｅｒ Ａｐｐｌｉｃａｔｉｏｎｓ． Ｉｎｔｅｒｎａｔｉｏｎａｌ ＩＣ －Ｃｈｉｎａ－Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ’，２００１． ２．Ｃｕｍｍｉｎｇｓ Ｍ， Ｈａｒｕｙａｍａ．‘ＦＰＧＡ ｉｎ ｔｈｅ ｓｏｆｔｗａｒｅ ｒａｄｉｏ’，‘ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｍａｇａｚｉｎｅ’， １９９９，３７（２） ３．杨小牛等．‘ 软件无线电原理与 应用’，北京，电子工业出版社，２００１． ４． 徐以涛，沈良，王金龙．‘ＦＰＧＡ 技术在软件无线电中的应用’，电信科学， ２００１，１７（１１）． ５．张雄伟，曹铁勇‘． ＤＳＰ芯片的原理 与开发应用’，北京，电子工业出版社，２０００．
的 ＦＰＧＡ 芯片均采用ＡＬＴＥＲＡ 公司 ＡＰＥＸ 适合完成串行顺序处理。两者比较如
动态配置技术
系列。其中用于完成数字信号处理算 表 １所示。
由 ＤＳＰ＋ＦＰＧＡ 芯片及总线的结构
法的芯片为ＥＰ２０Ｋ４００Ｅ，由它完成ＤＳＰ
组成高速数字信号处理平台，可以充
芯片前端高速、复杂的数字信号处理。
接口 ＦＰＧＡ 及 ＦＬＡＳＨ 模块
图 ２ 原型控制电路 图 ３ 控制电路的具体实施方式
92 ２００４．１０ ／下半月 电子产品世界 ｗ ｗ ｗ ． ｅ ｅ ｐ ｗ ． ｃ ｏ ｍ ． ｃ ｎ
集电极电流的晶体管和诸如 ＳＯＴ－２２３ 的 较大封装。为了限制电路的带宽从而 保持稳定，可使用一个与光电二极管 电容（大约为 １５ｐＦ，ＶＢＩＡＳ 为 １．２）并 联的 １５ｐＦ 电容，使放大器在约 ２５０ＫＨｚ 处工作。
初始化，ＤＳＰ 通过初始 程序对 ＦＰＧＡ 芯片进行 配置，系统开始进行数 据的收发，并送往计算 机或主控设备。当计算 机或主控设备需要更改 工作模式时，将变换工 作模式的命令送ＤＳＰ 芯 片，ＤＳＰ 芯片接收到该 命令后，通过预置在 ＦＬＡＳＨ 的程序对 ＦＰＧＡ 芯片进行重新配置，并 转换工作模式，系统重 新开始数据的收发。其 软件流程如图３所示。
分发挥软件的重要作用。该平台可以
ＡＬＴＥＲＡ 公司的 ＥＰ２０ＫＥ 系列芯片核电
接口 ＦＰＧＡ 芯片采用 ＥＰ２０Ｋ１００Ｅ， 通过 ＤＳＰ的控制，发挥ＦＰＧＡ芯片的动
压为１．８Ｖ，采用的Ｉ／Ｏ电压为３．３Ｖ，也 由它完成高速数字信号处理平台与计 态配置技术，实现了硬件资源动态分
需要双电压供电。设计中采用的供电 算机或其它主控设备的连接。该芯片 配。在同一个硬件平台上，通过动态地
图２ ＤＳＰ芯片的供电示意图
表 １ ＦＰＧＡ 芯片与 ＤＳＰ 芯片的比较
Ｆ Ｐ Ｇ Ａ 芯片
编程方式
Ｖ Ｈ Ｄ Ｌ 、Ａ Ｈ Ｄ Ｌ 语言及图形编程等，
实现容易
资源重复利用性
通过外部处理器动态配置
硬件资源结构
可实现并行的乘法器／加法器操作
处理速度
并行运算速度快，只受硬件结构限制
适合的信号处理运算 高速并行处理
软件工作流程进行了阐述。
系统要求，器件还应具有较大的信噪
关键词： 软件无线电；动态配置；ＦＰＧＡ；ＤＳＰ
比动态范围。这就要求Ａ／Ｄ器件同时具
有高的采样速率和大的比特分辨数，
引言
平台的实现方案，该方案借鉴了软件 因为这两项性能指标直接影响输出信
随着科学技术的快速发展，人们 无线电的思想，通过ＦＰＧＡ 和 ＤＳＰ芯片 号的信噪比动态范围，三者的关系如
芯片为ＴＩ公司的ＴＰＳ７０３５１芯片，该芯 的核电压为１．８Ｖ，采用的Ｉ／Ｏ电压为 调用不同的软件程序，来实现多功能、
片 ５Ｖ输入，１．８Ｖ和 ３．３Ｖ双电压输出， ３．３Ｖ，采用的供电芯片也为ＴＩ公司的 多模式工作。由于采用了动态配置技
专为 ＤＳＰ和 ＦＰＧＡ等需求设计。供电的 ＴＰＳ７０３５１芯片。
式中：ＳＮＲ为输出信号的信噪比； Ｂ 为比特分辨数，即Ａ／Ｄ 的转换位数； 为采样速率；输入模拟信号的最高频
理技术已在通信、信息、电子、自动控
总体硬件框架
制、航天及军事等领域中得到广泛应
图１为本文要介绍
用。
的高速数字信号处理平
以现代通信理论为基础，以数字 台的硬件框图，主要包
信号处理为核心的软件无线电技术是 括五个功能块：高速Ａ／
高速 Ａ／Ｄ 及 Ｄ／Ａ 变换
ＦＰＧＡ＋ＤＳＰ 的结构来实现高速数字信号处理。该方案采用先进的ＦＰＧＡ
高速的数字信号处理需要Ａ／Ｄ器
和 ＤＳＰ芯片，借鉴了软件无线电的思想，通过ＤＳＰ 芯片对 ＦＰＧＡ芯片的 件具有较高的采样速率和工作带宽，
动态配置来实现具有通用性、可扩充性的硬件平台，并对其硬件结构和 同时为适应复杂的电磁环境和特殊的
的优势。ＦＰＧＡ 芯片与 ＤＳＰ 芯片相比， 为其一起供电，ＴＰＳ７０３４８芯片的复位
系统的软件设计流程
由于其结构上的优势，ＦＰＧＡ芯片更适 信号 ／ＲＥＳＥＴ为 ＦＬＡＳＨ 和 ＤＳＰ的共同复
本文设计的平台通过动态配置可
ｗ ｗ ｗ ． ｅ ｅ ｐ ｗ ． ｃ ｏ ｍ ． ｃ ｎ 电子产品世界 ２００４．１０ ／下半月 91
结语 如果拥有如上所示的简单运算放 大器，为许多不同应用设备创造一个精 确的亮度就变得容易了。即使当光发射 器老化时，控制环路通过调节 ＬＥＤ 中 的电流，也能维持一个恒定的亮度。■
Ｅ wk.baidu.com ｂ 嵌入式系统 ｅ ｄ ｄ ｅ ｄ Ｓ ｙ ｓ ｔ ｅ ｍ ｓ
图３ 系统的软件流程
以进行多模式工作，能够应用在无线接 收、卫星接收、图像处理和信号分析等 多个领域。进行多模式工作时，受计算 机或主控设备的控制，由接口完成命 令的传输，ＤＳＰ芯片完成命令的执行。 加电复位后，ＤＳＰ 和 ＦＬＡＳＨ 芯片完成
Ｅ ｍ ｂ 嵌入式系统 ｅ ｄ ｄ ｅ ｄ Ｓ ｙ ｓ ｔ ｅ ｍ ｓ
基于 ＤＳＰ＋ＦＰＧＡ 的高速数字信号处理平台
Ｈｉｇｈ－Ｓｐｅｅｄ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｐｌａｔｆｏｒｍ Ｂａｓｅｄ ｏｎ ＤＳＰ ａｎｄ ＦＰＧＡ
总参第六十三研究所 陈勇 李桂伦
摘 要： 本文介绍了一种高速数字信号处理平台的实现方案，主要是基于
对信息的需求越来越大，对信息的处 来构造一个具有通用性、可扩充性、灵 下式：
理速度也越来越快。信号处理理论与 活的多功能高速数字信号处理平台。
技术的飞速发展直接导致 Ａ／Ｄ、Ｄ／Ａ、 ＦＰＧＡ及ＤＳＰ等电子集成产品的高速发 展与更新，使许多复杂、高速的信号处 理运算的实现成为可能。数字信号处
该平台通过动态配置可以进行多模式 工作，能够应用在无线接收、卫星接收、 图象处理和信号分析等多个领域。
90 ２００４．１０ ／下半月 电子产品世界 ｗ ｗ ｗ ． ｅ ｅ ｐ ｗ ． ｃ ｏ ｍ ． ｃ ｎ
Ｅ ｍ ｂ ｅ ｄ ｄ ｅ ｄ Ｓ ｙ ｓ ｔ ｅ ｍ ｓ 嵌入式系统
输入数据率可达１２５ＭＳＰＳ，转换位数为 １２比特。
高速 ＤＳＰ 芯片 本文设计的高速数字信号处理平 台中采用的ＤＳＰ芯片为——ＴＩ公司的 Ｔ Ｍ Ｓ ３ ２ ０ Ｃ ６ ２ ０ ３ Ｂ 芯片，由于 ＴＭＳ３２０Ｃ６０００系列芯片的开发环境比 较完善，特别是Ｃ语言的编译可以达到 很高效率，因此对缩短软件开发周期 很有利；同时 ＴＭＳ３２０Ｃ６０００ 系列芯片 速度高，可以应付复杂的数字信号处 理技术。ＴＭＳ３２０Ｃ６２０３Ｂ芯片的核电压 为１．５Ｖ，采用的Ｉ／Ｏ电压为３．３Ｖ，需要 双电压供电。设计中采用的供电芯片 为ＴＩ公司的ＴＰＳ７０３４８芯片，该芯片５Ｖ 输入，１．５Ｖ和 ３．３Ｖ双电压输出，专为 ＤＳＰ 和 ＦＰＧＡ等需求设计。供电的示意 图如图２所示。
上接 ８９ 流，把 ＶＲＥＦ 与 ＶＢＩＡＳ 之 间的差被除以 ＲＧ便可。注意：要使电 路正常工作，ＶＢＩＡＳ 必须小于 ＶＲＥＦ。 对于 １０µＡ 的光电二极管电流，ＲＧ 为 ２０．０Ｋ½。ＰＮ２００Ａ ＰＮＰ 晶体管的基极电 流受到一个 ４．７Ｋ½ 的电阻器限制，将 电流限制设定约为 １ｍＡ。 该晶体管具有 约为 １００ 的电流放大系数， 所以晶体管 能提供的最大电流约为 １００ｍＡ，这将 超过微型 ＳＯＴ－２３ 封装的热耗散。为防 止晶体管中的热逸散，与 ＬＥＤ 或激光 二极管串连的电阻器将集电极电流限 制为二极管的最大工作值。如果需要 更多的电流，应该联合使用具有较大
术，该平台还具有一定的开放性和可
示意图与图２相似，只是核电压不同。
程序与数据存储器 Ｆ Ｌ Ａ Ｓ Ｈ 采用 扩展性，可以很好地满足设计的完善、
由超大规模ＦＰＧＡ芯片和高速的ＤＳＰ芯 Ｉｎｔｅｌ公司的Ｅ２８Ｆ３２０，其存储容量为 功能的扩充及程序的更改。
片组成系统的核心，是为了发挥两者 ３２Ｍｂｉｔ。由 ＤＳＰ 的供电芯片ＴＰＳ７０３４８
Ｄ Ｓ Ｐ 芯片 Ｃ、汇编语言编程等， 实现容易 改变 Ｍ Ｅ Ｍ Ｏ Ｒ Ｙ 内容重复利用 Ｍ Ａ Ｃ 单元的重复操作 受 ＭＡＣ 单元操作速度的限制 串行顺序操作
超大规模 ＦＰＧＡ 芯片
合完成并行处理、重复性强、速度要求 位信号。
本文设计高速数字信号处理平台 高的数字信号处理运算；而ＤＳＰ芯片更