计算机组成原理3-7章作业答案
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
计算机组成原理答案(张功萱等编著)终极完整版
（4）(－5)10＝(－101)2＝－1.01×22
阶码E＝127＋2＝129＝(10000001)2
机器数形式：1 10000001 01000000000000000000000
十六进制形式：C0A00000H
2.13写出下列十六进制的IEEE单精度浮点数代码所代表的十进制数值。
解：
（1）(0.15625)10＝(0.来自00101)2＝1.01×2－3
阶码E＝127＋(－3)＝124＝(1111100)2＝01111100
机器数形式：0 01111100 01000000000000000000000
十六进制形式：3E200000H
（2）(－0.15625)10＝(－0. 00101)2＝－1.01×2－3
（1）若e1＞e2，是否有N1＞N2
（2）若S1、S2均为规格化数，上述结论是否正确？
答：（1）不一定
（2）正确
2.15设一个六位二进制小数x＝0.a1a2a3a4a5a6，x≥0，请回答：
（1）若要x≥81，a1a2a3a4a5a6需要满足什么条件？
（2）若要x＞21，a1a2a3a4a5a6需要满足什么条件？
第二章作业解答
2.2分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。
答：
∵ 4位十进制数的最大数为9999，213＝8192＜9999＜214＝16384
∴表示4位十进制数所需的最小二进制位的长度为14位。
∵ 5位十进制数的最大数为99999，216＝65536＜9999＜217＝131072
2.6已知x的二进制真值，试求[x]补、[－x]补、[x/2]补、[x/4]补、[2x]补、[4x]补、[－2x]补、[－x/4]补。（设机器采用定点小数，字长为8位，若结果不存在或出错，请注明）
《计算机组成原理》第3章习题答案
《计算机组成原理》第3章习题答案第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表⽰什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以⼤于或⼩于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来⾃哪⾥?⼀地址指令中，另⼀个操作数的地址通常可采⽤什么寻址⽅式获得?各举⼀例说明。
解：双操作数的零地址指令的操作数来⾃堆栈的栈顶和次栈顶。
双操作数的⼀地址指令的另⼀个操作数通常可采⽤隐含寻址⽅式获得，即将另⼀操作数预先存放在累加器中。
例如，前述零地址和⼀地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为⽆操作数、单操作数和双操作数三类。
若双操作数指令已有K种，⽆操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各⾃允许的最⼤指令条数是多少?解：X= (24⼀K)×26⼀[L/26]双操作数指令的最⼤指令数：24⼀1。
单操作数指令的最⼤指令数：15×26⼀l(假设双操作数指令仅1条，为⽆操作数指令留出1个扩展窗⼝)。
⽆操作数指令的最⼤指令数：216⼀212⼀26。
其中212为表⽰某条⼆地址指令占⽤的编码数，26为表⽰某条单地址指令占⽤的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出⼀种分配⽅案，使该指令系统包含：4条三地址指令，8条⼆地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条⼆地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
计算机组成原理 第3章 习题参考答案
计算机组成原理第3章习题参考答案1. （1）B （2）D （3）B （4）C （5）D （6）C （7）A （8）B2. 解：（1）0.00111 （2）0.11001 （3）-0.101003. 解：[X+Y]变补 = （312022）8[X-Y]变补= （110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）[X/Y]原=1，11000；余=0.10101*2-5=1，11010；余=0.11010*2-5（2）[X/Y]原=1，10000；余=0.01011*2-5（3）[X/Y]原（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器；(4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。
8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解：原码加减交替法的规则是：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。
《计算机组成原理》课后习题答案
第1章计算机组成原理考试大纲第一章计算机体系结构和计算机组成冯。
诺伊曼体系的特点Amdahl定律第二章数制和数制转换各种码制的表示和转换浮点数的表示补码加减法布思算法浮点数的加减法海明码的计算练习：5，6，7，8，101、已知X=19，Y=35，用布思算法计算X×Y和X×(-Y)。
2、使用IEEE 754标准格式表示下列浮点数：-5，-1.5，1/16，-6，384，-1/32。
3、已知X=-0.1000101×2-111，Y=0.0001010×2-100。
试计算X+Y，X-Y，X×Y和X/Y。
4、某浮点数字长12位，其中阶符1位，阶码数值3位，尾符1位，尾数数值7位，阶码和尾数均用补码表示。
它所能表示的最大正数是多少？最小规格化正数是多少？绝对值最大的负数是多少？5、求有效信息位为01101110的海明码校验码。
第三章练习：5解释下列概念：PROM，EPROM，E2PROM，Flash memory，FPGA，SRAM和DRAM。
第四章总线的分类总线操作周期的四个传输阶段总线仲裁的概念及其分类异步通信方式的种类总线的最大传输率第五章存储器的分类存储容量的扩展RAID的概念、特点以及分类Cache的地址映射Cache的写策略Cache的性能分析3C练习：4，5，71．一个容量为16K×32位的存储器，其地址线和数据线的总和是多少?用下列存储芯片时，各需要多少片?1K×4位，2K×8位，4K×4位，16K×l位，4K×8位，8K×8位2．现有1024×l的存储芯片，若用它组成容量为16K×8的存储器。
(1)实现该存储器所需的芯片数量?(2)若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总数是多少?几位用于选片?几位用作片内地址?(3)画出各芯片的连接逻辑图。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理第七章课后部分答案
7.1 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器指令的主要功能以及与硬件结构之间存在着密切的关系？机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。
机器指令通常由操作码和操作数两部分组成。
指令系统：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。
指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。
7.2 什么叫寻址方式？为什么要学习寻址方式？寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。
学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。
7.3什么是指令字长、机器字长和存储字长？指令字长：是指机器指令中二进制代码的总位数。
指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。
不同的指令的字长是不同的。
机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。
机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数据通路的宽度。
即字长越长，数的表示范围也越大，精度也越高。
机器的字长也会影响机器的运算速度。
存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8位、16位、32位等。
7.6 某指令系统字长为16位，地址码取4位，提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。
解：三地址指令格式如下：4 4 4 4OP A1 A2 A3指令操作码分配方案如下：4位OP0000，……， A1,A2,A3:8条三地址指令0111，1000，0000，……，……， A2，A3:16条二地址指令1000，1111，1001，0000，0000，……，……，……， A3:100条一地址指令1001，0110，0011，1001，0110，0100，……，……，……，冗余编码1001，1111，1111，可用来扩充一、零地址指令条数1010，……，冗余编码1111，可用来扩充三、二、一、零地址指令条数7.7 设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。
计算机组成原理课后习题参考答案
计算机组成原理答案第一章计算机系统概论1．比较数字计算机和模拟计算机的特点。
解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。
两者主要区别见P1 表1.1。
2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。
存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。
主要组成部分有：（控制器、运算器）（CPU的两部分组成）、存储器、输入设备、输出设备（I/O设备）。
5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。
指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。
6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。
程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。
7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
计算机组成原理第3章习题参考答案.doc
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理课后习题答案
作业解答第一章作业解答1.1 基本的软件系统包括哪些内容？答：基本的软件系统包括系统软件与应用软件两大类。
系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。
包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。
1.2 计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？答：计算机的硬件系统通常由输入设备、输出设备、运算器、存储器和控制器等五大部件组成。
输入设备的主要功能是将程序和数据以机器所能识别和接受的信息形式输入到计算机内。
输出设备的主要功能是将计算机处理的结果以人们所能接受的信息形式或其它系统所要求的信息形式输出。
存储器的主要功能是存储信息，用于存放程序和数据。
运算器的主要功能是对数据进行加工处理，完成算术运算和逻辑运算。
控制器的主要功能是按事先安排好的解题步骤，控制计算机各个部件有条不紊地自动工作。
1.3 冯·诺依曼计算机的基本思想是什么？什么叫存储程序方式？答：冯·诺依曼计算机的基本思想包含三个方面：1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。
2) 采用二进制形式表示数据和指令。
3) 采用存储程序方式。
存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据预先存入主存储器中。
在解题过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。
1.4 早期计算机组织结构有什么特点？现代计算机结构为什么以存储器为中心？答：早期计算机组织结构的特点是：以运算器为中心的，其它部件都通过运算器完成信息的传递。
随着微电子技术的进步，人们将运算器和控制器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。
同时随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算机发展的需求，甚至会影响计算机的性能。
计算机组成原理 唐朔飞 习题解答
习题解答（唐朔飞版）第一章思考题与习题1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？2．如何理解计算机系统的层次结构？3．说明高级语言、汇编语言和机器语言的差别和联系。
4．如何理解计算机组成和计算机体系结构？5．冯·诺依曼计算机的特点是什么？6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
7．解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
8．解释下列英文代号：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
9．根据迭代公式)(21nn yxyx+=，设初态y0=1，要求精度为ε，试编制求x的解题程序（指令系统自定），并结合所编程序简述计算机的解题过程。
10．指令和数据都存于存储器中，计算机如何区分它们？第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持合执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持合执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
计算机组成原理3-7章作业答案
计算机组成原理3-7章作业答案(总6页)-本页仅作为预览文档封面，使用时请删除本页-第3章习题参考答案2.已知某64位机主存采用半导体存储器, 其地址码为26位, 若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间, 并选用内存条结构形式, 问；(1) 若每个内存条为16M ×64位, 共需几个内存条 (2) 每个内存条内共有多少DRAM 芯片(3) 主存共需多少DRAM 芯片 CPU 如何选择各内存条 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少 个RAM 芯片, 共有4个内存条, 故CPU 选择内存条用最高两位地址A24和A25通过2: 4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3.用16K ×8位的DRAM 芯片构成64K ×32位存储器, 要求: (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为μS, CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器, 需要用 个芯片, 其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0(D7、D8(D15.D16(D23和D24(D31, 其余同名引脚互连), 需要低14位地址(A0(A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0(A6引脚输入；然后再由4组进行存储器容量扩展, 用高两位地址A14.A15通过2: 4译码器实现4组中选择一组。
画出逻辑框图如下。
(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms, 并设16K(8位的DRAM 结构是128(128(8存储阵列, 则对所有单元全部刷新一遍需要128次(每次刷新一行, 共128行)若采用集中式刷新, 则每2ms 中的最后128((s=64(s 为集中刷新时间, 不能进行正常读写, 即存在64(s 的死时间若采用分散式刷新, 则每1(s 只能访问一次主存, 而题目要求CPU 在1μS 内至少要访问一次, 也就是说访问主存的时间间隔越短越好, 故此方法也不是最适合的比较适合采用异步式刷新:采用异步刷新方式, 则两次刷新操作的最大时间间隔为 , 可取(s ；对全部存储单元刷新一遍所需的实际刷新时间为：(s(128=；采用这种方式, 每(s 中有(s 用于刷新, 其余的时间用于访存(大部分时间中1(s 可以访问两次内存)。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理课后习题答案(一到九章)
作业解答第一章作业解答1.1基本的软件系统包括哪些内容？答：基本的软件系统包括系统软件与应用软件两大类。
系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。
包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。
1.2计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？1.31)2)3)1.41.5以保证总①可以减少各个部件之间的连线数量，降低成本；②便于系统构建、扩充系统性能、便于产品更新换代。
1.6按其任务分，总线有哪几种类型？它们的主要作用是什么？答：按总线完成的任务，可把总线分为：CPU内部总线、部件内总线、系统总线、外总线。
1.7计算机的主要特点是什么？答：计算机的主要特点有：①能自动连续地工作；②运算速度快；③运算精度高；④具有很强的存储能力和逻辑判断能力；⑤通用性强。
1.8衡量计算机性能有哪些基本的技术指标？以你所熟悉的计算机系统为例，说明它的型号、主频、字长、主存容量、所接的I/O设备的名称及主要规格。
答：衡量计算机性能的基本的技术指标有：①基本字长；②主存容量；③运算速度；④所配置的外部设备及其性能指标；⑤系统软件的配置。
1.9单选题（1）1946年，美国推出了世界上第一台电子数字计算机，名为__A__。
A.ENIACB.UNIVAC-IC.ILLIAC-IVD.EDVAC（2）在计算机系统中，硬件在功能实现上比软件强的是__C__。
A.灵活性强B.实现容易C.速度快D.成本低（3）完整的计算机系统包括两大部分，它们是__C____。
A.运算器与控制器B.主机与外设C.硬件与软件D.硬件与操作系统（4）在下列的描述中，最能准确反映计算机主要功能的是___D___。
A.计算机可以代替人的脑力劳动B.计算机可以存储大量的信息（5（6（71.10（1（2（3（4（5（6答：①应用领域（7）银河I（YH-I）巨型计算机是我国研制的①。
计算机组成原理部分作业答案
000001
够减商上1
00.11010
000010
左移
+ 11.00001
+ [-Y]补
11.11011
000010
不够减，商上0
11.10110
000100
左移
+ 00.11111
+ [Y]补
00.10101
000101
够减商上1
01.01010
001010
左移
• 被除数（余数） 01.01010
5.8 已知Pentium微处理器各段寄存器的内容如下：DS=0800H，CS=1800H ，SS=4000H，ES=3000H。又disp字段的内容为2000H。请计算： （1）执行MOV指令，且已知为直接寻址，请计算有效地址。 （2）IP(指令指针)的内容为1440，请计算出下一条指令的地址(假设顺 序执行)。 （3）今将某寄存器内容直接送入堆栈，请计算出接收数据的存储器地址 。 解： （1）有效地址=DS*10H+DISP=8000H+2000H=A000H （2）下一条指令的地址=CS*10H+1440+“1”=19441H （3）栈顶=SS*10H+SP-2=40000H+0000H-2=3FFFEH
这样，每个芯片占用的地址空间如下：
ROM芯片：0000H…1FFFH
译码器输出：CS0#
RAM（1 #）：2000H…3FFFFH
译码器输出：CS1#
RAM(2#):4000H…5FFFH
译码器输出：CS2#
空闲：6000H…FFFFH
译码器输出：CS3#…CS7#
4）连线图
OE#
译
《计算机组成原理》课后习题答案
第一章计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机中的电子线路和物理装置。
计算机软件：计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
5. 冯•诺依曼计算机的特点是什么？解：冯•诺依曼计算机的特点是：P8●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；●指令和数据以同同等地位存放于存储器内，并可以按地址访问；●指令和数据均用二进制表示；●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；●指令在存储器中顺序存放，通常自动顺序取出执行；●机器以运算器为中心（原始冯•诺依曼机）。
7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
解：P9-10主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。
CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。
主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。
存储单元：可存放一个机器字并具有特定存储地址的存储单位。
存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。
存储字：一个存储单元所存二进制代码的逻辑单位。
存储字长：一个存储单元所存二进制代码的位数。
存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。
机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。
指令字长：一条指令的二进制代码位数。
计算机组成原理第7章作业答案
（6）六种寻址方式中，立即寻址 指令执行时间最短，因为此时不需寻 址；
间接寻址指令执行时间最长，因 为寻址操作需访存一次到多次；
相对寻址便于程序浮动，因为此
时操作数位置可随程序存储区的变动 而改变，总是相对于程序一段距离；
变址寻址最适合处理数组问题，
因为此时变址值可自动修改而不需要 修改程序。
（7）为使指令寻址范围可扩大到 4M，需要有效地址22位，此时可将单 字长一地址指令的格式改为双字长， 如下图示：
当（N/26 + M/212 ） 1时，K最大， 则二地址指令最多有：
Kmax=16-1=15种（只留一种编码作 扩展标志用。）
讨论：此时，一地址指令条数为： N=（24 - K）×26 - M/26；
（ M/26向上取整）。 零地址指令条数为： M = 216 - 212K - 26N； 当K最大时（K=15），一地址指 令最多有： Nmax=64 - 1=63种； 零地址指令最多有： Mmax=64种
7. 设指令字长为16位，采用扩展操 作码技术，每个操作数的地址为6位。 如果定义了13条二地址指令，试问还可 安排多少条一地址指令？
解：二地址指令格式如下：
4
6
6
OP
A1
A2
设二地址指令格式为该指令系统的 基本格式，4位操作码共有16种编码， 其中13种用来定义二地址指令，还剩3 种可用作扩展标志。如不考虑零地址指 令，该指令系统最多还能安排：
A
取指令（省）
EA MAR，读
寻址计算：
EA=(PC)-5 =4000H+FFFBH =3FFBH
A
M(EA) MDR
(ACC)+(MDR) ACC
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章习题参考答案
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；
(1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?
(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：
(1) 共需
条464
1664
226=⨯⨯M 内存条 (2) 每个内存条内共有
328
464
16=⨯⨯M M 个芯片
(3) 主存共需多少
1288
464
648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：
(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用
16448
1632
64=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×
32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
画出逻辑框图如下。
(2) 设刷新周期为2ms ，并设16K ⨯8位的DRAM 结构是128⨯128⨯8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷
新一行，共128行) 若采用集中式刷新，则每2ms 中的最后128⨯0.5μs=64μs 为集中刷新时间，不能进行正常读写，即存在64μs 的死时间 若采用分散式刷新，则每1μs 只能访问一次主存，而题目要求CPU 在1μS 内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的
比较适合采用异步式刷新：
采用异步刷新方式，则两次刷新操作的最大时间间隔为
s ms
μ625.15128
2=，可取15.5μs ；对全部存储单元刷新一遍所需的实际刷新时间为：15.5μs ⨯128=1.984ms ；采用这种方式，每15.5μs 中有0.5μs 用于刷新，其余的时间用于访存(大部分时间中1μs 可以访问两次内存)。
6、用32K ×8位的E 2PROM 芯片组成128K ×16位的只读存储器，试问： (1) 数据寄存器多少位? (2) 地址寄存器多少位? (3) 共需多少个E 2PROM 芯片? (4) 画出此存储器组成框图。
解：(1) 系统16位数据，所以数据寄存器16位
(2) 系统地址128K ＝217，所以地址寄存器17位 (3)共需
片8248
3216
128=⨯=⨯⨯K K ，分为4组，每组2片
(4) 组成框图如下
32K ⨯8 CPU
A 0~A 14
D 0~7
A 15 W/R
2-4 译码
A 16
32K ⨯8
32K ⨯8
32K ⨯8
32K ⨯8 32K ⨯8 32K ⨯8 32K ⨯8
D 0~7
CS
Y 0
CS
CS
CS
Y 1
Y 2
Y 3
A 0~A 14
D 0~D 7
D 8~15 数据 寄存器 地址 寄存器
D 8~15
W/R
W/R
9、CPU 执行一段程序时，cache 完成存取的次数为2420次，主存完成存取的次数为80次，已知cache 存储周期为40ns ，主存存储周期为240ns ，求cache ／主存系统的效率和平均访问时间。
解：cache 的命中率：
%8.9680
24202420
=+=+=
m c c N N N h
主存慢于Cache 的倍率：
640
240===
c m t t r Cache/主存系统的效率：
%2.86968
.0561
)1(1=⨯-=-+=
h r r e
平均访问时间：
ns e t t c a 4.46862
.040===
14、有一个处理机，内存容量1MB ，字长1B ，块大小16B ，cache 容量64KB ，若cache 采用直接映射式，请给出2个不同标记的内存地址，它们映射到同一个cache 行。
解： Cache 共有
个行1221664=B
KB
，行号为12位
内存块数：1MB/16B=216；块号为16位 内存地址长20位
采用直接映射方式，所以cache 的行号i 与主存的块号j 之间的关系为：
m j i mod =，m 为cache 的总行数
20位的内存地址格式如下：
4位
12位
4位
两个映射到同一个cache 行的内存地址满足的条件是：12位的行号相同，而4位的标记不同即可，例如下面的两个内存地址就
满足要求：
0000 000000000000 0000=00000H 与 0001 000000000000 0000=10000H
15、假设主存容量16M ⨯32位，cache 容量64K ⨯32位，主存与cache 之间以每块4⨯32位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。
解：
由已知条件可知Cache 共有
个行位
位
1423243264=⨯⨯K ，行号为14位
主存共有
个块位
位
2223243216=⨯⨯M ，块地址为22位，由行号和标记组成
cache 的行号i 与主存的块号j 之间的关系为：
m j i mod =，m 为cache 的总行数
设32位为一个字，且按字进行编址，则
24位的内存地址格式如下：
8位14位2位
第4章习题参考答案
4．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：
(1)双字长二地址指令，用于访问存储器。
(2)操作码字段OP可以指定26=64种操作。
(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。
有效地址可通过变址寻址求得，即
有效地址等于变址寄存器（选择16个之一）内容加上位移量。
6．一种单地址指令格式如下所示，其中为I间接特征，X为寻址模式，D为形式地址，I、X、D组成该指令的操作数有效地址E，设R为变址寄存器，R1为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。
答：①直接寻址②相对寻址③变址寻址
④基址寻址⑤间接寻址⑥先基址后间接寻址
第5章习题参考答案
2．参见图5.15的数据通路。
画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：
STO R1, (R2)的指令流程图及微操作信号序列如下：
16．判断以下三组指令中各存在哪种类型的数据相关?
(1) I1LAD R1，A ；M(A)→R1，M(A)是存储器单元
I2ADD R2，Rl ；(R2)+(R1)→R2
(2) I1ADD R3，R4 ；(R3)+(R4)→R3
I2MUL R4，R5 ；(R4)⨯(R5)→R4
(3) I1LAD R6，B ；M(B)→R6，M(B)是存储器单元
I2MUL R6，R7 ；(R6)⨯ (R7)→R6
解：
(1) I1的运算结果应该先写入R1，然后再在I2中读取R1的内容作为操作数，所以是发生RAW (“写后读”)相关
(2) WAR
(3) RAW和WAW两种相关
第7章习题参考答案
7．(1)275*12288*4 = 12.89MB
(2)最高位密度D1按最小磁道半径R1计算：
D1=12288B/（2*3.14*115）mm=17B/mm 最低位密度D2按最大磁道半径R 计算： R2=115+(275/5)=115+55=170mm D2=12288B/（2*3.14*170）mm=11.5B/mm
(3)s KB /60012288*603000
= (4)160*1023000
s ms =
(5)
16 15 14 6 5 4 3 0
此地址格式表示有4台磁盘，每台有4个记录面，每个记录面最多可容纳512个磁道，每道有16个扇区。