序列检测器

目录
第一章设计方案．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.1设计任务．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.2设计要求．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.2.1整体功能要求．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1
1.2.2测试要求．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 第二章设计思路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.1数字频率计介绍．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2设计原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2.1频率测量的基本原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2.2整体方框图及原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2
2.2.3序列器结构框图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2 第三章模块介绍．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.1顶层文件模块．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.1.1顶层文件原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.1.2顶层文件模块verilog语言描述程序．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.2伪随机序列发生器模块．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.2.1伪随机序列发生器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4
3.2.2伪随机序列发生器原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．5
3.2.3伪随机序列发生器模块verilog语言描述程序．．．．．．．．．．．．．．．．．．．．．6
3.3序列检测器模块．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7
3.3.1序列检测器原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7
3.3.2序列检测器模块verilog语言描述程序．．．．．．．．．．．．．．．．．．．．．．．．．．．7
第四章序列检测器的实现．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
4.1序列检测器的verilog语言程序描述及仿真．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
4.1.1序列检测器的verilog语言程序描述．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8
4.1.2序列检测器的波形仿真．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
4.2 设计中遇到的问题与解决方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
4.2.1设计中遇到的问题．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
4.2.2解决方法．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10 第五章设计小结．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
5.1 心得体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11
第一章设计方案
1.1设计任务
在掌握常用数字电路功能和原理的基础上，根据EDA技术课程所学知识，利用硬件描述语言Verilog HDL、EDA软件Quartus II和硬件平台Cyclone/Cyclone II FPGA进行电路系统的设计。

1.2设计要求
1.2.1整体设计要求
1、要求独立完成设计任务。

2、课程设计说明书封面格式要求见《天津城建大学课程设计教学规范》附表1。

3、课程设计的说明书要求简洁、通顺，计算正确，图纸表达内容完整、清楚、规范。

4、测试要求：根据题目的特点，采用相应的时序仿真或者在实验系统上观察结果。

5、课程设计说明书要求：
1)说明题目的设计原理和思路、采用方法及设计流程。

2)系统框图、Verilog语言设计程序或原理图。

3)对各子模块的功能以及各子模块之间的关系做较详细的描述。

4)详细说明调试方法和调试过程。

5)说明测试结果：仿真时序图和结果显示图，并对其进行说明和分析。

1.2.2测试要求
(1)可预置时钟信号。

(2)可以在二极管上面显示测试结果。

第二章设计思路
2.1序列检测器的介绍
序列检测器就是将一个指定序列从数字码流中识别出来。

序列检测器在数据通讯，雷达和遥测等领域中用与检测步识别标志。

它是一种用来检测一组或多组序列信号的电路。

序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。

由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。

在检测过程中，任何一位不相等都将回到初始状态重新开始检测。

2.2设计原理
2.2.1序列检测原理
设X为数字码流的输入，Z为检测出标记输出，高电平表示发现指定的序列1101.考虑码流
在时钟2-5，码流X中出现了指定序列“1101”，对应输出Z在第5个时钟变为高电平—“1”，表示“发现指定序列”，同样地，在时钟13-16码流，X中再次出现指定序列“1101”，Z输出“1”。

注意，在时钟5-8还有一席检出，但它是与第一次检出的序列重叠的，即前者的前面一位同时也是后者的最后一位。

2.2.2序列检测器整体方框图
2.2.3序列检测器结构框图
序列检测器的结构框图如图2-1所示。

图2-1 序列检测器结构框图
本实验有四种状态，即：Idle;Start;Step;Stop。

由上图可知，很显然是莫尔型状态机，总共有四种状态, 4个状态机根据编码原则可以用2位二进制数来表示。

第三章模块介绍3.1顶层文件模块
3.1.1顶层文件原理
采用图形输入方式构成顶层文件，重新构造本系统。

3.1.2顶层文件模块verilog语言描述程序module XULIEQI(clk,reset,din4,LED7S);
input clk;
input reset;。