第六章 时序逻辑电路-2

并行数据输Βιβλιοθήκη Baidu端 计数控 制端
1
EP
进位输出端
D3 D2 D1 D0
C
ET
74160
Q3 Q2 Q1 Q0
LD
异步清 零端
RD
CLK
计数输入
同步置数端
数据输出端
74160十进制加法计数器逻辑功能示意图
74160功能表
CLK R D LD EP ET
工作状态 置 0（异步） 预置数（同步）
X
0 1
1
1110
1111 Q3Q2Q1Q0
0000
0001
0010
0011
1001
0100
1101
1000
0111
0110
0101
1100
1100
1100
74160利用同步置数接成六进制计数器电路状态转换图
M>N的情况
用多片N进制计数器组合起来，构成M进制计数器。
各片之间的连接方式可分为：
串行进位方式、并行进位方式----M=N1 * N2
0110 1011 状态转换图
0111
& 或者 & Q0 Y Y C Q3 Q2 Q1 Q0 CP< 0 0 0 1 0 0 1 RD 74LS160 EP 0 0 0 LD D3 D2 D1 D0 ET 0 0 1 0 0 1 1 1 1 1110 0 LD=0 /0 /0 1000 1001 0000 0001 /1 1010 0101 /0 0100 /0 （Q3Q2Q1Q0 / Y） 1100 1101
1、连接线路 Y
C Q3 Q2 Q1 Q0 CP< 74LS160 EP LD （2） RD D3 D2 D1 D0 ET
1
C Q3 Q2 Q1 Q0 CP< 74LS160 EP LD （1） RD D3 D2 D1 D0 ET
CP
1
2、连接方式与特点 1）异步CP方式。低位的进位信号是高位的时钟。 2）两片的EP、ET恒为1，都处于计数状态。 3、进制 M 高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 串行接法下两片74160不是同步工作的。
X 0
X X
X X
X X
1 1
1
1 1
1
0 X
1
1 0
1
保持（包括C） 保持（C=0）
计数
任意进制计数器的构成方法
问题：已有的是N进制计数器，要得到的是M （任意正整数）进制计数器。
方法： 反馈置零法获得M进制计数器
反馈置数法获得M进制计数器
讨论：分 M<N 和 M>N 两种情况进行
M<N 的情况
1
EP
ET D3 D2 D1 D0 C
EP
ET
D3 D2 D1 D0
C
74160（1）
Q3 Q2 Q1 Q0
RD
LD
74160（2）
Q3 Q2 Q1 Q0
RD
LD
计数 输入
1 CLK CLK
1
&
G1
&
进位输出
G2
用两片同步十进制计数器74160接成二十九进制计数器
整体置零方式
异步置零
注意：计数过程中，第（2）片74160不出 现1001状态，因而它的C端不能给出进位信号。 而且，门G1输出的脉冲时间极短，也不宜做进 位输出信号。 置零法可靠性差，而且还要另加译码电路 才能得到需要的进位输出信号。
设：计数器的最大计数模值为N,若要得到一个模值为M (< N)的计数器，则只要在N进制计数器的顺序计数过程中，设法 跳过（ N - M)个状态，只在M个状态循环计数即可。
1、反馈归0法---适用于有置零输入端的计数器，
如： 74160和74161
异步归零(如74160) 工作原理：
与计数脉冲CLK没有任何关系，只要异步清零计数端RD 出现 清零信号，计数器便立刻被清零。
1010 1011 0110 状态转换图 3Q2Q1Q0 / Y） （Q /1 0101 1100 /0 /0 0100 /0 0011 1101
置零信号随着计数器 被置零而立刻消失， 如果有的触发器复位 速度慢有可能导致输 出错误
例1的时序图： CP
0 Q0 1 2 3 4 5 6
t
1 00
整体置数方式
首先将两片74160接成百进制计数器。 在电路的28状态译码产生 同时加到两片74160上
LD =0信号，
1
EP ET D3 D2 D1 D0 C
74160（1）
Q3 Q2 Q1 Q0
1
EP ET
D3 D2 D1 D0 C
RD
74160（2）
Q3 Q2 Q1 Q0
RD
1
LD
LD
计数 输入
1
1
解： 1、连接方式与特点 异步CP方式。（1）片Y’端的进位信号是（2）片的时钟。 （1）片是10进制， （即：两片之间是10进制）。 当两片计数到0001、0010状态时，电路整体清零。 Y 端是此计数器的进位输出端，进位信号为Y=0。
整体置零方式、整体置数方式----M为素数，不 能分解成两数乘积
M=N1*N2
将一个N1进制计数器和一个N2进制计数器连接（串 行进位方式或并行进位方式）起来，构成M进制计数器。 例：用两片同步十进制计数器74160接成百进制计数器。 串行进位方式：用低位片的进位输出信号C接入高位片 的 时钟输入信号CLK。 并行进位方式：用低位片的进位输出信号C接入高位片的 工作状态使能控制信号EP/ET；两片的CLK输入端接在一 起作为计数输入信号。
例2 两片之间用非门连接的原理 74LS160是CP↑作用的计数器，若片间连接不用非门，则： 9 10 9 10 CP … CP …
Q0 Q1
1
0 0 1
0 0
Q0 Q1
1
0 0 1
0 0 0 0
低 位
Q2
Q3 C1
0
0
低 位
Q2
Q3 C1
高位 Q0 …
1
1
高位 Q0 …
0
1
第9个CP过后，电路输出 （1 ，1001），出错。
第六章
时序逻辑电路
任意进制计数器的构成方法
中规模集成计数器
前面介绍的同步（74160、74161、74190、 74191等）和异步计数器是组成中规模集成计数器 的基础。 包括二进制计数器、十进制计数器；有加法计 数器、加/减计数器（可逆计数器）等，它们通常都 具有计数、保持、预置数、清零（置零）等功能。
0 0 0 0 1 1 1 1 0 0 0 0 0 …… 0 0 0 …… 0 0 1 1 0 0 1 1 0 0 0 0 1 0 0 0
Q0
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 …. 1 0 0 ……
例2
试用两片74LS160构成百进制计数器。（串行进位） 为何用非门？
例1 试用两片74LS160构成百进制计数器。（并行进位） 1、连接线路 Y C Q3 Q2 Q1 Q0 EP （2） LD 74LS160 ET RD D3 D2 D1 D0 CP C Q3 Q2 Q1 Q0 EP< （1） LD 74LS160 ET RD D3 D2 D1 D0 CP 1
CP
Si S i +1
Si+2
N-M 个状 态
Sj
Sj -1
同步置数
利用第M个状态译码，使 LD=0，等下一个CP脉冲过后，电 路回到第一个循环状态。第M个状态为稳态。 例2： 用74LS160构成六进制计数器，置入0000。 连线图
状态转换表
CP 0 1 2 3 4 5 6 Q3 0 0 0 0 0 0 0 Q2 0 0 0 0 1 1 0 Q1 0 0 1 1 0 0 0
0 Q1
0 Q2
t
t
0 10 1 10
0 Q3 0
t t
t t
0 00 或： 2Q0 Y=Q
Y Y
0
Y=Q 或： 2
0
2、反馈置数法---适合于具有预置数功能的计数器
如：74160、74161和74LS190、74LS191
S0
Si
S i +1
置数操作可以在 任意状态下进行。
SN -1
Si+2 SN -2 SN -3 Sj Sj -1
S0 SN-1 SN-2 SN-3
SM S M -2
S1
S2
S3
从全0状态S0开始计数， 接收M个计数脉冲后，电路 进入SM状态； 利用SM状态进行译码产 生置0信号，反馈到异步清0 端，使计数器立即返回S0状 态。
SM-1
异 步 归 零
计数器稳定的循环输出状态是从S0,S1…SM-1。
SM状态仅在极短的时间出现，因此稳定的输出状态不包括SM. S0
SN-1
S1
S2
S3
SN-2
S M -2
SN-3
SM
SM-1
异 步 归 零
例1：试用74LS160构成六进制计数器，用异步清零法。 进位输出 连线图 状态转换表 或者 CP Q3 Q2 Q1 Q0 Y Y & & Y 0 0 0 0 0 0 0 0 0 0 1 0 0 1 C Q3 Q2 Q1 Q0 CP< 0 0 1 0 0 0 2 RD 74LS160 EP 0 0 1 1 0 0 3 4 0 1 0 0 0 1 LD D3 D2 D1 D0 ET 5 0 1 0 1 1 1 1 6 0 1 1 0 RD=0 0 0 0 0 1110 1111 0111 1000 1001 0000 /0 0001 /0 0010
0
0
Y Y
0
Y=Q 或： 2
进位端的输出波形同左。
0
例3
用74LS160够成六进制，置入1001。
状态转换表 连线图 Q3 Q2 Q1 Q0 & 进位输出 0 0 0 0 0 0 0 1 Y 0 0 1 0 C Q3 Q2 Q1 Q0 CP< 0 0 1 1 LD 74LS160 EP 0 1 0 0 RD D3 D2 D1 D0 ET 跳 0 1 0 1 过 0 1 1 0 1 0 0 1 状 0 1 1 1 LD=0 态 1 0 0 0 置入 /0 /0 1 0 0 1 0001 0000 0010 Y=C=1 /0 /0 /0 状态转换图 1001 0100 0011 （Q3Q2Q1Q0 / Y） （检查自启动情况略）
N-M 个状 态
计数器从某个预 置状态 S j 开始计数， 计满M个状态后产生置 数信号 。 LD
置数法
同步预置原理---74160、74161
同步置数端获得 置数信号时仍需要再输 S0 入一个计数脉冲CLK才 能将预置数送入计数器 SN -1 中。 因此，当 LD =0信 S N -2 号应该在 S i 状态译出， 待下一个CLK信号到来 时，将数据置入计数器 SN -3 中。
Q5
0 1 2 3 4 5 6 7 8 9 10 11 12 ….. 19 20 21 ….. 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
Q4 Q3
0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0
Q2 Q1
Y
1 1111 0010 /0 0011
例1的时序图： CP
0 Q0 1 2 3 4 5 6
例2的时序图： CP t
0 Q0 1 2 3 4 5 6
t 1 0 1 0 0 0
1 00
0 Q1
0 Q2
t
t
0 10 1 10
0 Q1
0 Q2 0 Q3 0
t
t
0 Q3 0
t t
t t
t t
0 00 或： 2Q0 Y=Q
2、连接方式与特点 1）同步CP方式。
2）用低位的进位信号控制高位的功能转换端， 高位仅在 EP=ET=C1=1 的时间内计数。 3、进制 M 高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。
计数规律
计数脉冲序 号 电 路 状 态 进位输出C
若用非门连接，则正常输出。
M----大于N的素数（不能分解成N1*N2 ）
整体置零方式：
将两片N进制计数器接成一个N*N（大于M ）进制的计数器 在计数器为M状态(第M+1个状态)时译出异步置零信号 RD =0，将两片N进制计数器同时置零。
整体置数方式：
将两片N进制计数器接成一个N*N（大于M ）进制的计数器
CLK
CLK
&
G
进位输出 用两片同步十进制计数器74160接成二十九进制计数 整体置数方式
同步置数
例3
Y
电路如图，试分析电路为几进制计数器， 两片之间是几进制。
0 0 0 0 0 0 0 1 & C Q3 Q2 Q1 Q0 CP< 74LS161 EP LD （2） RD D3 D2 D1 D0 ET Y′ & 0 0 0 0 0 0 1 0 Q3 Q2 Q1 Q0 CP< CP C 74LS161 EP LD （1） RD D3 D2 D1 D0 ET 1
在选定的某一状态下译出 LD =0信号，将两个N进制计数 器同时置入适当的数据，跳过多余的状态，获得M进制计数器。
整体置零方式
首先，将两片74160以并行进位方式连成一个 百进制计数器.
计数器从0000状态开始计数，计入29个脉冲 时（ S29 ） ，门G1译码立刻将两片74160同时 置零，得到二十九进制计数器。