北京邮电大学1997年试题 TTL与非门的开门电平和关门电平的大小

合集下载

数字电子技术综合试题

数字电子技术综合试题

《数字电子技术》综合试题(A)一、单选题(每题1分)1. 二进制数1110111.11转换成十进制数是 ( )。

A .119. 125B .119. 3C .119 . 375D .119.75 2. 已知逻辑函数的真值表如下,用卡诺图化简其逻辑表达式是( )。

A .C Y = B .ABC Y = C .C AB Y += D .C AB Y +=图1-13. 下列逻辑门类型中,可以用( )一种类型门实现另三种基本运算。

A .与门B .非门C .或门D .与非门 4. 根据反演规则,E DE C C A Y ++⋅+=)()(的反函数为( )。

A. E E D C C A Y ⋅++=)]([B. E E D C C A Y ⋅++=)(C. E E D C C A Y ⋅++=)(D. E E D C C A Y ⋅++=)( 5. 为实现数据传输的总线结构,要选用( )门电路。

A 或非 B OC C. 三态 D 与或非6. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。

A 与非门B 或非门C 三态门D OC 门7. TTL 与非门的关门电平是0.8V ,开门电平是2V ,当其输入低电平为0.4V ,输入高电平为3.2V 时, 其低电平噪声容限为( )。

A 0.4VB 1.2VC 1.8VD 2.4V 8. 门电路的平均传输延迟时间是( )。

C t pd =(t PHL + t PLH )/2 D t pd =(t PHL - t PLH )/29. 维持一阻塞D触发器是( )。

A下降沿触发 B上升沿触发C高电平触发 D低电平触发10. 能把缓慢变化的输入信号转换成矩形波的电路是 ( )。

A 单稳态触发器;B 多谐振荡器;C 施密特触发器;D 边沿触发器二、判断题(每题1分)1. 格雷码具有任意两组相邻代码之间只有一位不同的特性。

()2. 逻辑函数表达式的化简结果是唯一的。

电子线路基础数字电路试验2TTL与非门逻辑功能及参数测试

电子线路基础数字电路试验2TTL与非门逻辑功能及参数测试

实验二TTL与非门逻辑功能及参数测试一、实验目的1、熟悉TTL与非门外型和管脚引线排列。

2、掌握TTL门电路逻辑功能测试方法。

3、掌握TTL门电路传输特性及主要参数的测试方法。

二、实验仪器1、万用表1块2、晶体管毫伏表1台3、数字电路实验箱1台4、器件74LS00 二输入端四与非门1片三、实验原理本实验采用四“与非”门74LS00,它共有四组独立的“与非”门(Ⅰ、Ⅱ、Ⅲ、Ⅳ),每组有两个输入端,其插脚位置如图1-15-1所示。

图1-15-1 74LS00引线排列图1-15-2 74LS00与非门(一组)每组的构造和逻辑功能相同。

现以其中一组说明如下:TTL与非门电路如图1-15-2所P AB “与非”TTL。

为输出端。

逻辑功能为P为“与非”门的二个输入端,B和A示。

.门的主要参数有:1、扇入系数N和扇出系数N:能使电路正常工作的输入端数目称为扇入系数N,电i0i路正常工作时能带动的同类门的数目称为扇出系数N。

02、输出高电平V:一般V≥3V。

OHOH3、输出低电平V:一般V≤0.3V。

OLOL4、电压传输特性曲线,开门电平V和关门电平V:图1-15-3所示之V~V关系曲0ONOFFi线称为电压传输特性曲线。

使输出电压V刚刚达到低电平V时的最低输入电压V称为开i0OL门电平V。

使输出电压V刚刚达到高电平V时的输入电压V称为关门电平V。

OFFOHON0i图1-15-3 电压传输特性曲线图1-15-4 输出波形延迟于输入波形5、输入短路电流I:一个输入端接地,其它输入端悬空时,流过该接地输入端的电流RD为输入短路电流I。

RD6、空载导通功耗P:指输入全部为高电平输出为低电平时的功率损耗。

ON7、空载截止功耗P:指输入为低电平输出为高电平时的功率损耗。

OFF8、抗干扰噪声容限:电路能够保持正确的逻辑关系所允许的最大干扰电压值,称为噪声容限。

其中输入低电平时的噪声容限为V=V-V,而输入高电平时的噪声容限为ILNLOFF V=V-V。

例1某TTL与非门电压传输特性如图2-1(精)

例1某TTL与非门电压传输特性如图2-1(精)

【例1】某TTL 与非门电压传输特性如图2-1 (a)所示,输入级电路如图2-1(b )所示;输出高电平时允许的最低高电平V V OH 4.2min =;输出低电平时允许的最高低电平V V OL 7.0max =。

图2-1(a) TTL 与非门电压传输特性 图2-1(b) TTL 与非门输入级电路(1)求该门的关门电平V off 和开门电平V on 各为多少?(2)当该TTL 与非门驱动同类负载门时,求输入高电平抗干扰容限V HN 和输入低电平抗干扰容限V LN ;(3)当该TTL 与非门有一个输入端接电阻R ,其余输入端悬空时,求该门的开门电阻R on 和关门电阻R off 。

解:(1)根据关门电平V off 的定义可知,V off 是使与非门保持关门状态的最大输入电压,从图2-1(a)所示电压传输特性可看出,当V V OH 4.2min =时所对应的输入电压为1.3V ,所以V V off 3.1=根据开门电平V on 的定义可知,V on 是使与非门保持开门状态的最小输入电压,从图2-1(a)所示特性图可看出,当V V OL 7.0max =时所对应的输入电压为1.5V ,所以V V on 5.1=(2)根据抗干扰容限的定义:与非门输入高电平抗干扰容限()V V V V V on OH HN 9.05.14.2min ===-- 与非门输入低电平抗干扰容限()V V V V V OL off LN 6.07.03.1max ===--(3)观察图2-1(b)所示,图中R 与R 1对电源V cc 构成分压器,R 上的降压V R 就成为该门的输入电压。

V R 为RR R V V V B cc R +-11=若V V on R ≥,则与非门输出低电平即处于开门状态,这时所对应的R 临界阻值就是开门电阻R on 。

所以V R R R V V on on ON B cc =+-11,V R R k V V on on5.131.25=+Ω- 求得Ω=k R on 2.3(若需该与非门输出低电平,则应使Ω≥k R 2.3)。

TTL与非门主要外部特性参数

TTL与非门主要外部特性参数

TTL与非门主要外部特性参数2.主要外部特性参数TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延和空载功耗等。

(1)输出高电平V oH:输出高电平V oH是指至少有一个输入端接低电平时的输出电平。

V oH的典型值是3.6V。

产品规范值为V oH≥ 2.4V,标准高电平V SH=2.4V。

(2)输出低电平V oL:输出低电平V oL是指输入全为高电平时的输出电平。

V oL的典型值是0.3V,产品规范值为V oL≤ 0.4V,标准低电平V SL= 0.4V。

(3)开门电平V ON:开门电平V ON是指在额定负载下,使输出电平达到标准低电平V SL的输入电平,它表示使与非门开通的最小输入电平。

V ON的典型值为1.5V,产品规范值为V ON≤1.8V。

开门电平的大小反映了高电平抗干扰能力,V ON愈小,在输入高电平时的抗干扰能力愈强。

(4)关门电平V OFF:关门电平V OFF是指输出空载时,使输出电平达到标准高电平V SH的输入电平,它表示使与非门关断所允许的最大输入电平。

V OFF的典型值为1V,产品规范值V OFF≥ 0.8V。

关门电平的大小反映了低电平抗干扰能力,V OFF越大,在输入低电平时的抗干扰能力越强。

(5)扇入系数N i:扇入系数N i是指与非门允许的输入端数目。

一般N i为2~5,最多不超过8。

(6)扇出系数N o:扇出系数N o是指与非门输出端连接同类门的最多个数。

它反映了与非门的带负载能力。

一般N o≥ 8。

扇入和扇出是反映门电路互连性能的指标。

(7)输入短路电流I iS:输入短路电流I iS是指当与非门的某一个输入端接地而其余输入端悬空时,流过接地输入端的电流。

在实际电路中,I iS是流入前级与非门的灌电流,它的大小将直接影响前级与非门的工作情况。

因此,对输入短路电流要加以限制,产品规范值I iS≤1.6mA。

(8)高电平输入电流I iH:高电平输入电流I iH是指某一输入端接高电平,而其他输入端接地时,流入高电平输入端的电流,又称为输入漏电流。

《数字逻辑》第3章作业与习题_单选题第六小题已更正版本

《数字逻辑》第3章作业与习题_单选题第六小题已更正版本


20.如果某 TTL 与非门的输入低电平噪声容限 VNL=0.7V,输入低电平
ViL=0.2V,那么它的关门电平 Voff 为

21.对于或非门,只要有一个输入为高电平,则输出就为 电平,所以
对或非门多余输入端的处理不能接 电平。
22.对于 TTL 与非门,只要有一个输入为低电平,则输出就为 电平,

,按抗干扰能力强弱的顺序依次为
,按静态功耗低和高的顺序依次为

6. 假设 VGS(TH)为开启电压,一般在 1~3V 范围内,则 NMOS 管当

截止,当
时导通;PMOS 管当
时截止,当

导通。
7. CMOS 反相器是由
作为驱动管,
作为负载管形成了 电
路结构。
2)单选题
1.硅二极管导通和截止的条件是( )。
不形成
;在外电场作用下,

均能参与导电。
7. 半导体中载流子的两种运动方式指
运动和
运动。
8. 硅二极管的截止条件是
,导通条件是

9. 数字电路中的晶体三极管作为开关元件,主要工作在


10. 三种基本逻辑门是



11. 与门是可以实现
的电路。
12. 在 TTL 电路中,输入端悬空等效于逻辑 电平,但为了避免引入干
② 输出端能带同类门的输入端个数
③ 输出端能带同类门的个数
④ 输入端数
7.输出端可直接连在一起实现“线与”逻辑功能的门电路是( )。
① 与非门
② 或非门 ③ OC 门
④ 异或门
8.两输入变量 A、B 的逻辑门的输出、输入如图所示,根据输出波形 Y,该

数字电子技术基础课后习题答案第2章习题答案

数字电子技术基础课后习题答案第2章习题答案

思考题:题2.1.1 答:肖特基二极管(SBD)、分流。

题2.1.2 答:基区、滞后。

题2.1.3 答:(A)、(B) 。

题2.1.4 答:对。

题2.2.1 答:A、B。

题2.2.2 答:C、D。

题2.2.3 答:4ns。

题2.2.4 答:(A)、(C)、。

题2.2.5 答:降低、降低。

题2.2.6 答:0、1和三态题2.2.7 答:若一个输出高电平,另一个输出低电平时,会在T4和T5间产生一个大电流,烧毁管子。

OC门“线与”在输出接一电阻和一5-30V电源电压。

题2.2.8 答:能、分时。

题2.2.9 答:1. 为了缩短传输延迟时间,电路中使用肖特基管和有源泄放电路,另外,还将输入级的多发射极管改用SBD代替,由于SBD没有电荷存储效应,因此有利于提高电路的工作速度。

电路中还接入了D3和D4两个SBD,当电路的输出端由高电平变为低电平时,D4经T2的集电极和T5的基极提供了一条通路,一是为了加快负载电容的放电速度,二是为了加速T5的导通过程。

另外,D3经T2的集电极为T4的基极提供了一条放电通路,加快了T4的截止过程。

2. 为降低功耗,提高了电路中各电阻的阻值,将电阻R5原来接地的一端改接到输出端,以减小T3导通时电阻R5上的功耗。

题2.3.1 答:A。

题2.3.2 答:A。

题2.3.3 答:A。

题2.3.4 答:导通。

题2.3.5 答:B、C。

思考题:题2.4.1 答:(A)分流。

题2.4.2 答:(B) 内部电阻和容性负载。

题2.4.3 答:(B) 3.3V;(C)5V;(D) 30V。

题2.4.4 答:CMOS反相器和CMOS传输门。

题2.4.5 答:加入缓冲器保证输出电压不抬高或者降低,正逻辑变负逻辑或者相反,与非变成或非,或者或非变为与非。

题2.4.6 答:(C)低、高。

题2.4.7答:(A) OD门;(B) OC门;(C)三态门。

16题2.4.8 答:(A)驱动大负载;(B)电平移位。

TTL与非门参数测试

TTL与非门参数测试
见表一至表七
2.根据实验数据画出传输特性曲线,试在曲线上标出VOH、VOL、VON、VOFF,计算VNH和VNL。
六、思考题
1.TTL电路多余的输入端应如何处理?为什么?
与非门多余的输入端:①悬空;②接高电平;③与一个有效端接在一起。或非门多余的输入端①接地②与一个有效端接在一起。其原则是无效输入端不能影响输入和输出之间的逻辑关系。
表一
带负载
开路
VOH(V)
VOL(V)
VOH(V)
VOL(V)
3.59
0.296
4.04
0.08
(2)测量输入开门电平VON和关门电平VOFF
表二
VOH(V)
VOFF(V)
VOL(V)
VON(V)
3.59
1.14
0.296
1.92
(3)测量低电平输入电流IIL和高电平输入电流IIH;
表三
IIL(mA)
(4)输入开门电平VON和关门电平VOFF
VON是指与非门输出端接额定负载时,使输出处于低电平状态时所允许的最小输入电压。换句话说,为了使与非门处于导通状态,输入电平必须大于VON。
VOFF是指使与非门输出处于高电平状态所允许的最大输人电压。
(5)扇出系数N0
N0是说明输出端负载能力的一项参数,它表示驱动同类型门电路的数目。N0的大小主要受输出低电平时,输出端允许灌人的最大电流的限制,如灌人负载电流超出该数值,输出低电平将显著抬高,造成下一级逻辑电路的错误动作。

V0(V)
1.60
1.70
1.80
1.90
2.00
2.5
3.0
3.5
4.0
4.5
5.0
V0(V)

23TTL与非门

23TTL与非门

外接电阻RL的选择:
RL(min)<RL< RL(max)
三、三态输出“与非”门电路:
1、电路:
2、符号:
三、三态输出“与非”门电 路:
三态门的第三个状态:高阻。
使能控制端EN=1时,P=1, 三态门是一个与非门:
Y AB
使能控制端:EN=0时,P=0, D三导态通门,呈T高4截阻止状;态T。1导通,T5截止,
入下脉降冲延下迟降时沿间的t5pL0H%:,从到输 输出脉冲上升沿的50%所 持续的时间。
平均传输延迟时间:
tpd=( tpHL + tpLH )/2:
7、电压传输特性:
8、主要参数值:
参数 UOHmin UOLmax IOHmax IOLmin UIHmin UILmax IIH
器件类型
(V) (V) (mA) (mA) (V) (V) (uA)
符号:
输出端直接 并联:
二、集电极开路“与非”门电路(OC 门):
1、电路:
二、集电极开路“与非”门电路(OC 门): 2、符号:
3、OC门的应用: 1)输出端可以直 接并联; 2)可以控制输出 电平。
4、OC门的应用举例: 1)输出端直接并联的“线与”功能:
2)外接电阻RL与外接电源VCC’:
ห้องสมุดไป่ตู้
2、电压传输特性:
CMOS非门(又称CMOS 反向器)的传输特性 入图,由于T1和T2的特性完全对称,所以ui= 1/2VDD时两管的导通内阻相等,uO=1/2VDD,即 工作电压传输特性转折的中点。因此, CMOS 反 向器的阈值电压为:VTH=1/2 VDD。
3、 CMOS与非门:
CMOS与非门用两个是P沟道增强型MOS管T1、 T3并联、两个N沟道增强型MOS管T2、T4串联构成 的。 工作情况如表:

北京邮电大学1997年试题 TTL与非门的开门电平和关门电平的大小

北京邮电大学1997年试题 TTL与非门的开门电平和关门电平的大小

北京邮电大学1997年试题TTL与非门的开门电平和关门电平的大小,将直接影响器件的哪个性能指标?(A)抗干扰能力(B)输出电平(C)高电平负载能力(D)扇出系数【分析】TTL与非门的电路图和电路符号如图3.14所示,与非门的与功能由多发射极管T1来实现的。

T1的射极是与的输入端,T1的集极是与的输出。

(a)电路图(b)电路符号图3.14简化的TTL与非门下面列出了TTL与非门的参数。

空载导通功耗PcTTL门在静态未带负载时的功耗(功耗指器件在工作时所消耗的功率)。

由于输出为低电位时的静态功耗大于输出为高电位的功耗,故常测输出为低电位时的功耗(导通功耗)。

输入短路电路IISIIS是指当一个输入端接地,而其他输入端开路时,流向接地端的电流。

输入开门电平V on和输入关门电平V off开门电平V on指的是:当电路输出端接额定负载时,使电路输出端处于低电位状态所允许的最小输入电压。

关门电平V off指的是:当电路输出端接额定负载时,使电路输出端处于高电位状态所允许的最大输入电压。

关门电平和开门电平越靠近,越接近同一个数值(阈值电压),说明传输特性曲线越接近理想特性,并且抗干扰能力越强。

输出高电平VOH和输出低电平VOL输出高电平VOH的测试方法:输入端全接地,输出端空载条件下测得的输出端电压称为输出高电平VOH。

输出低电平VOL的测试方法:输入端为开门电平,输出端接316Ω负载电阻条件下测得的输出端电压称为输出低电平VOL。

输入漏电流IIHIIH指当一个输入端接高电位,而其他输入端接地时的输入电流。

扇入系数和扇出系数扇入系数指门的输入端数,扇出系数指一个门能够驱动同类型门的个数。

传输延时tpd和速度-功耗积传输延时是指与非门输出波形相对于输入波形的延时,如图3.15所示。

输出波形下降沿的50%相对输入波形上升沿的50%之间的时间间隔叫做导通延时tpHL;输出波形上升沿的50%相对输入波形下降沿的50%之间的时间间隔叫做关闭延时tpLH;平均传输延时(简称传输延时)tpd=(tpHL+tpLH)/2。

脉冲与数字电路——模拟试题五及答案

脉冲与数字电路——模拟试题五及答案

脉冲与数字电路试题 第五套一、单选题(每题1分)1. TTL 与非门的关门电平为0.8V ,开门电平为2V ,当其输入低电平为0.4V ,输入高电平为3.5V 时,其输入高电平噪声容限为( )。

A 1.1 VB 1.3VC 1.2VD 1.5V2. 串行加法器的进位信号采用( )传递,并行加法器的进位信号采用( )传递。

A 超前,逐位B 逐位,超前C 逐位,逐位D 超前,超前3. 如果晶体三极管工作于饱和区则该管( )。

A 发射结正向偏置,集电结反向偏置B 发射结正向偏置,集电结正向偏置C 发射结反向偏置,集电结正向偏置D 发射结反向偏置,集电结反向偏置4. 下列逻辑函数中不相等的是( )。

A .CB B AC B B A ⋅=+ B .))((C B B A C B B A ++=+ C .C B B A C B B A +++=+D .BC B A C B B A +=+5. 石英晶体多谐振荡器的主要优点是( )。

A 电路简单B 频率稳定度高C 振荡频率高D 振荡频率低6. 减少三极管的饱和深度可提高工作速度,为此在下列条件中正确的措施是( )。

A 增大IB B 减小IcC 减少U BCD 增大β7. 与八进制数 (47.3)8 等值的数为:( )A. (100111.11)2B. (27.6)16C. (27.3 )16D. (100111.110)28. 硅二极管导通和截止的条件是( )。

A U F > 0.7V , U F < 0.5VB U F > 0.5V ,U F < 0.7VC U F > 0.7V , U F < 0.7VD U F > 0.5V ,U F < 0.5V9. 半导体中有两种载流子,分别是( )。

A 原子和中子B 电子和空穴C 电子和质子D 电子和离子10. 若已知AC AB C A B A =+=+,,则( )A . B=C = 0B . B=C =1 C . B=CD . B ≠C 11. 下列数中,最大的数是 ( )。

大学电子技术实验一基本逻辑门的参数及特性测试

大学电子技术实验一基本逻辑门的参数及特性测试

⼤学电⼦技术实验⼀基本逻辑门的参数及特性测试第⼆部分数字电⼦技术实验实验⼀基本逻辑门电路参数测试⼀、实验⽬的1、掌握TTL 与⾮门电路集成芯⽚的外形、引脚图和各引脚的作⽤。

2、掌握TTL 与⾮门电路主要参数和电压传输特性的测试⽅法。

3、掌握测试CMOS 门电路参数的测试⽅法及使⽤规则。

4、通过上⾯的测试加深对两种器件的认识以及正确的使⽤⽅法。

⼆、预习要求1、阅读数字电⼦基础教材第四章的内容。

2、查阅集成电路器件(见附图),熟悉74LS00、74HC20的电路功能以及引脚结构图。

3、阅读本实验的实验原理和测试⽅法。

4、掌握数字万⽤表和⽰波器的使⽤⽅法。

三、实验内容1、TTL与⾮门的静态参数测试,以74LS00、74LS20为例。

2、TTL 与⾮门的动态参数测试。

以74LS00、74LS04为例。

3、CMOS门电路参数及逻辑功能测试。

四、实验原理与测试⽅法1、TTL 与⾮门的静态参数测试。

I(1)低电平输⼊电流iLTTL 与⾮门某⼀输⼊端接地,其余输⼊端均悬空,流过接地输⼊端的电流称为输⼊低电平电流iL I ,或称为输⼊短路电流is I 。

在实际应⽤中,is I 相当于前级门输出低电平时后级向前级门灌⼊的电流,因⽽is I 的⼤⼩影响到前级门低电平输出时驱动该类型负载门的个数。

is I 的测试电路如图1.1所⽰。

(2)⾼电平输⼊电流iH ITTL 与⾮门某⼀输⼊端接⾼电平,其余输⼊端均接地,流过接⾼电平输⼊端的电流称为输⼊⾼电平电流iH I 。

在多级门电路中,当前⼀级门输出⾼电平时,iH I 就是前级门的拉电流负载,因⽽iH I 的⼤⼩影响到前级门⾼电平输出时驱动该类型负载门的个数。

iH I 的测试电路如图1.2 所⽰。

图1.1 输⼊短路电流is I 的测试电路图1.2 ⾼电平输⼊电流iH I 的测试电路(3)关门电平OFF V与⾮门的⼀个输⼊接V1,其它输⼊端悬空,慢慢增⼤V1,使门电路的输出⾼电平达到其下限值(min)OH V 时所对应的输⼊电平称为该门的关门电平OFF V 。

TTL电平和CMOS电平总结

TTL电平和CMOS电平总结

TTL电平和CMOS电平总结1,TTL电平:输出高电平>2.4V,输出低电平<0.4V。

在室温下,一般输出高电平是3.5V,输出低电平是0.2V。

最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。

2,CMOS电平:1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。

而且具有很宽的噪声容限。

3,电平转换电路:因为TTL和COMS的高低电平的值不一样(ttl 5v<==>cmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。

哈哈4,OC门,即集电极开路门电路,OD门,即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用。

否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路。

5,TTL和COMS电路比较:1)TTL电路是电流控制器件,而coms电路是电压控制器件。

2)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。

COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。

COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。

3)COMS电路的锁定效应:COMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大。

这种效应就是锁定效应。

当产生锁定效应时,COMS的内部电流能达到40mA以上,很容易烧毁芯片。

防御措施:1)在输入端和输出端加钳位电路,使输入和输出不超过不超过规定电压。

2)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压。

3)在VDD和外电源之间加限流电阻,即使有大的电流也不让它进去。

4)当系统由几个电源分别供电时,开关要按下列顺序:开启时,先开启COMS电路得电源,再开启输入信号和负载的电源;关闭时,先关闭输入信号和负载的电源,再关闭COMS电路的电源。

6,COMS电路的使用注意事项1)COMS电路时电压控制器件,它的输入总抗很大,对干扰信号的捕捉能力很强。

ttl和cmos的电平范围

ttl和cmos的电平范围

TTL和CMOS的电平范围1. 介绍TTL(Transistor-Transistor Logic)和CMOS(Complementary Metal-Oxide-Semiconductor)是常见的数字电路家族,用于实现逻辑功能。

它们在电平范围上有一些不同,本文将详细介绍TTL和CMOS的电平范围及其特点。

2. TTL的电平范围TTL是一种基于晶体管的数字逻辑家族,它使用0V和5V的电平表示逻辑0和逻辑1。

TTL的电平范围如下:•逻辑0:0V至0.8V•逻辑1:2V至5VTTL的电平范围有以下特点:•高噪声抗干扰能力:TTL逻辑门的输入电平范围较宽,可以有效抵御噪声的干扰。

•高功耗:TTL门电路在逻辑1状态下,输出电平接近于5V,因此功耗较高。

•快速响应:TTL逻辑门的传输延迟较短,响应速度较快。

3. CMOS的电平范围CMOS是一种由互补金属氧化物半导体(CMOS)技术制造的数字逻辑家族,它使用0V和VDD(供电电压)的电平表示逻辑0和逻辑1。

CMOS的电平范围如下:•逻辑0:0V至0.3VDD•逻辑1:0.7VDD至VDDCMOS的电平范围有以下特点:•低功耗:CMOS逻辑门在逻辑1状态下,输出电平接近于VDD,但功耗较低。

•抗噪声能力较弱:CMOS逻辑门的输入电平范围较窄,对噪声的抵抗能力相对较弱。

•延迟相对较长:CMOS逻辑门的传输延迟相对较长,响应速度较慢。

4. TTL和CMOS的比较TTL和CMOS在电平范围上有一些不同,这直接影响了它们的特性和应用场景。

下面是TTL和CMOS的比较:•功耗:TTL的功耗较高,而CMOS的功耗较低。

因此,对于功耗敏感的应用,如便携式设备,CMOS更适合。

•抗噪声能力:TTL的抗噪声能力较强,而CMOS的抗噪声能力较弱。

因此,在噪声环境下,TTL更可靠。

•响应速度:TTL的响应速度较快,而CMOS的响应速度较慢。

因此,在需要高速操作的应用中,TTL更适合。

数字电子技术基础 第02章门电路习题解

数字电子技术基础 第02章门电路习题解

& & &
2.8
试比较TTL电路和CMOS电路的优、缺点。
解 CMOS门电路具有电路结构简单、功耗低、集成度高、抗 干扰能力强;工作速度较慢 TTL门电路工作速度快;功耗高、集成度较低、抗干扰能 力较弱
2.9 试说明下列各种门电路中哪些的输出端可以并联使用。 (1)具有推拉式输出级的TTL门电路; (2)TTL电路的OC门; (3)TTL电路的三态输出门; (4)普通的CMOS门: (5)漏极开路的CMOS门; (6)CMOS电路的三态输出门。
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
逻辑门电路习题开关特性ttl门oc门综合mos21在图242所示各电路中当输入电压u分别为0v5v悬空时试计算输出电压u010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k3020k51k20k51k07v5v10va121010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k18k47k20k51k07v5v10vb122为什么说ttl与非门输入端在以下三种接法时在逻辑上都属于输入为0

集成与非门电路参数实验报告五

集成与非门电路参数实验报告五

集成与⾮门电路参数实验报告五集成与⾮门电路参数的测试实验报告⼀.实验内容与⽬的1. 测量与⾮门74LS00的电压传输特性,根据数据画出门电路的传输特性曲线2. 测试CMOS与⾮门的电压传输特性曲线3.实测与⾮门电路的低电平扇出系数NOL实验仪器:⾃制硬件基础电路实验箱,双踪⽰波器,数字万⽤表元器件:74LS00, CD4011基本知识点:1.TTL和CMOS⾮门的主要参数及测试⽅法2.TTL和CMOS与⾮门的电压传输特性的测试⼆.预习内容:本实验旨在了解门电路主要参数的含义,熟悉主要参数的测试⽅法,根据实验要求,画出实验测试电路。

实验器件资料:TTL是指晶体管—晶体管逻辑电路,输⼊和输出端结构都采⽤了半导体晶体管,TTL集成门电路具有⼯作速度快,⼯作电压低和带负载能⼒强的特点。

COMS多采⽤“⾦属—氧化物—半导体”的绝缘栅极效应管,简称MOS场效应管。

CMOS电路功耗⼩,可靠性好,电源电压范围宽,容易与其他电路接⼝并易于实现⼤规模集成,因此CMOS集成门电路虽然⼯作速度⽐TTL电路低,但其应⽤⼴泛。

TTL集成门电路的电源电压为5V,阀值电压约1.3V,输出⾼电平约3.6V,低电平约3V.。

CMOS集成门电路的⼯作电压通常在3~18V之间,阀值电压近似为电源电压的⼀般,即Vcc/2。

TTL门电路的输⼊若不接信号,则视为⾼电平,CMOS集成电路与TTL集成电路不同,输⼊端必须接信号,或者固定电平。

三.实验过程与数据分析1.测量与⾮门74LS00的电压传输特性。

实验资料:电压传输特性是指门电路输出电压V。

随输⼊电压Vi⽽变化的关系,通过门电路的电压传输特性曲线可求得门电路的⼀些重要参数,如输出⾼电平VOH,输出低电平VOL,关门电平VOFF,开门电平VON,阀值电平VTH(转折去中点所对应的输⼊电压),⾼电平抗⼲扰容限VNH及低电平抗⼲扰容限VNL等值,可采⽤逐点测试法,即调节Rw,逐点测得Vi及Vo的值,并绘成传输特性曲线,求出相关参数连接实验电路图如下:实验步骤:1、打开⾃制硬件基础电路实验箱并打开电源,找到实验箱上的74LS00与⾮门。

数字电子技术简明教程复习题及答案

数字电子技术简明教程复习题及答案

数字电子技术基础简明教程复习题及答案一、填空题1、(238)10=( 11101110 )2 =( EE )16。

(110110.01)2=( 36.4 )16=( 54.25 )10。

P3~52、德•摩根定理表示为 B A +=( B A ⋅ ) , B A ⋅=( B A + )。

P123、数字信号只有( 两 )种取值,分别表示为( 0 )和( 1 )。

P73、P3974、异或门电路的表达式是( B A B A B A +=⊕ );同或门的表达式是( B A AB B A ⋅+=⊙ ) 。

P10、P155、组成逻辑函数的基本单元是( 最小项 )。

P176、与最小项C AB 相邻的最小项有( C B A )、( C B A ⋅ ) 和 ( ABC ) 。

P237、基本逻辑门有( 与门 )、( 或门 )和( 非门 )三种。

复合门有( 与非门 )、( 或非门 )、( 与或非门 )和( 异或门 )等。

P9~108、卡诺图中几何相邻的三种情况是( 相接相邻 )、( 相对相邻 )和( 相重相邻)。

P239、逻辑函数的公式化简的方法是( 并项法 )、( 吸收法 )、( 消去法 )和( 配项消项法 )等。

P20~21 . 10、最简与或式的定义是乘积项的( 个数最少 ),每个乘积项中相乘的( 变量个数也最少)的与或表达式。

P18 11、在正逻辑的约定下,“1”表示( 高电平 ),“0”表示( 低电平 )。

在负逻辑的约定下,“1”表示( 低电平 ),“0”表示( 高电平 )。

P74、P91 12、一般TTL 门电路输出端( 不能 )直接相连,实现线与。

(填写“能”或“不能”) P110、P124 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。

P108、P125 14、实现基本和常用逻辑运算的(电子电路),称为逻辑门电路,简称门电路。

P10、P73 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中,能实现“线与”逻辑功能的门为(OC 门),能实现总线连接方式的的门为(三态门)。

TTL与非门

TTL与非门
Y2 = CD
Y1 0 0 1 1 Y2 0 1 0 1 Y 0 0 0 1
39
2019/1/22
Y Y1 Y2 AB CD AB CD OC 门的输出端并联实现线与功能
(2)用OC门实现电平转换
用OC门实现电平转换的电路
2019/1/22 40
2. 三态输出门电路(TS门)
≤1.8 V ≥0.8 V
≤30 ns
27
平均传输时间 tpd
作业题
2-2
2019/1/22
28
2.4.3 抗饱和TTL与非门
为 了 提 高 开 关 速 度 , 图 2.4.10 所 示 电 路 与 图 2.4.1电路相比有两处作了明显改进,引入了抗 饱和的肖特基三极管,增加了有源泄放回路。 肖特基三极管的引入主要是为了提高电路的开 关速度。肖特基三极管属于一种抗饱和的三极 管,是在普通三极管的基极和集电极之间并上 一个肖特基二极管SBD,其结构如图2.4.11所示。
2019/1/22 6
(2) 中间级
反相器VT2 实现非逻辑 输入高电 压时饱和 输入低电 压时截止
反相输出
向后级提供反相 与同相输出。
同相输出
2019/1/22
7
(3) 输出级(推拉式输出) VT3为射极跟随器
低输入 截止 高输入 饱和
高输入
导通
低输入 截止
2019/1/22
8
2.
工作原理
(1)当输入高电平时, uI=3.6V,
74系列TTL门电路主要参数的典型数据
参数名称
导通电源电流 ICCL 截止电源电流 ICCH 输出高电平 UOH 输出低电平 UOL 输入短路电流 IIS 输入漏电流 IIH
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

北京邮电大学1997年试题TTL与非门的开门电平和关门电平的大小,将直接影响器件的哪个性能指标?(A)抗干扰能力(B)输出电平(C)高电平负载能力(D)扇出系数【分析】TTL与非门的电路图和电路符号如图3.14所示,与非门的与功能由多发射极管T1来实现的。

T1的射极是与的输入端,T1的集极是与的输出。

(a)电路图(b)电路符号图3.14简化的TTL与非门下面列出了TTL与非门的参数。

空载导通功耗PcTTL门在静态未带负载时的功耗(功耗指器件在工作时所消耗的功率)。

由于输出为低电位时的静态功耗大于输出为高电位的功耗,故常测输出为低电位时的功耗(导通功耗)。

输入短路电路IISIIS是指当一个输入端接地,而其他输入端开路时,流向接地端的电流。

输入开门电平V on和输入关门电平V off开门电平V on指的是:当电路输出端接额定负载时,使电路输出端处于低电位状态所允许的最小输入电压。

关门电平V off指的是:当电路输出端接额定负载时,使电路输出端处于高电位状态所允许的最大输入电压。

关门电平和开门电平越靠近,越接近同一个数值(阈值电压),说明传输特性曲线越接近理想特性,并且抗干扰能力越强。

输出高电平VOH和输出低电平VOL输出高电平VOH的测试方法:输入端全接地,输出端空载条件下测得的输出端电压称为输出高电平VOH。

输出低电平VOL的测试方法:输入端为开门电平,输出端接316Ω负载电阻条件下测得的输出端电压称为输出低电平VOL。

输入漏电流IIHIIH指当一个输入端接高电位,而其他输入端接地时的输入电流。

扇入系数和扇出系数扇入系数指门的输入端数,扇出系数指一个门能够驱动同类型门的个数。

传输延时tpd和速度-功耗积传输延时是指与非门输出波形相对于输入波形的延时,如图3.15所示。

输出波形下降沿的50%相对输入波形上升沿的50%之间的时间间隔叫做导通延时tpHL;输出波形上升沿的50%相对输入波形下降沿的50%之间的时间间隔叫做关闭延时tpLH;平均传输延时(简称传输延时)tpd=(tpHL+tpLH)/2。

TTL门的传输延时在3ns到40ns之间。

延迟时间门的传输延时和空载导通功耗的乘积称为速度-功耗积,其值越小越好。

【解答】由分析部分得知,开门电平和关门电平的大小影响器件的抗干扰能力,所以本题的答案为(A)。

【扩展】集电极开路输出的TTL门电路也称OC门。

集电极开路输出与非门称为开路与非门。

集电极开路与非门有以下特点:①可以对它们进行线与逻辑(形如F=A·B·…·M的逻辑)。

几个OC与非门输出直接相连,构成线与逻辑。

例如,两个OC与非门输出相连构成一个与或非门,即:注意,形如F=A+B+…+M的逻辑叫线或逻辑,例如F=(AB)+(CD)是(AB)与(CD)进行线或操作。

②电路的上升延迟变大摘要:提出了在TMS320C6000系列DSP上应用McBSP实现I2C总线接口协议的方法,使DSP可以接入其他需要I2C总线配置的智能器件,系统结构简单,硬件设计容易,资源消耗小。

关键字:I2C总线 GPIO McBSP DSP1 引言TI公司的TMS320C6000[1,2]系列是高性能的DSP,可广泛的用于XDSL、无线基站、数字图像处理等方面。

在进行数字图像处理时,通常需要视频解码器诸如SAA7111A之类的模拟视频前端,而大多数的视频解码器进行初始化通常是通过两线的I2C总线接口,但是现在的DSP和MCU大部分都没有I2C总线接口,在这种情况下我们可以应用两个通用的IO线,通过软件的方法来模拟I2C总线的协议,继而完成I2C总线的接口。

在TMS320C6000中通常都有两个或两个以上的多通道缓冲串行接口McBSP,McBSP不仅可以配制成串行接口还可以独立的配制成通用的输入(GPI)、输出(GPO)和输入输出端口(GPIO)。

I2C[3]串行总线是用双向数据线(SDA)和串行时钟线(SCL)两根信号线,在连接到该总线的器件之间传送信息。

总线上的每个器件均可设置一个唯一地址,然后根据所设的功能进行信息的发送或接收。

除了作为发送器和接收器以外,在执行数据传输时,总线的器件还可以设定为主控器和受控器。

通常由主控器启动总线上的数据传输,并产生数据传输所需的时钟信号。

而被其寻址的其它器件均为受控器,这意味着总线上可连接多个有控制总线的器件。

I2C总线上的数据传输率为100kbit/s,快速方式下可达400kbit/s。

连接到总线上的器件数仅受400pF的总线电容的限制。

同时,为了避免总线信号的混乱,要求连接到总线上的各器件输出端必须是集电极开路或漏极开路,以便产生“线与”功能。

I2C总线上的SDA和SCL线都是双向传输线,它们可通过一个电阻连接到正电源端,当总线处于空闲状态时,两条线均为高电平。

2 硬件设计I2C总线的硬件设计非常方便,只需要将SDA 和SCL连接即可,在I2C总线上只允许有一个主控器,其余的都是受控器。

当节点的个数大于了400pF的限制时,可以通过总线驱动器如82B715来进行总线扩展。

连接见图13 软件设计3.1 McBSP的配置I2C总线应用McBSP的两个管脚,首先禁用McBSP功能以便将McBSP的管脚配制成GPI、GPO、GPIO。

本文应用McBSP0的CLKX0作为I2C总线的SCL,FSX0作为I2C总线的SDA,McBSP的DX,DR,通常不能配置成I2C的SDA,因为SDA是双向的,而DX,DR只能配制成单一的输入或输出。

配置代码如下:McBSP0_SPCR=0x00000000;//McBSP0 发送和接收复位McBSP0_PCR=0x00003F00;// McBSP0的所有的管脚都配置为GPIO,CLKX0和FSX0为输出对于主机来说SCL总是输出,所以它的方向是保持不变的,SCL应该输出0,1作为接口的时钟,为了实现此功能我们定义一个宏(MACROS):SET_SCLHI( ) SET_SCLLO( )#define Set_SCLHi( ) McBSP0_SPSA = PCR; McBSP0_SPSA |= 0x00000002#define Set_SCLLo( ) McBSP0_SPSA = PCR; McBSP0_SPSA &= 0XfffffffdI2C总线的数据线SDA当写的时候是输入,读的时候是输出。

为了改变SDA的方向可以定义Set_SDADirOut( ) Set_SDADirIn( )#define Set_SDADirOut( ) McBSP0_SPSA = PCR; McBSP0_SPSA | = 0x00000800#define Set_SDADirIn( ) McBSP0_SPSA = PCR; McBSP0_SPSA &= 0xFFFFF7FFSDA应该依照数据位的0,1来变化,为了输出1,0定义Set_SDAHi( ) Set_SDALo( )#define Set_SDAHi( ) McBSP0_SPSA = PCR; McBSP0_SPSA |= 0x00000008#define Set_SDALo( ) McBSP0_SPSA = PCR; McBSP0_SPSA &= 0xFFFFFFF7定义好之后可以模拟I2C总线的协议进行传送,例如在SAA7111A上的I2C总线接口是用来对SAA7111A进行初始化用的,SCL的频率可以从0到400KHZ,为了控制SCL的频率可以应用DSP的TIMER0来控制。

当CPU为100MHZ时:TCR = 0x00000010; // 停止 TIMER0 and TDDR=0PRD = 6249; // TIMER0 rate = CPU-Frequency/(PDR+1) = 100MHz/6250 = 16kHz...TCR &= 0xFFFFFFEF; // 开始 TIMER03.2 I2C总线协议编程3.2.1 I2C总线协议读写数据流的编程为了进行I2C总线的通讯,我们选用每位数据流4帧(FRAMES),以便延迟和噪声干扰最小,4帧每位的数据流保证了SDA不会变化在SCL的边沿处,仅仅允许数据变化在FRAME0,读仅在FRAME2。

如图2所示I2C总线的写程序如下void I2CWrite(unsigned int WriteBit){Set_SDADirOut( ); // 设置SDA为输出switch(FrameCount){case(0): // 起始帧Set_SCLLo( ); // SCL 为 0if (WriteBit == 0) // SDA = WriteBitSet_SDALo( );elseSet_SDAHi( );break;case(3): // 第4帧Set_SCLLo( ); //break;default: // 在第2,3帧Set_SCLHi( ); // SCL 为 1}FrameCount += 1; // 帧计数if (FrameCount > 3){FrameCount = 0;BitIndex = (BitIndex >> 1); } // 准备下一个发送位}I2C总线的读程序与写程序很类似,只需要改变SDA为输入即可。

3.2.2 I2C总线的开始位和停止位的编程I2C总线的开始位和停止位有3帧产生,在I2C总线传输过程中,仅当总线空闲(SCL线和SDA线均为高电平)时,数据传送才能开始,此时总线上的任何器件均可以控制总线。

其中当SCL线为高电平且SDA线由高变低时为开始条件;而当SCL线为高电平且SDA线由低变高时为结束条件。

如图3所示开始位:void I2CSTA ( ){ // I2C 开始位Set_SDADirOut ( );//定义SDA为输出switch ( FrameCount ){case (1): // 第2帧Set_SCLHi ( );Set_SDALo( );break;case (2): // 第三帧Set_SCLLo ( );Set_SDALo( );break;default: // 第一帧Set_SCLHi ( );Set_SDAHi ( );}FrameCount += 1; // 帧计数if ( FrameCount > 2 ){FrameCount = 0;BitIndex = 0x0080; } // 定义的低8位}停止位的编程方法只需要按照上面所说的将SCL线为高电平且SDA线由低变高即可。

3.2.3 I2C总线的数据格式起始位受控器件地址读写控制位0/1 应答位数据应答位…停止位I2C总线数据传输格式[3]如图4。

相关文档
最新文档